CN102668385B - 具有反馈衰减的迭代解码和解调 - Google Patents
具有反馈衰减的迭代解码和解调 Download PDFInfo
- Publication number
- CN102668385B CN102668385B CN201080060127.2A CN201080060127A CN102668385B CN 102668385 B CN102668385 B CN 102668385B CN 201080060127 A CN201080060127 A CN 201080060127A CN 102668385 B CN102668385 B CN 102668385B
- Authority
- CN
- China
- Prior art keywords
- decoder
- demodulator
- soft values
- input soft
- fed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/2978—Particular arrangement of the component decoders
- H03M13/2987—Particular arrangement of the component decoders using more component decoders than component codes, e.g. pipelined turbo iterations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/296—Particular turbo code structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6325—Error control coding in combination with demodulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6561—Parallelized implementations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
- H03M13/658—Scaling by multiplication or division
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
- H03M13/6591—Truncation, saturation and clamping
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
- H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03178—Arrangements involving sequence estimation techniques
- H04L25/03248—Arrangements for operating in conjunction with other apparatus
- H04L25/03286—Arrangements for operating in conjunction with other apparatus with channel-decoding circuitry
Abstract
迭代解调器和解码器使用反馈衰减来保持解调器与解码器之间的适合平衡。通过衰减从解码器反馈到解调器的非本征信息的影响以防止解码器的强判决压倒解调器来保持平衡。
Description
技术领域
本发明涉及一种用于对接收的信号进行迭代解码和解调的方法和设备,以及更具体地来说,涉及一种使用反馈衰减进行迭代解码和解调以保持解调器与解码器之间的平衡的方法。
背景技术
通信系统的基本功能是在通信信道上从生成信息的源将该信息发送到一个或多个目的地。在数字通信系统中,将该信息转换成数字格式,并在通信信道上传送。数字信息的传送受到通信信道的负面影响,如共信道干扰、噪声、色散和衰落。这些影响将差错引入传送的数据流中,其在无线通信系统中可能尤其严重。
在1948年,克劳德E.香农(ClaudeE.Shannon)在里程碑式的论文中论证,数字信息的适合编码能够将噪声信道引入的差错减少到任何期望的水平。编码是在数字信息的传送之前对数字信息添加冗余度使得在接收端的解码器能够检测并纠正传送期间可能出现的任何差错的过程。解码器使用在传送器添加的冗余信息和编码方案的知识来纠正数据传送差错。
在常规通信系统中,对要传送的信息序列添加CRC位。然后使用如卷积码的前向纠错码对具有CRC位的原信息序列编码。然后将编码的信息位交织以提供抗突发差错的更大鲁棒性。在交织之后,将编码的位馈送到调制器。调制器将编码的位分成多群L个位,并将分群的位映射到调制星座的符号。调制的大小是2L。
在接收器,将接收的符号序列馈送到解调器。解调器执行接收的符号到位软值的逆向映射。将位软值解交织,并馈送到解码器。取解码器的角度而言,从解调器输出的位软值在本文中称为输入软值(ISV)。解码器使用其对编码方案的知识来将输入软值解码并生成原信息位序列的估计。解码器使用CRC位来验证其估计的准确性。
尽管有差错编码引入的冗余,但是解码器输出的信息位序列的估计可能包含残余位差错。通信信道导致的接收信号的失真使得解调器产生差错。解调器输出的输入软值中的位差错又可能超出解码器的纠错能力,并因此使得解码器在解码过程中产生差错。解码器性能的一个度量是块差错率(BLER)。
已知,迭代解调和解码能够减少解码器的块差错率。在常规系统中,解调器生成前馈到解码器的软信息。解码器使用该软信息来生成接收信号的估计。迭代解调和解码背后的主要想法是对接收信号重复解调和解码同时将软信息从解码器反馈到解调器。从解码器反馈到解调器的软信息常常称为非本征信息(extrinsicinformation)。非本征信息可以采取非本征值(EV)的序列的形式,非本征值对应于解调器输出的相应输入软值。在第一次迭代中,解码器产生与标准接收器相同的差错。但是,在第二次以及后续迭代中,解调器处理非本征值连同接收的信号以便为解码器产生新的输入软值。如果从解码器反馈到解调器的非本征信息有助于减少解调器输出的输入软值中的差错,则能够减少解码器的块差错率。一般,因为非本征信息从解码器反馈到解调器,所以块差错率随迭代次数而下降。
只要解调器与解码器之间存在平衡,则迭代解调和解码非常有效。但是,解调器与解码器之间的失衡能够防止解码差错的纠正。在例如解码器作出在反馈到解调器的非本征信息中反映的强判决,从而迫使解调器认同解码器已经确定的结果时,可能出现这种失衡。此类型的失衡最常出现在解码器使用具有强纠错能力的码,如低速率码或具有大量状态的码时。在此情况中,即使解码器是不正确,解码器仍可提供强反馈。
发明内容
本发明涉及一种用于为迭代解调和解码而保持解调器与解码器之间的适合平衡的方法和设备。通过衰减从解码器反馈到解调器的非本征信息的影响以防止解码器的强判决压倒解调器来保持平衡。
在一个实施例中,将衰减器放置在从解码器到解调器的反馈路径中。该衰减器控制反馈到解调器的非本征信息的强度和/或量。该衰减器能够采取规则的有效打孔器、不规则的有效打孔器、可变增益线性限幅器、可变增益非线性限幅器、可变增益乘法器、具有规则周期的限幅器/乘法器和具有伪随机周期的限幅器/乘法器的形式。
在另一个示范实施例中,将衰减器放置在从解调器到解码器的前馈路径中以变更馈送到解码器的输入软值。控制到解码器的输入软值改变解码器在其自己的结果中可能具有的置信度,并且因此间接地衰减反馈到解调器的非本征信息的影响。前馈路径中的衰减器能够采取与上文所述的反馈路径中的衰减器相同的形式。
在本发明的再一个实施例中,可以将衰减器放置在前馈和反馈路径二者中。
附图说明
图1示出用于将信息序列编码和调制以便在无线通信信道上传送的示范传送器。
图2示出用于将无线通信信道上接收的信号迭代地解调和解码以恢复传送的信息序列的示范接收器。
图3示出使用速率二分之一、4状态码和八PSK调制来执行迭代解调和解码的接收器的块差错率。
图4示出使用速率二分之一、8状态码和八PSK调制来执行迭代解调和解码的接收器的块差错率。
图5示出根据本发明的一个实施例的在反馈路径中具有衰减器的使用迭代解调和解码的示范接收器。
图6示出根据本发明的一个实施例的在前馈路径中具有衰减器的使用迭代解调和解码的示范接收器。
图7示出使用根据本发明的一个实施例的在反馈路径和前馈路径二者中均具有衰减器的使用迭代解调和解码的示范接收器。
图8示出用于使用反馈衰减对接收的信号进行迭代解调和解码的示范方法。
图9示出迭代解调和解码的另一个示范方法,其中在解码失败的情况中选择性地采用反馈衰减。
图10示出使用不同打孔表的迭代解调和解码的示范方法。
图11示出根据一个实施例的并行迭代解码器。
图12示出根据一个示范实施例的用作反馈衰减器输入的线性限幅器的输出。
图13示出根据一个示范实施例的用作反馈衰减器的非线性限幅器的输出。
图14示出根据一个实施例的用作反馈衰减器的线性乘法器的输出。
图15示出使用速率二分之一码以及8状态码,对应于1-8次迭代,根据一个实施例的接收器的作为位能量噪声比的函数的块差错率。
具体实施方式
现在参考附图,图1示出用于将信息序列s(k)编码和调制以便在无线通信信道上传送的传送器10的主要组件。传送器10包括编码器12、交织器14和调制器16。编码器12将循环冗余校验(CRC)位添加到信息序列以生成包括K个位的码字。编码器12然后将信息位连同冗余位编码以生成包括N个位的编码的信息序列,本文中称为码块。编码器的速率是K/N。在一些实施例中,编码器12使用低速率母码以生成包括M个位的编码的信息序列并打孔M-N个位以生成具有期望码率的码块。交织器14将该码块的位重新排序。在一些实施例中,重新排序可以交织来自两个或多个码块的位。从交织器14输出的编码的位序列馈送到调制器16。调制器16将编码的位序列分成多群L个位,并将每群的L个位映射到包括2 L 个符号的调制星座的对应符号。然后将所得调制符号x施加于载波,并在通信信道上传送。
图2示出用于将传送器10传送的信号解调和解码的示范接收器50。接收器50包括解调器52、解交织器54、解码器56和交织器58。在接收器50的接收信号r是传送器10传送的信号x的失真版本。接收信号r的失真可能使得解调器52和解码器56生成位差错。在一些实例中,位差错的数量可能超过纠错码的纠错能力,并因此导致解码器未纠正的残余差错。根据本发明的一个实施例的接收器50使用迭代解调和解码过程来减少这些残余位差错。
接收信号r馈送到解调器52,其执行接收符号到调制星座上的点的逆向映射,并以对数似然比(LLR)的格式输出N个位软值的序列。解调器52生成的位软值(其反映通信信道导致的任何位差错)沿着前馈路径前馈到解码器56。解码器56的工作是检测并纠正信道引起的位差错。由加法器60将位软值与从解码器52反馈的非本征信息εk组合并由解交织器54将其重新排序。取解码器56的角度而言,馈送到解码器56中的位软值在本文中称为输入软值(ISV),表示为。解码器56使用编码方案的知识以根据生成原信息序列s(k)的估计。更具体地来说,解码器56生成N个输出软值(OSV)的序列,并作出硬判决以生成信息序列估计。
将输出软值沿着反馈路径反馈,该反馈路径将解码器56的输出与解调器52的输入连接。反馈路径中的加法器62从输出软值减去馈送到解码器56中的输入软值以生成N个非本征值εk的序列。由交织器58将非本征值εk重新排序,并将其反馈到解调器52。对于初始迭代,每个εk等于零,以使解调器52输出的位软值在解交织之后直接馈送到解码器56。在第二次迭代中,解调器52利用非本征值εk并以接收的信号处理它们以便为解码器56产生新的一组输入软值。通过取从解调器52输出的位软值并减去馈送到解调器52中的非本征值εk来获得新的输入软值。
图3示出使用速率二分之一、4状态卷积码和八PSK调制的图2中所示的解码器56的性能。该曲线图示出对应于1至8次迭代,作为位能量噪声比的函数的块差错率。如图3中所示,因为非本征信息从解码器56反馈到解调器52,所以块差错率随着迭代次数而降低。
图4示出使用速率二分之一、8状态卷积码附以八PSK调制的图2中所示的解码器56的性能。图3和图4中考虑的解码器56之间的唯一差异是卷积码的状态的数量增加。因为图4中所考虑的解码器56使用具有更大纠错能力的码,所以将预期比图3中所考虑的解码器56执行得好。实际上,在第一次迭代之后,图4中所考虑的8状态解码器56产生比图3中所考虑的4状态解码器56低的块差错率。但是,在八次迭代之后,4状态解码器56的性能比8状态解码器56的性能好。8状态解码器56较之4状态解码器56相对差的性能是因为解码器56与解调器52之间的失衡所致。8状态解码器56的强判决趋于压倒解调器52,使得解调器52简单地确认解码器56已经作出的判决。
图5-7示出多种接收器体系结构,包括衰减机制以衰减从解码器56反馈到解调器52的非本征信息εk的影响。为了方便,省略图2中示出的解交织器54和交织器58,但是应该理解它们是存在的。
在图5中,将衰减器64放置在从解码器56到解调器52的反馈路径上。该衰减器64设计成减少反馈到解调器52的非本征值εk的强度和/或数量。正如下文更详细描述的,衰减器64能够采取规则的有效打孔器(puncturer)、不规则的有效打孔器、可变增益线性限幅器(limiter)、可变增益非线性限幅器、可变增益乘法器、具有规则周期的线性/乘法器和具有伪随机的线性/乘法器的形式。
在图6中所示的实施例中,将衰减器66放置在从解调器52到解码器56的前馈路径中。在本实施例中,衰减器66改变馈送到解码器52的输入软值的强度和/或数量。通过调整馈送到解码器56的输入软值,解码器56作出的判决将不那么强,并且反馈到解调器52的非本征值εk将因此对解调器52的影响较小。因此,本实施例中的衰减器66通过调整或控制到解码器56的输入软值来间接地控制非本征值εk的影响。
在图7中所示的实施例中,将第一衰减器64放置在从解码器56到解调器52的反馈路径中,以及将第二衰减器66放置在从解调器52到解码器56的前馈路径中。第一衰减器64调整从解码器56反馈到解调器52的非本征值εk,而第二衰减器66调整或控制从解调器52馈送到解码器56的输入软值。
图8示出具有反馈衰减的迭代解码和解调的示范方法。能够将图8中所示的方法与图5-7中所示的任何接收器体系结构结合来使用。解调器使用来自解码器的非本征信息来将接收的信号迭代地解调以生成输入软值(框102)。解码器56将输入软值解码以生成输出软值,并作出硬判决以产生信息序列的估计(框104)。通过从输出软值减去输入软值以生成反馈到解调器的非本征信息(框106)。使用下文描述的一个或多个衰减方法来将非本征信息对解调器生成软值的影响衰减(框108)。
在本发明的一个示范实施例中,如图5和图6中所示的反馈路径中的衰减器64使用本文中称为有效打孔的技术来减少从解码器56反馈到解调器52的非本征值εk的数量。能够依靠存储在接收器50的存储器中的打孔表来实现有效打孔。对于每次迭代,打孔表存储N个打孔值,其与从解码器56反馈的N个非本征值εk一一对应。等于零的打孔值和第k个位置指示对应的非本征值εk被打孔。非本征值εk的打孔由如下给出:
可以注意,对于每个打孔的位置,反馈到解调器52的非本征值εk等于零,并且下一次迭代中馈送到解码器56的对应的输入软值等于解调器52输出的位软值。打孔的效果是约束从解码器56到解调器52的信息流,并因此减少非本征值εk对解调器52的判决的影响。
衰减器64打孔的位的数量可以取决于所执行的迭代的次数。打孔表可以存储基于所执行的迭代次数选择使用的多种打孔模式。在一个实施例中,打孔的非本征值的数量随着迭代次数增加而降低,从而随着迭代次数增加,更多信息被反馈到解调器52。在一个实施例中,衰减器64可以配置成反馈紧接在前迭代中已反馈的所有非本征值εk。此特性称为速率兼容特性。该速率兼容特性确保一致性打孔,其中保持先前迭代中反馈的每个非本征值εk并且反馈更多的非本征值εk。
图6和图7中衰减器66还可以应用有效打孔。在此情况中,对馈送到解码器56中的输入软值应用打孔。在此情况中的打孔由如下给出:
反馈到解调器52的非本征值εk由如下给出:
因此,对于每个打孔的位置,反馈到解调器52的非本征值εk等于来自解码器56的输出软值。输入软值的打孔效果是约束馈送到解码器56中的信息,从而使得看上去如同码率更高。假定有i次迭代,并令N (i)表示在每次迭代i达到解码器56的输入软值的数量。解码器56在迭代i见到的有效编码速率是。因此,对于,码率将是。
在图7中所示的实施例中,能够由在反馈路径和前馈路径二者中的衰减器64、66使用有效打孔。在本实施例中,衰减器64将反馈到解调器52的非本征值εk打孔,而衰减器66将馈送到解码器56中的输入软值打孔。在本发明的一个实施例中,衰减器64、66二者均可以使用相同打孔表来分别将非本征值εk和输入软值打孔。作为备选,可以使用不同的打孔表。
在单个打孔表的情况下,解码器56最终收敛在不正确的解上是可能的。为了缓解此问题,能够使用与不同打孔模式对应的多个打孔表。在串行解码方法中,接收器50尝试使用第一个打孔表来将接收信号r解码。如果CRC失败,则接收器50使用不同的打孔表来重复解码过程,并继续到CRC成功为止。
图9示出根据一个实施例的用于对接收信号进行迭代解调和解码的示范方法150。当解码过程开始(框152)时,接收器50使用常规迭代解调和解码来生成传送的信息序列的估计(框154)并执行CRC校验(框156)。如果CRC是有效的,则过程结束(框110)。如果CRC校验失败,则接收器50利用如先前描述的非本征信息的反馈衰减来继续解调和解码(框158)。正如先前提到的,能够通过调整反馈到解调器52的非本征值εk、馈送到解码器56的输入软值或二者兼有来实现非本征信息的衰减。迭代解调和解码继续,直到产生有效CRC为止,或直到已执行了预定次数迭代为止,然后过程结束(框160)。
图10示出在串行方法中使用多个打孔表的示范解码方法200。当解码过程开始(框202)时,接收器50选择第一打孔表(框204)。接收器50使用第一打孔表来将接收的信号解调和解码(框206)。解调和解码可以继续预定次数的迭代。接收器50可以在每次迭代之后校验CRC(框208),并且如果CRC有效则停止解码过程(框214)。如果最后一次迭代之后CRC失败,则接收器50确定是否还有未尝试的打孔表(框210)。如果情况如此,则接收器50选择下一个表(框212)并重复解码过程。如果利用最后一个打孔表的最后一次迭代之后CRC校验失败,则解码过程没有成功而结束(框214)。
当使用多个打孔表时,可能的是,不同的打孔表将导致不同的有效码字。在此情况中,有效码字的仅其中一个是正确的解。为了确定要保留哪个有效码字,可能需要某种形式的仲裁。例如,能够使用最大似然(ML)度量来评估每个有效码字。可以通过对解码器56输出的码字重新编码、重新调制和信道滤波以重新生成接收的信号来获得ML度量。然后可将重新生成的信号与实际接收的信号比较以形成ML度量。通过重新生成接收的信号来生成ML度量在本领域中是已知的,并且因此本文中予以简要描述。如果假定噪声是白的,则可以使用重新生成的接收信号和实际接收的信号之差的幅度平方。可以将空间和/或时间噪声相关估计包括在度量中。
图11示出具有并行接收器链55的接收器50。每个接收器链55包括如先前描述的解调器52和解码器56。为了简单,省略解交织器/交织器,但是应该理解它们是存在的。在本示范实施例中,衰减器66设在每个接收器链55的前馈路径中。衰减器66中的每一个衰减器使用不同打孔表来采用如先前描述的有效打孔。每个接收器链55的输出馈送到仲裁器(arbitrator)70。在生成两个或多个有效码字的情况下,仲裁器70基于ML度量来确定哪个有效码字最可能是正确的解。
还能够使用仲裁来减少复杂性。例如,假定有使用四个不同打孔表的四个接收器链55。为了方便,本文将接收器链称为链1-4。假定接收器链1在第一次迭代之后生成有效码字。在剩余三个中,可以使用ML仲裁度量来选择要将剩余的接收器链55的哪些接收器链用于后续迭代。例如,仲裁器70可以选择产生最高ML度量的接收器链用于后续迭代。作为备选,仲裁器70可以比较每个接收器链的ML度量,并选择满足预定阈值的那些接收器链。
在本发明的另一个实施例中,图5和图6中所示的衰减器64或图6和图7中所示的衰减器66能够作为可变增益限幅器或可变增益乘法器来实现。作为一个非限制示例,前馈路径中的衰减器66可以包括图12中所示的具有可控增益和限制电平的线性限幅器。衰减器66的输出值可以根据如下来计算:
其中是增益因子以及是要应用于迭代itr的最大输出幅度。限幅器的增益或限制电平可以取决于所执行的迭代的次数而变化。即,增益和/或限制电平能够随着每次迭代而增加或按预定的迭代次数增加。可变增益限幅器还可以包括如图13中所示的非线性限幅器。本领域技术人员将认识到可变增益线性或非线性限幅器还能够在解码器56与解调器52之间的反馈路径中用作衰减器64以防止早期迭代中来自解码器56的强反馈。
在本发明的一个实施例中,能够通过使用可变增益乘法器作为衰减器64、66来减少计算复杂性。作为一个非限制性示例,对于迭代itr来自前馈路径中的衰减器66的输出可以根据如下来计算:
其中I max是接收器50的最大迭代次数。乘法器逐渐地允许完全强度的解码器56反馈传递到解调器52。图14示出作为输入的函数的示范可变增益乘法器的输出。
能够将可变增益限幅器和乘法器选择性地应用于反馈到解调器52的非本征值εk。更具体地来说,衰减器64、66可以使用与打孔表相似的控制表,其包含N个控制值。等于0的控制值指示未应用限幅器和/或乘法器,而等于1的控制值指示应用了限幅器和/或乘法器。为了减少复杂性,接收器50可以基于公式而非表来计算包括N个控制值的控制向量。在本发明的一个实施例中,可以由伪随机数生成函数来定义控制向量。
本发明通过保持解调器52与解码器56之间的适合平衡来实现迭代解码器和解调器的改进的性能。图15示出使用速率二分之一码以及8状态卷积码,对应于1-8次迭代,作为位能量噪声比的函数的块差错率。将图15与图4比较,其考虑同样的接收器配置,能够见到反馈衰减允许接收器在前几次迭代之后继续进步。因此,在八次迭代之后获得大于0.6dB的性能增益。再者,将图15与图3比较,能够见到反馈衰减允许具有较强纠错码的接收器优于具有较弱纠错码的接收器。
当然,在不背离本发明的范围和基本特征的前提下,可以采用本文阐述的那些特定方式以外的其它特定方式来实现本发明。因此,本发明实施例在所有方面中均应视为说明性而非限制性的,并且进入所附权利要求书的含义和等效范围内的所有改变均打算被包含在其中。
Claims (52)
1.一种用于对接收信号进行迭代解码的接收器,所述接收器包括:
解调器,用于基于所述接收信号和非本征信息迭代地生成输入软值;
解码器,用于将来自所述解调器的输入软值迭代地解码以生成输出软值和对应的码字;
前馈路径,将所述解调器的输出连接到所述解码器的输入;
反馈路径,将所述解码器的输出连接到所述解调器的输入以将所述非本征信息反馈到所述解调器;以及
前馈路径和所述反馈路径的至少其中之一中的衰减器,用于基于所述解调器和所述解码器所执行的迭代次数将所述非本征信息对所述解调器生成所述输入软值的影响衰减。
2.如权利要求1所述的接收器,其中所述非本征信息包括表示所述输入软值与所述输出软值中的相应输出软值之差的一组非本征值。
3.如权利要求2所述的接收器,其中所述衰减器设在所述反馈路径中以用于将反馈到所述解调器的非本征值衰减。
4.如权利要求3所述的接收器,其中所述衰减器包括打孔器,所述打孔器配置成基于所执行的迭代次数来将从所述解码器反馈到所述解调器的非本征值打孔。
5.如权利要求3所述的接收器,其中所述衰减器包括可变增益限幅器,所述可变增益限幅器用于基于所执行的迭代次数来限制从所述解码器反馈到所述解调器的非本征值。
6.如权利要求5所述的接收器,其中所述可变增益限幅器的增益和限制电平的至少其中之一基于所执行的迭代次数而变化。
7.如权利要求3所述的接收器,其中所述衰减器包括可变增益乘法器,所述可变增益乘法器用于基于所执行的迭代次数来变化从所述解码器反馈到所述解调器的非本征值的增益。
8.如权利要求3所述的接收器,其中将第二衰减器设在所述前馈路径中,以衰减从所述解调器馈送到所述解码器的输入软值。
9.如权利要求8所述的接收器,其中所述第二衰减器包括打孔器,所述打孔器配置成基于所执行的迭代次数来将从所述解调器馈送到所述解码器的输入软值打孔。
10.如权利要求8所述的接收器,其中所述第二衰减器包括可变增益限幅器,所述可变增益限幅器用于基于所执行的迭代次数来限制从所述解调器馈送到所述解码器的输入软值。
11.如权利要求10所述的接收器,其中所述可变增益限幅器的增益和限制电平的至少其中之一基于所执行的迭代次数而变化。
12.如权利要求8所述的接收器,其中所述第二衰减器包括可变增益乘法器,所述可变增益乘法器用于基于所执行的迭代次数来变化从所述解调器馈送到所述解码器的输入软值的增益。
13.如权利要求1所述的接收器,其中将所述衰减器设在所述前馈路径中,以衰减从所述解调器馈送到所述解码器的输入软值。
14.如权利要求13所述的接收器,其中所述衰减器包括打孔器,所述打孔器配置成基于所执行的迭代次数来将从所述解调器馈送到所述解码器的输入软值打孔。
15.如权利要求13所述的接收器,其中所述衰减器包括可变增益限幅器,所述可变增益限幅器用于基于所执行的迭代次数来限制从所述解调器馈送到所述解码器的输入软值。
16.如权利要求15所述的接收器,其中所述可变增益限幅器的增益和限制电平的至少其中之一基于所执行的迭代次数而变化。
17.如权利要求13所述的接收器,其中所述衰减器包括可变增益乘法器,所述可变增益乘法器用于基于所执行的迭代次数来变化从所述解调器馈送到所述解码器的输入软值的增益。
18.如权利要求3所述的接收器,其中所述衰减器配置成生成多个版本的非本征值。
19.如权利要求18所述的接收器,其中所述解调器配置成根据不同版本的非本征值来生成多组输入软值;以及其中所述解码器配置成将所述多组输入软值解码以生成多组输出软值。
20.如权利要求18所述的接收器,包括根据不同版本的所述非本征值生成多组输入软值的两个或多个并行解调器,以及用于将来自相应解调器的所述输入软值解码的两个或多个并行解码器。
21.如权利要求20所述的接收器,还包括仲裁器,所述仲裁器在所述两个或多个并行解码器产生的两个或多个有效码字之间进行选择。
22.如权利要求13所述的接收器,其中所述衰减器配置成生成多个版本的输入软值。
23.如权利要求22所述的接收器,其中所述解码器配置成将所述多个版本的输入软值解码以生成多组输出软值。
24.如权利要求22所述的接收器,包括用于将来自所述衰减器的所述多个版本的输入软值解码的两个或多个并行解码器。
25.如权利要求24所述的接收器,还包括仲裁器,所述仲裁器在所述两个或多个并行解码器产生的两个或多个有效码字之间进行选择。
26.如权利要求1所述的接收器,还包括控制逻辑,所述控制逻辑停止对所述接收信号的迭代解码,以响应输出码字是有效的确定。
27.一种用于对接收信号进行迭代解码的方法,所述方法包括:
在解调器中使用从解码器反馈的非本征信息将所述接收信号迭代地解调以生成输入软值;
在解码器中将来自所述解调器的输入软值迭代地解码以生成输出软值和对应的码字;
根据所述解码器生成的输出软值来生成非本征信息;以及
基于所述解调器和所述解码器所执行的迭代次数来将所述非本征信息对所述解调器生成所述输入软值的影响衰减。
28.如权利要求27所述的方法,其中根据所述解码器生成的输出软值来生成非本征信息包括,生成表示所述输入软值与所述输出软值中的相应输出软值之差的一组非本征值。
29.如权利要求28所述的方法,其中基于所执行的迭代次数来将所述非本征信息对所述解调器生成所述输入软值的影响衰减包括将反馈到所述解调器的非本征值衰减。
30.如权利要求29所述的方法,其中将反馈到所述解调器的非本征值衰减包括,基于所执行的迭代次数来将从所述解码器反馈到所述解调器的非本征值打孔。
31.如权利要求29所述的方法,其中将反馈到所述解调器的非本征值衰减包括,在可变增益限幅器中,基于所执行的迭代次数来限制从所述解码器反馈到所述解调器的非本征值。
32.如权利要求31所述的方法,还包括基于所执行的迭代次数来变化所述可变增益限幅器的增益和限制电平的至少其中之一。
33.如权利要求29所述的方法,其中将反馈到所述解调器的非本征值衰减包括,在可变增益乘法器中,基于所执行的迭代次数来变化从所述解码器反馈到所述解调器的非本征值的增益。
34.如权利要求29所述的方法,还包括将从所述解调器馈送到所述解码器的输入软值衰减。
35.如权利要求34所述的方法,其中将从所述解调器馈送到所述解码器的输入软值衰减包括,基于所执行的迭代次数来将从所述解调器馈送到所述解码器的输入软值打孔。
36.如权利要求34所述的方法,其中将从所述解调器馈送到所述解码器的输入软值衰减包括,在可变增益限幅器中,基于所执行的迭代次数来限制从所述解调器馈送到所述解码器的输入软值。
37.如权利要求36所述的方法,还包括基于所执行的迭代次数来变化所述可变增益限幅器的增益和限制电平的至少其中之一。
38.如权利要求34所述的方法,其中将从所述解调器馈送到所述解码器的输入软值衰减包括,在可变增益乘法器中,基于所执行的迭代次数来变化从所述解调器馈送到所述解码器的输入软值的增益。
39.如权利要求27所述的方法,其中基于所执行的迭代次数来将所述非本征信息对所述解调器生成所述输入软值的影响衰减包括,将从所述解调器馈送到所述解码器的输入软值衰减。
40.如权利要求39所述的方法,其中将从所述解调器馈送到所述解码器的输入软值衰减包括,基于所执行的迭代次数来将从所述解调器馈送到所述解码器的输入软值打孔。
41.如权利要求39所述的方法,其中将从所述解调器馈送到所述解码器的输入软值衰减包括,在可变增益限幅器中,基于所执行的迭代次数来限制从所述解调器馈送到所述解码器的输入软值。
42.如权利要求41所述的方法,还包括基于所执行的迭代次数来变化所述可变增益限幅器的增益和限制电平的至少其中之一。
43.如权利要求39所述的方法,其中将从所述解调器馈送到所述解码器的输入软值衰减包括,在可变增益乘法器中,基于所执行的迭代次数来变化从所述解调器馈送到所述解码器的输入软值的增益。
44.如权利要求27所述的方法,包括生成多个版本的非本征值。
45.如权利要求44所述的方法,包括根据不同版本的非本征值生成多组输入软值;以及将所述多组输入软值解码以生成多组输出软值。
46.如权利要求44所述的方法,包括在并行解调器中,根据不同版本的所述非本征值来生成多组输入软值,以及在两个或多个并行解码器中,将来自相应解调器的所述输入软值解码。
47.如权利要求46所述的方法,还包括在所述并行解码器产生的两个或多个有效码字之间进行选择。
48.如权利要求27所述的方法,包括生成多个版本的输入软值。
49.如权利要求48所述的方法,包括将所述多个版本的输入软值解码以生成多组输出软值。
50.如权利要求48所述的方法,包括在两个或多个并行解码器中,将所述多个版本的输入软值解码。
51.如权利要求50所述的方法,还包括在所述并行解码器产生的两个或多个有效码字之间进行选择。
52.如权利要求27所述的方法,还包括停止对所述接收信号的迭代解码,以响应输出码字是有效的确定。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/650,219 US8451952B2 (en) | 2009-12-30 | 2009-12-30 | Iterative decoding and demodulation with feedback attenuation |
US12/650219 | 2009-12-30 | ||
PCT/IB2010/055852 WO2011080645A1 (en) | 2009-12-30 | 2010-12-15 | Iterative decoding and demodulation with feedback attenuation |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102668385A CN102668385A (zh) | 2012-09-12 |
CN102668385B true CN102668385B (zh) | 2016-01-20 |
Family
ID=43821897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201080060127.2A Expired - Fee Related CN102668385B (zh) | 2009-12-30 | 2010-12-15 | 具有反馈衰减的迭代解码和解调 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8451952B2 (zh) |
EP (1) | EP2520026B1 (zh) |
CN (1) | CN102668385B (zh) |
WO (1) | WO2011080645A1 (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NZ612089A (en) | 2011-01-14 | 2015-07-31 | Ericsson Telefon Ab L M | Deblocking filtering |
US8675785B2 (en) * | 2012-05-14 | 2014-03-18 | Telefonaktiebolaget L M Ericsson (Publ) | Method and apparatus for Turbo receiver processing |
JP6160802B2 (ja) * | 2012-08-14 | 2017-07-12 | シャープ株式会社 | ビット符号化装置、ビット復号装置、送信装置、受信装置、ビット符号化方法、ビット復号方法、送信方法、受信方法およびプログラム |
CN103795488A (zh) * | 2012-10-26 | 2014-05-14 | 清华大学 | 一种迭代解调系统的外信息校正方法 |
GB2508165B (en) * | 2012-11-21 | 2015-03-18 | Broadcom Corp | Signal selection in a receiver |
EP3090501B1 (en) | 2013-12-30 | 2019-06-12 | Telecom Italia S.p.A. | Improved receiver for wireless communications networks |
WO2015120575A1 (zh) * | 2014-02-11 | 2015-08-20 | 华为技术有限公司 | 信道译码的方法、装置和分布式译码器 |
CN105634504A (zh) * | 2014-11-07 | 2016-06-01 | 中兴通讯股份有限公司 | 数据校验方法及装置 |
US9819456B1 (en) | 2016-10-17 | 2017-11-14 | Seagate Technology Llc | Preamble detection and frequency offset determination |
US10164760B1 (en) | 2016-10-18 | 2018-12-25 | Seagate Technology Llc | Timing excursion recovery |
US10152457B1 (en) | 2016-10-25 | 2018-12-11 | Seagate Technology Llc | Target parameter adaptation |
US10277718B1 (en) | 2016-11-22 | 2019-04-30 | Seagate Technology Llc | Preamble defect detection and mitigation |
US10084553B1 (en) | 2016-12-22 | 2018-09-25 | Seagate Technology Llc | Iterative recovery from baseline or timing disturbances |
US9979573B1 (en) | 2016-12-23 | 2018-05-22 | Seagate Technology Llc | Position error signal burst demodulation |
US9998136B1 (en) | 2017-02-17 | 2018-06-12 | Seagate Technology Llc | Loop consistency using multiple channel estimates |
US10382166B1 (en) | 2017-02-22 | 2019-08-13 | Seagate Technology Llc | Constrained receiver parameter optimization |
US9928854B1 (en) | 2017-05-03 | 2018-03-27 | Seagate Technology Llc | MISO equalization with ADC averaging |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1291381A (zh) * | 1998-12-31 | 2001-04-11 | 三星电子株式会社 | 在移动通信系统中带有增益控制器的解码器 |
CN1659840A (zh) * | 2002-06-04 | 2005-08-24 | 高通股份有限公司 | 具有判决反馈均衡器和线性均衡器之间的选择的接收器 |
CN101341663A (zh) * | 2005-12-22 | 2009-01-07 | 艾利森电话股份有限公司 | 使用解扩值的线性Turbo均衡 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69908366T2 (de) | 1999-10-21 | 2003-12-04 | Sony Int Europe Gmbh | SOVA Turbodekodierer mit kleinerer Normalisierungskomplexität |
BR0318142A (pt) | 2003-02-26 | 2006-02-07 | Flarion Technologies Inc | Conversão de informação suave para decodificação iterativa |
US20060195765A1 (en) * | 2005-02-28 | 2006-08-31 | Texas Instruments Incorporated | Accelerating convergence in an iterative decoder |
KR20070079448A (ko) * | 2006-02-02 | 2007-08-07 | 삼성전자주식회사 | 다중 안테나 시스템에서 반복 검출 및 복호 수신 장치 및방법 |
ATE425588T1 (de) | 2006-02-16 | 2009-03-15 | Ericsson Telefon Ab L M | Hybride dekodierung unter benutzung mehrerer paralleler turbo-dekoder |
US8060803B2 (en) * | 2006-05-16 | 2011-11-15 | Nokia Corporation | Method, apparatus and computer program product providing soft iterative recursive least squares (RLS) channel estimator |
US8019020B1 (en) * | 2006-11-01 | 2011-09-13 | Marvell International Ltd. | Binary decoding for correlated input information |
US8234556B2 (en) * | 2008-12-30 | 2012-07-31 | Intel Corporation | Broadcast receiver and method for optimizing a scale factor for a log-likelihood mapper |
-
2009
- 2009-12-30 US US12/650,219 patent/US8451952B2/en active Active
-
2010
- 2010-12-15 WO PCT/IB2010/055852 patent/WO2011080645A1/en active Application Filing
- 2010-12-15 EP EP10810982.8A patent/EP2520026B1/en not_active Not-in-force
- 2010-12-15 CN CN201080060127.2A patent/CN102668385B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1291381A (zh) * | 1998-12-31 | 2001-04-11 | 三星电子株式会社 | 在移动通信系统中带有增益控制器的解码器 |
CN1659840A (zh) * | 2002-06-04 | 2005-08-24 | 高通股份有限公司 | 具有判决反馈均衡器和线性均衡器之间的选择的接收器 |
CN101341663A (zh) * | 2005-12-22 | 2009-01-07 | 艾利森电话股份有限公司 | 使用解扩值的线性Turbo均衡 |
Also Published As
Publication number | Publication date |
---|---|
US8451952B2 (en) | 2013-05-28 |
US20110158359A1 (en) | 2011-06-30 |
EP2520026B1 (en) | 2015-10-14 |
CN102668385A (zh) | 2012-09-12 |
WO2011080645A1 (en) | 2011-07-07 |
EP2520026A1 (en) | 2012-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102668385B (zh) | 具有反馈衰减的迭代解码和解调 | |
KR101597733B1 (ko) | 무선 통신 시스템을 위한 레이트 매칭 | |
CN101425871B (zh) | 多元纠错码发射接收装置及数据传输系统以及相关方法 | |
CN100393011C (zh) | 在码分多址移动通信系统中发送和接收数据的设备和方法 | |
CN109964426B (zh) | 用于解析接收信号的信号接收器和方法、通信系统 | |
US8792469B2 (en) | Coding a control message with determined data code block repetition | |
CN102037671A (zh) | Wcdma和lte网络中harq的重传设置的选择 | |
EP3143713B1 (en) | Transmitter and receiver devices performing repetition before interleaving and puncturing after interleaving and methods thereof | |
US10367600B2 (en) | Forward error correction with contrast coding | |
JP4463857B2 (ja) | ビットインターリーブ化符号化変調信号を送受信するための方法および装置 | |
CN105453467A (zh) | 无线通信系统中的发送和接收方法 | |
CN102148665B (zh) | 一种lt码的译码方法 | |
CN109194336B (zh) | 级联Spinal码的编码和译码方法、系统及装置 | |
KR100617703B1 (ko) | 이동 통신 시스템에서 시공간 부호화 방법 및 장치 | |
EP2538597B1 (en) | Method and apparatus for transmitting and receiving data in a broadcasting system | |
WO2019197037A1 (en) | Multi-level encoder and decoder with shaping and methods for multi-level encoding and decoding with shaping | |
CN103384975B (zh) | 译码方法和装置 | |
US10673563B2 (en) | Modulation method and apparatus | |
CN109412752B (zh) | 极化码的非相干检测接收机、系统及方法 | |
US8098773B1 (en) | Communication method and apparatus | |
US9020052B2 (en) | MIMO communication method and devices | |
US20240039558A1 (en) | Radio Transmitter and Receiver | |
JP6812546B2 (ja) | 無線通信方法及び無線通信システム | |
Zhang et al. | Hybrid ARQ Scheme Using Complementary Punctured Turbo (CPT) Codes | |
CN103731234A (zh) | 一种联合网络-信道编码方法、设备及中继节点 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160120 Termination date: 20191215 |