CN102667665A - 通过跟踪探针活动水平来控制性能状态 - Google Patents

通过跟踪探针活动水平来控制性能状态 Download PDF

Info

Publication number
CN102667665A
CN102667665A CN201080048873XA CN201080048873A CN102667665A CN 102667665 A CN102667665 A CN 102667665A CN 201080048873X A CN201080048873X A CN 201080048873XA CN 201080048873 A CN201080048873 A CN 201080048873A CN 102667665 A CN102667665 A CN 102667665A
Authority
CN
China
Prior art keywords
probe
activity level
performance state
probe activity
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201080048873XA
Other languages
English (en)
Inventor
亚历山大·布兰欧威
莫里斯·B·斯坦曼
乔纳森·D·奥克
乔纳森·M·欧文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN102667665A publication Critical patent/CN102667665A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0808—Multiuser, multiprocessor or multiprocessing cache systems with cache invalidating means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

处理节点跟踪与其内部高速缓存或存储器系统相关联的探针活动水平。如果探针活动水平提高至阈值探针活动水平以上，则处理节点的性能状态提高至其当前性能状态以上以响应于探针请求而提供增强的性能能力。在响应于探针活动水平处于阈值探针活动水平以上而进入较高性能状态之后，处理节点响应于探针活动的减弱而返回至较低性能状态。可存在多个阈值探针活动水平及相关联的性能状态。

Description

通过跟踪探针活动水平来控制性能状态
技术领域
本发明涉及计算机系统的性能，更特别地涉及与高速缓冲存储器探针相关的性能。
背景技术
计算机系统中的处理节点可被置于多种性能状态(或操作状态)Pn中的任一种下，其中特定的性能状态(或P状态)的特征在于相关的电压和频率。确定节点的适当性能状态的一种因素是节点的使用率。使用率是处于活跃(执行)状态下的处理节点所花费的时间与对执行时间进行跟踪或测量的总时间间隔的比率。例如，如果总时间间隔为10毫秒(ms)且处理器节点在活跃(C0)状态下花费6ms，则处理器节点的使用率为6/10＝60％。处理器节点在代码执行被中止的空闲(非C0)状态下花费剩余的4ms。较高的节点使用率触发了具有较高电压和/或频率的较高性能状态P的选择，以更好地解决性能/瓦特要求。通常，在性能状态之间变换处理节点的决策是通过操作系统(OS)、或高级软件、驱动器、或某种硬件控制器做出的。例如，如果处理节点在低性能状态下运行使得代码执行时间较长，则系统觉察到对于较高使用率的需要并且触发软件或硬件将处理节点变换到处理节点能够更快地完成代码执行的较高性能状态并且在空闲状态下花费更多的时间。这样允许通过每瓦特更佳的总性能来提高功率节约。尽管在一些情况下将使用率用作触发能够提供每瓦特提高的性能，但是不能解决与每瓦特更佳性能相关或者防止其降级相关的一些问题。
发明内容
因此，在一个实施例中，提供了一种包括跟踪处理节点中的探针活动水平的方法。探针活动水平与阈值探针活动水平进行比较。在实施例中，如果探针活动水平在阈值探针活动水平以上，则处理节点的性能状态提高到其当前性能水平以上。在实施例中，如果探针活动水平在第一阈值探针活动水平阈值以上且处理节点的预测空闲持续时间大于空闲阈值，则处理节点中的高速缓冲存储器被冲洗(flush)。在实施例中，在响应于探针活动水平在阈值探针活动水平以上而进入第一性能状态之后，处理节点响应于探针活动的充分减弱而返回到该处理节点开始的较低性能状态。在实施例中，充分减弱达到第一阈值减去磁滞因数的水平。在实施例中，可能存在多个阈值探针活动水平和相关的性能状态。
在另一实施例中，装置包括探针跟踪器，所述探针跟踪器跟踪处理节点中的探针活动水平。所述装置响应探针活动水平提高到第一阈值探针活动水平以上以将处理节点的性能状态从当前性能状态提高到第一性能状态。在实施例中，装置响应探针活动水平下降到第一阈值探针活动水平以下的预定水平以使处理节点进入低于第一性能状态的第二性能状态。
在实施例中，探针跟踪器包括队列，探针请求进入队列中，并且在处理节点通过数据移动和应答中的至少一项响应探针请求之后，队列中的探针请求从队列中退出。在另一实施例中，探针跟踪器包括计数器，所述计数器具有表示探针活动水平的计数值。计数器响应于探针活动而将计数值增加预定量并且响应于预定时间段的经过而将计数值减少另一预定量。
附图说明
通过参照附图可以更好地理解本发明，并且使得本发明的多个目的、特征和优点对于本领域技术人员而言是显而易见的。
图1示出了根据本发明的实施例的多核处理器。
图2示出了具有单个阈值的本发明实施例的流程图。
图3A示出了具有多个阈值的本发明实施例的状态图。
图3B示出了具有多个阈值的本发明实施例的状态图。
图4示出了节点的高速缓冲存储器被冲洗而节约功率的本发明的实施例。
图5示出了使用具有单个阈值的空中队列(IFQ)来跟踪探针活动的实施例。
图6示出了使用具有多个阈值的IFQ来跟踪探针活动的实施例。
图7示出了使用具有不同增量减量标准的计数器来跟踪探针活动的另一实施例。
应注意的是，在不同的附图中使用相同的附图标记来表示相似或相同的项。
具体实施方式
参照图1，高级框图示出了多核处理器的实施例，其中每个核或节点包括高速缓冲存储器102和探针控件103，对此本文将进行进一步说明。在图1的高速缓存系统中，系统中的每个处理节点需要通过响应来自其它节点或输入/输出(I/O)域的探测请求(提供来自高速缓冲存储器的污垢数据、高速缓冲存储线无效，等等)来保持存储器中的连贯性，即使处理节点处于低性能状态或空闲状态。因此，虽然可以在各个高速缓冲存储器中保持存储器位置的局部拷贝，但是在存储器系统中保持连贯性。然而，尽管可以通过评估使用率来有效地控制探针操作的请求节点的性能状态，但是该方法不能以直接的方式提高响应节点的性能状态P。能够应用于请求节点的基于使用率的性能控制导致在响应节点为瓶颈的情况下总体系统性能易受影响。
由于节点可处于空闲状态而仍能响应探针请求，所以响应节点中的连贯性活动不会有助于节点本身的使用率(基于节点的执行流)的提高。另外，节点的执行流能够与探针响应完全无关，因此响应节点中的连贯性活动不会导致触发性能状态提高的较高执行使用率。如果响应节点处于低性能状态且由多个请求节点进行探测，则其探针响应能力(探测带宽)会变为性能瓶颈且开始针对在请求的处理节点上运行的应用线程引起性能损失。因此，可用于识别响应处理节点的探测带宽不足的通信方案(scenario)并且通过快速和可控地将响应节点变换至处于较高性能状态来解决带宽的不足。一旦探测活动的脉冲串(burst)结束且不再需要额外的带宽，则响应节点会变回到由其执行使用率所指定的先前的性能状态。
一种解决可能的探测响应瓶颈的方法是在操作系统(OS)或处理系统装置的高级软件能够迅速调整处理器P状态的那些系统中的基于软件的解决方案。一种基于软件的解决方案要求OS或较高级软件更加频繁地对处理器P状态进行重新评估(从而迅速地响应活动的脉冲串)，因此由于使用任何应用程序进行的这种重新评估而更加频繁地唤醒处理器。这种方法由于使用这种不必要的频繁的重新评估的应用程序而可能导致较高的功耗。使得OS或较高级行为更加复杂且依应用程序而变导致空闲处理程序或子程序(通常发生P状态重新评估)中的额外开销，因此同样导致功耗较高。一般而言，基于软件的解决方案的间隔尺寸未提供与基于硬件方法的匹配且不能够迅速地识别出探测活动的开始以及探测活动的结束。后者(探测活动的结束)与识别功率节省同等重要，因为处理器不应过长时间地停留在较高性能状态，因为这样也导致额外的功耗，会使性能/瓦特降级。
另一解决方案是基于硬件的解决方案，其为所有的请求和响应节点提供了共享的电压/时钟面。当请求节点(核)提高其频率时，这种硬件配置提高了响应节点(核)的频率。响应节点的慢速响应将有助于提高请求节点(核)的使用率。因此，控制请求节点的性能状态的软件将提高请求节点的性能状态，并且响应节点性能状态也将提高(由于共享的频率和电压面)，因此最终增加了响应核的探测带宽。然而，在应用程序仅在单节点或几个节点(核)上运行(这是移动或超移动市场细分中最典型类型的工作负荷)的情形下，该方法在多核处理器中消耗了额外的功率。此外，软件通常由于请求节点(核)的使用率提高而不能够立即响应对于较高时钟频率的需求，时间间隔的范围通常是从几百微秒至几毫秒，这会导致在该间隔内的性能损失。
因此，在本发明的实施例中，每个处理节点跟踪其探测活动。如果探测活动的水平超过阈值，则处理节点的性能状态被提升至最小性能基底-MinPstateLimit，以解决对于探测活动带宽提高的要求。在探测活动进行到阈值减去修改磁滞以下之后，在其先前的P状态低于(从性能的立场来看)MinPstateLimit的情形下处理节点变回到其先前的性能状态(P状态)。注意，在一些实施例中，磁滞值可以为零，在其它的实施例中，磁滞值可以为固定的或可编程的。
图2的流程图图示出了根据本发明的实施例可以在探针控制逻辑103(见图1)运算的示例性决策进程。在201中，节点判定处理单元是否处于低于MinPstateLimit的性能状态下。如果处理单元不处于较低状态，则当前性能状态足以处理探测活动且流保留在201中。如果当前性能状态较低，则在203中节点跟踪探测活动。在205中，如果探测活动大于阈值，则在207中节点将性能状态提升至MinPstateLimit且在208中继续跟踪探测活动。注意，为了易于解释说明，假设调节性能状态的控制逻辑为探针控制逻辑103的部分。在一些实施例中，调节性能状态的控制逻辑可独立于探针控制逻辑。利用电压和频率控制处理节点的性能状态在本领域是公知的，本文将不进行详细说明。如果探测活动保持在阈值减去磁滞因数以上，则节点停留在MinPstateLimit以解决探测活动。然而，如果在209中探测活动回退至阈值减去磁滞因数以下的水平，则节点在211中判定现有性能状态(步骤201和203中)是否小于MinPstateLimit。如果是这样，则在213中节点变换为先前的较低性能状态，然后返回至201以判定当前性能状态是否足以解决提高至阈值水平以上的探针活动。注意，如果处理节点的当前性能状态已经通过由软件(或硬件)基于处理节点使用率因数管理的常规流提高至MinPstateLimit或更高，则在211中不会发生至较低性能状态的变换。
图2中所示的实施例仅包括一个由性能状态MinPstateLimit寻址的探针性能阈值。假设高于MinPstateLimit的任意性能状态(P状态)满足最坏情况下的探针带宽要求。然而，其它的实施例可具有与探针带宽相关的多于一个的阈值。较高的探针带宽要求要求较高的操作P状态来解决探针带宽限制。表1示出了具有与用于探测带宽的不同要求相对应的三个性能状态(P状态)的实施例：
表1
 P状态   探测活动阈值   磁滞
  Pm   ProbActM   HystM
  Pn   ProbActN   HystN
  Pk   ProbActK   HystK
对于P状态，Pm＞Pn＞Pk。从性能的观点看，PrbActM＞PrbActN＞PrbActK。磁滞值HystM、HystN和HystK可以相同，或者可以对于每个阈值均不同。可以连同阈值一起配置磁滞值。
处理节点停留在P状态Pm，只要探测活动保持在(ProbeActivityM-HysteresisM)以上。一旦探测活动下降到(ProbeActivityM-HysteresisM)以下且如果较早的性能状态(在探针活动提高之前)低于Pm，则处理节点变换为较低性能状态。注意，如果处理节点的当前性能状态已通过由软件(或硬件)基于处理节点使用率因数管理的常规流提高至Pm或更高，则不会发生至较低性能状态的变换。
图3A和图3B示出了对于具有多于一个的探针性能阈值的实施例的状态间变换，每个性能阈值对应于不同的探测活动水平。可以在探针控制逻辑103(图1)中实施状态变换。一旦探针活动超过阈值中的一个，则响应节点变换到与探测活动水平相对应的P状态。这样有助于确保处于空闲状态的响应节点将在除了要求较高性能状态(P状态)的探测活动提高的期间以外的所有时间均处于最小性能状态(或甚至处于保持状态)。参照图3A，从频率的观点假设Pm(301)＞Pn(303)＞Pk(305)＞当前P状态(307)。接着，如果在处于P状态307的同时发生探针活动提高至较高探针活动(Prob_Act)水平，则节点可能进入P状态Pk、Pm或Pn中的一个，这取决于探针活动水平，如下面所描述的。下面描述了假设节点当前处于低功率状态307处理节点的向上变换。
如果(Prob_Act＞PrbActM)，则P状态＝Pm
否则如果(Prob_Act＞PrbActN)，则P状态＝Pn
否则如果(Prob_Act＞PrbActK)，则P状态＝Pk
另外，在实施例中，当处于如图3B所示的P状态Pn 303或Pk 305时，节点可向上变换至下个较高级的P状态。如果在处于P状态Pn 303的同时节点检测到探针活动提高(increase)，(Prob_Act＞PrbActM)，则节点经由306变换至P状态Pm 301。如果处于P状态Pk 305的同时节点检测到探针活动提高，(PrbActM＞Prob_Act＞PrbActN)，则节点经由变换308变换至P状态Pn 303。如果在处于P状态Pk 303的同时节点检测到探针活动提高，(Prob_Act＞PrbActM)，则节点经由变换310变换至P状态Pm 301。
实施例中的附加方案是：如果探测活动低于阈值，则将空闲节点的P状态降至最小P状态。如果负责处理节点的P状态的基于使用率设定的软件或硬件仍使处理节点保留在次优的高P状态(高于MinPstateLimit)，则探测P状态控制功能能够将节点P状态降至Pmin(最小操作P状态)或甚至降至保持功率状态以使节点仍能够在节约功率的同时响应非脉冲串或较低水平探测活动。下面描述了基于探针活动(Prob_Act)的下降水平的如图3A所示的向下变换：
如果(Prob_Act＜(PrbActM-HystM)且Prob_Act＞PrbActN且当前P状态＜Pm)，则P状态＝Pn
否则如果(Prob_Act＜(PrbActN-HystN)且Prob_Act＞PrbActK且当前P状态＜Pn)，则P状态＝Pk
否则如果(Prob_Act＜PrbActK-HystK且当前P状态＜Pk)，则P状态＝当前P状态
类似地，如图3B所示，在实施例中，节点可以从一种P状态303或305向下变换至适当的P状态以反映探针活动的下降。例如，在处于P状态Pn 303的同时，节点可变换至P状态Pk 305或当前P状态307，这取决于探针活动。如果探针活动下降(decrease)使得(Prob_Act＜PrbActN-HystN且Prob_Act＞PrbActM)，则节点变换至P状态Pk 305。如果在处于P状态Pn 303的同时探针活动下降使得Prob_Act＜PrbActK-HystK，则节点变换至当前P状态307。类似地，如果在处于P状态Pk 305的同时探针活动下降使得Prob_Act＜PrbActK-HystK，则节点变换至P状态307。
因此，控制逻辑将基于当前探针活动水平向上或向下变换功率状态，以试图将当前功率状态与探针活动需求匹配。这样能够有助于避免响应节点中的瓶颈，同时仍尽可能地努力实现功率节约。
在另一实施例中，当节点空闲且其探测活动超过阈值时，探测活动能够触发节点的高速缓冲系统的冲洗(注销无效和禁止)。该方法可用于多节点系统或用于具有相对短的高速缓冲存储器冲洗时间的节点。冲洗决策可以基于诸如探测活动超过阈值(指的是由响应节点在高速缓冲存储器探测上消耗的功率变得高于与冲洗高速缓冲系统相关的功率)以及预测节点保持足够时间的空闲等因素。预测空闲的方法包括基于通常在North-Bridge中的内部跟踪器和活动跟踪器来做出决策(或者更通常在处理器集成电路(Uncore)的不是处理器核的那些部分中，处理器集成电路通常包括诸如存储器控制器和功率管理的功能)。另外，I/O子系统活动预测，例如，中断、输入传送或输出传送以及定时器滴答计时，也可以在单独的集成电路(例如，South-Bridge)中用于预测空闲并且以其作为基础。
图4示出了基于探针活动和节点空闲预测的高速缓冲存储器冲洗的实施例的示例性流程图。在401中，如果处理节点处于空闲状态，则在402中处理节点跟踪探测活动，并且在403中，节点校验探针活动大于探针阈值。如果探针活动大于探针阈值，则在405中流校验处理节点空闲度是否被预测为大于空闲阈值。如果是这样，则在407中处理节点冲洗其高速缓冲存储器，禁止其高速缓存系统，施加保持电压或其它适当的功率节约电压，并且系统停止探测节点。然而，如果节点空闲的预测持续时间在阈值以下，从而由于其不节约功率或不节约足够功率而使高速缓冲存储器冲洗无吸引力，则在409中可以应用P状态控制算法(上面所述)并且节点继续跟踪探测活动且根据探测活动水平而在必要时调节P状态。
跟踪探针活动的一个实施例使用如图5所示的在本文称为空中队列(IFQ)的队列结构。IFQ结构500为在逻辑上反映探测活动水平的多入口阵列。任何事务处理(连贯的或非连贯的)501被放置到IFQ的可用入口并且驻留在那里直到逐出点。在响应节点响应之后，在503中从IFQ释放(逐出)事务处理。响应可以为用于涉及数据移动的事务处理的数据阶段(即，从处理节点到共享存储器或者从共享存储器到处理节点的数据移动)或者为用于不具有数据移动的事务处理的响应后阶段(即，使处理节点的局部高速缓冲存储器或存储器中的高速缓冲存储器入口无效的请求)。IFQ结构可以在处理节点之间被共享或者在每个处理节点例示IFQ结构。探测活动水平是由活跃IFQ入口(随着未决定的连贯请求未决完成而增加的入口)的数量表示的。
在一个实施例中，节点(或者控制功能所在的任何地方)将活跃IFQ入口的数量与单个阈值502进行比较。注意，控制功能能够存在于节点的内部或外部。如果在节点的外部，则控制功能在管芯(die)的Uncore部分中仍可存在于相同的管芯上，如上所述。如果入口的数量超过阈值，则发生向较高P状态(MinPstateLimit)的变换。在活跃IFQ入口的数量下降至低于阈值减去磁滞的水平之后，MinPstateLimit性能基底被取消，并且处理节点变回到能够在较低功率下运行的同时解决较低探测带宽的当前P状态。
其它的实施例可以使用图6中所示的基于IFQ的多级方法，其中每级具有与不同探测带宽相关的相关最小性能水平(P状态阈值)。例如，16入口的IFQ结构600可以具有分别与P状态Pm和Pk相对应的两个阈值602和604，代表提高的对于探测带宽的需求。可以如图3A和图3B所示完成状态间变换。
在其它的实施例中，可以使用跟踪探测活动的不同方法。例如，在具有用于探测请求的隐藏的、不可用的或难以跟踪的完成阶段的系统中，能够用不同的增率和减率在探针计数机构上来判定跟踪方法。例如，参照图7，每当调度给处理节点的新的探测请求703时，增量的计数器701(CNT＝CNT+w_inc)就被识别出。在与探测率(带宽)匹配的每个可配置时间间隔(IntervalTolerated)，计数值减少(CNT＝CNT-w_dec)，探测率与处理节点的特定P状态相关。在实施例中，可配置时间间隔与最大探测带宽匹配，最大探测带宽与特定P状态相关。因此，假设即使未跟踪实际响应(数据移动、用于不具有数据移动的事务处理的响应阶段)也按特定速率服务探测请求。
任何新的探测请求致使计数器增量(CNT＝CNT+w_inc)，此处w_inc是增加到计数器的当前值的可配置权重。在一些实施例中，增量/减量值可以是可配置的，并且它们的设定取决于顾客或较高级软件首选项(性能偏好、权衡或功率偏好)。对于性能偏好设定，w_inc(增量权重)被设定为较高值，w_dec(减量权重)被设定为较低值。对于功率节约偏好设定，可以按相反的方式来设定这些参数。而且，可以根据顾客或高级软件的性能/功率首选项来配置IntervalTolerated的值。计数器值表示探测活动水平并且与ProbeActivity阈值进行比较以算出最优的P状态。为了匹配当前P状态不能满足的增大的探测带宽，较高的计数器值要求较高的操作P状态。
低通滤波器(LPF)705可用于过滤出不恰当地表示工作负荷一致性且导致从性能/瓦特观点看可能为次优的计数器的过增量以及性能状态(P状态)的选择的探测活动脉冲串。根据特定的实施例，在可配置间隔T内跟踪可配置(从1至N)数量的探针请求。低通滤波器可以不同的方式被设计为在它们出现的频率超过时间间隔内的某可配置限值的情况下避免探测请求的过计数。例如，低通滤波器可以实现为在间隔T内跟踪不多于n(此处1≤n≤N)的探测事件。因此，如果探测事件的数量＞n，则计数器仅计数n。低通滤波器将经滤波的探测请求提供给计数器。
可选地，低通滤波器705可以实现为将在多个间隔T内的探测事件的数量平均，这样如果特定间隔T碰巧具有活动的高脉冲串，则通过多个间隔内的平均值来限制高脉冲串。平均可以实现为例如移动平均。在一种实现方式中，不以比移动平均高的速率将探针请求提供给计数器。
当然，低通滤波器的实现会影响到如何判定权重w_inc。因此，例如如果使用在多个时间间隔内的平均值，则可以缩放权重来反映时间间隔。在其它实施例中，可以直接将探测请求提供给计数器，而不进行滤波。
本文实施例的方案可以部分地在存储于与图1所示的处理器相关的易失性或非易失性存储器中的软件中实现。软件可存储在计算机系统的非易失性部分中，加载到易失性存储器中且执行。因此，本发明的实施例可以包括由诸如非易失性存储器等机器可读介质所提供的机器可执行指令内具体实施的特征或进程。这种介质可以包括存储诸如微处理器或更一般地计算机系统等机器可访问形式的数据的任意机构。机器可读介质可以包括易失性和/或非易失性存储器，诸如只读存储器(ROM)；随机存取存储器(RAM)；磁盘存储介质；光学存储介质；快擦写存储器装置；磁带，或其它磁存储介质、光学存储介质或电子存储介质。这些存储的指令能用于导致用指令编程的通用或专用处理器来执行本发明的进程。
注意，本发明的一些进程可以包括响应于编程的指令而操作的硬件。可选地，本发明的进程可以由包含诸如执行操作的状态机的硬连线逻辑的特定硬件部件或者由经编程的数据处理部件和硬件部件的任意组合来执行。因此，本发明的实施例可以包括如本文所述的软件、数据处理硬件、数据处理系统实现方法以及各种处理操作。
这样，已经描述了各个实施例。注意的是，本文所阐述的本发明的说明是示例性的，而不旨在限制如随后的权利要求中阐述的本发明的范围。可以基于本文阐述的说明来做出本文公开的实施例的变型例和改进形式，而不偏离如随附权利要求中阐述的本发明的范围。

Claims (14)

1.一种方法，其包括：
跟踪处理节点中的探针活动水平；将所述探针活动水平与第一阈值探针活动水平进行比较；以及
如果所述探针活动水平在所述第一阈值探针活动水平以上，将所述处理节点的性能状态提高至比当前性能状态高的第一性能状态。
2.如权利要求1中所述的方法，进一步包括：
在响应于所述探针活动水平在所述阈值探针活动水平以上而进入所述第一性能状态之后，当所述探针活动水平降至在所述第一阈值探针活动以下的预定水平以下时，进入比所述第一性能状态低的第二性能状态。
3.如权利要求2中所述的方法，进一步包括：当所述探针活动水平低于所述第一阈值减去磁滞因数时，进入所述第二性能状态。
4.如权利要求3中所述的方法，其中，所述第二性能状态为所述处理节点由此进入所述第一性能状态的性能状态。
5.如权利要求1至4中任一项所述的方法，其中，所述第一性能状态和所述第二性能状态由电压和频率中的至少一项限定。
6.如权利要求1至4中任一项所述的方法，进一步包括：
响应于所述探针活动水平提高至第二阈值探针活动水平以上而将所述处理节点的所述性能状态提高至第三性能状态，所述第二阈值探针活动水平比所述第一阈值探针活动水平高，并且其中，所述第三性能状态比所述第一性能状态高；以及
在响应于所述探针活动水平提高至所述第二阈值探针活动水平以上而将所述处理节点的所述性能状态提高至所述第三性能状态后，降低所述性能状态。
7.如权利要求1至4中任一项所述的方法，进一步包括：当所述处理节点处于比所述第一性能状态低的性能状态时，开始所述探针活动水平的所述跟踪。
8.如权利要求1至4中任一项所述的方法，其中，跟踪所述探针活动进一步包括：
每个探针请求进入队列，并且在所述处理节点通过数据移动和应答中的至少一项响应所述探针请求之后，所述探针请求从所述队列中退出；以及
将所述队列中的多个入口与所述第一阈值探针活动水平进行比较，以判定所述探针活动水平是否在所述第一阈值探针活动水平以上。
9.如权利要求1至4中任一项所述的方法，其中，跟踪所述探针活动进一步包括：响应于探针活动的发生而使表示探针活动水平的计数值增量，以及基于预定时间量的经过而使所述计数值减量。
10.一种装置，包括：
探针跟踪器，其跟踪处理节点中的探针活动水平；
其中，如果所述探针活动水平提高至第一阈值探针活动水平以上，则所述装置响应以将所述处理节点的性能状态从当前性能状态提高至第一性能状态；并且
其中，所述装置对所述探针活动水平下降至所述第一阈值探针活动水平以下预定水平作出响应以使所述处理节点进入低于所述第一性能状态的第二性能状态；并且
其中，所述第一和第二性能状态由电压和频率中的至少一项限定。
11.如权利要求10所述的装置，其中，所述装置进一步可操作以响应于所述探针活动水平提高至第二阈值探针活动水平以上而将所述处理节点的所述性能状态提高至第三性能状态，所述第二阈值探针活动水平比所述第一阈值探针活动水平高，并且其中，所述第三性能状态比所述第一性能状态高。
12.如权利要求10所述的装置，其中，所述探针跟踪器对所述节点处于所述第一性能状态以下的性能状态作出响应而开始所述探针活动水平的所述跟踪。
13.如权利要求10至12中的任一项所述的装置，其中，所述探针跟踪器进一步包括：
队列，探针请求进入所述队列中，在所述处理节点用数据移动和应答中的至少一项响应所述探针请求之后，所述队列中的所述探针请求从所述队列中退出；并且
其中，所述装置可操作以将所述队列中的入口数量与所述第一阈值探针活动水平进行比较以判定所述探针活动水平是否在第一阈值探针活动水平以上。
14.如权利要求10至12中的任一项所述的装置，其中，所述探针跟踪器包括计数器，所述计数器响应探针活动以增加表示探针活动水平的计数值并且响应预定时间段的经过而减少所述计数值。
CN201080048873XA 2009-11-06 2010-11-05 通过跟踪探针活动水平来控制性能状态 Pending CN102667665A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US25879809P 2009-11-06 2009-11-06
US61/258,798 2009-11-06
US12/623,997 2009-11-23
US12/623,997 US20110112798A1 (en) 2009-11-06 2009-11-23 Controlling performance/power by frequency control of the responding node
PCT/US2010/055598 WO2011057059A1 (en) 2009-11-06 2010-11-05 Controlling performance state by tracking probe activity level

Publications (1)

Publication Number Publication Date
CN102667665A true CN102667665A (zh) 2012-09-12

Family

ID=43536579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080048873XA Pending CN102667665A (zh) 2009-11-06 2010-11-05 通过跟踪探针活动水平来控制性能状态

Country Status (6)

Country Link
US (2) US20110112798A1 (zh)
EP (1) EP2497001A1 (zh)
JP (1) JP2013510376A (zh)
KR (1) KR20120102629A (zh)
CN (1) CN102667665A (zh)
WO (1) WO2011057059A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105068639A (zh) * 2015-07-29 2015-11-18 Tcl移动通信科技（宁波）有限公司 一种动态控制处理器频率的方法及系统

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8566628B2 (en) * 2009-05-06 2013-10-22 Advanced Micro Devices, Inc. North-bridge to south-bridge protocol for placing processor in low power state
US20110112798A1 (en) * 2009-11-06 2011-05-12 Alexander Branover Controlling performance/power by frequency control of the responding node
US8930589B2 (en) * 2010-08-26 2015-01-06 International Business Machines Corporation System, method and computer program product for monitoring memory access
US8635381B2 (en) * 2010-08-26 2014-01-21 International Business Machines Corporation System, method and computer program product for monitoring memory access
US8438416B2 (en) * 2010-10-21 2013-05-07 Advanced Micro Devices, Inc. Function based dynamic power control
US20120166731A1 (en) * 2010-12-22 2012-06-28 Christian Maciocco Computing platform power management with adaptive cache flush
JP5674613B2 (ja) * 2011-09-22 2015-02-25 株式会社東芝 制御システム、制御方法およびプログラム
US9110671B2 (en) * 2012-12-21 2015-08-18 Advanced Micro Devices, Inc. Idle phase exit prediction
US9600058B2 (en) * 2014-06-24 2017-03-21 Intel Corporation Enhancing power-performance efficiency in a computer system when bursts of activity occurs when operating in low power
US20160116954A1 (en) * 2014-10-28 2016-04-28 Linkedln Corporation Dynamic adjustment of cpu operating frequency
US10489237B2 (en) 2014-12-19 2019-11-26 Hewlett Packard Enterprise Development Lp Flushing data content in response to a power loss event to a processor
US9785223B2 (en) * 2014-12-25 2017-10-10 Intel Corporation Power management in an uncore fabric
US9690708B2 (en) * 2015-05-19 2017-06-27 Qualcomm Incorporated Real-time cache behavior forecast using hypothetical cache
US11289133B2 (en) * 2015-09-16 2022-03-29 Arm Limited Power state based data retention
US10324519B2 (en) * 2016-06-23 2019-06-18 Intel Corporation Controlling forced idle state operation in a processor
US10120806B2 (en) * 2016-06-27 2018-11-06 Intel Corporation Multi-level system memory with near memory scrubbing based on predicted far memory idle time
US10216256B2 (en) 2016-10-03 2019-02-26 Microsoft Technology Licensing, Llc Power conservation of computing components using forced idle state
US10180793B2 (en) * 2017-01-31 2019-01-15 Hewlett Packard Enterprise Development Lp Performance attributes for memory
US11243603B2 (en) * 2017-06-27 2022-02-08 Telefonaktiebolaget Lm Ericsson (Publ) Power management of an event-based processing system
US10725848B2 (en) * 2018-02-07 2020-07-28 Intel Corporation Supporting hang detection and data recovery in microprocessor systems
US10628321B2 (en) * 2018-02-28 2020-04-21 Qualcomm Incorporated Progressive flush of cache memory
US10958555B2 (en) 2019-03-15 2021-03-23 Juniper Networks, Inc. Real-time application-driven synthetic probing
US12135885B2 (en) 2020-01-31 2024-11-05 Hewlett Packard Enterprise Development Lp Virtual storage policies for virtual persistent volumes
US11960773B2 (en) * 2020-07-31 2024-04-16 Hewlett Packard Enterprise Development Lp Modifying virtual persistent volumes based on analysis of performance metrics

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6360337B1 (en) * 1999-01-27 2002-03-19 Sun Microsystems, Inc. System and method to perform histogrammic counting for performance evaluation
CN1808340A (zh) * 2004-12-29 2006-07-26 英特尔公司 维持监听吞吐量时为处理器提供低功率模式的方法和装置
US20070011480A1 (en) * 2005-06-29 2007-01-11 Rajesh Banginwar Processor power management
CN101379453A (zh) * 2006-03-07 2009-03-04 英特尔公司 使用动态工作负载特征来控制cpu频率和电压调节的方法和装置

Family Cites Families (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69432697T2 (de) * 1993-12-01 2004-03-25 Advanced Micro Devices, Inc., Sunnyvale Stromverwaltung für Rechnersystem und Verfahren hierfür
US5541850A (en) * 1994-05-17 1996-07-30 Vlsi Technology, Inc. Method and apparatus for forming an integrated circuit including a memory structure
AU3313795A (en) * 1994-10-14 1996-04-26 Compaq Computer Corporation Circuit for placing a cache memory into low power mode in response to special bus cycles
US5530932A (en) * 1994-12-23 1996-06-25 Intel Corporation Cache coherent multiprocessing computer system with reduced power operating features
US5737615A (en) * 1995-04-12 1998-04-07 Intel Corporation Microprocessor power control in a multiprocessor computer system
US6282662B1 (en) * 1995-08-04 2001-08-28 Dell Usa, L.P. Power management override for portable computers
US5740417A (en) * 1995-12-05 1998-04-14 Motorola, Inc. Pipelined processor operating in different power mode based on branch prediction state of branch history bit encoded as taken weakly not taken and strongly not taken states
US5692202A (en) * 1995-12-29 1997-11-25 Intel Corporation System, apparatus, and method for managing power in a computer system
US6125450A (en) * 1996-12-19 2000-09-26 Intel Corporation Stop clock throttling in a computer processor through disabling bus masters
JPH10268963A (ja) * 1997-03-28 1998-10-09 Mitsubishi Electric Corp 情報処理装置
JP3819166B2 (ja) * 1998-11-27 2006-09-06 ヒタチグローバルストレージテクノロジーズネザーランドビーブイ 消費エネルギー低減方法
US6141283A (en) * 1999-04-01 2000-10-31 Intel Corporation Method and apparatus for dynamically placing portions of a memory in a reduced power consumption state
US6510525B1 (en) * 1999-04-26 2003-01-21 Mediaq, Inc. Method and apparatus to power up an integrated device from a low power state
US6711691B1 (en) * 1999-05-13 2004-03-23 Apple Computer, Inc. Power management for computer systems
US6480965B1 (en) * 1999-10-07 2002-11-12 Intel Corporation Power management method for a computer system having a hub interface architecture
US6496895B1 (en) * 1999-11-01 2002-12-17 Intel Corporation Method and apparatus for intializing a hub interface
US6760852B1 (en) * 2000-08-31 2004-07-06 Advanced Micro Devices, Inc. System and method for monitoring and controlling a power-manageable resource based upon activities of a plurality of devices
US6988214B1 (en) * 2000-11-06 2006-01-17 Dell Products L.P. Processor power state transistions using separate logic control
US6493801B2 (en) * 2001-01-26 2002-12-10 Compaq Computer Corporation Adaptive dirty-block purging
JP3570382B2 (ja) * 2001-01-26 2004-09-29 日本電気株式会社 省電力グラフィック制御回路
US7174467B1 (en) * 2001-07-18 2007-02-06 Advanced Micro Devices, Inc. Message based power management in a multi-processor system
US7051218B1 (en) * 2001-07-18 2006-05-23 Advanced Micro Devices, Inc. Message based power management
US7200544B1 (en) * 2001-10-26 2007-04-03 National Semiconductor Corporation Systems for selectively disabling timing violations in hardware description language models of integrated circuits and methods of operating the same
US6976181B2 (en) * 2001-12-20 2005-12-13 Intel Corporation Method and apparatus for enabling a low power mode for a processor
US6954864B2 (en) * 2002-03-29 2005-10-11 Intel Corporation Method and apparatus for remotely placing a computing device into a low power state
US6920574B2 (en) * 2002-04-29 2005-07-19 Apple Computer, Inc. Conserving power by reducing voltage supplied to an instruction-processing portion of a processor
US7028200B2 (en) * 2002-05-15 2006-04-11 Broadcom Corporation Method and apparatus for adaptive power management of memory subsystem
US7152169B2 (en) * 2002-11-29 2006-12-19 Intel Corporation Method for providing power management on multi-threaded processor by using SMM mode to place a physical processor into lower power state
US6971033B2 (en) * 2003-01-10 2005-11-29 Broadcom Corporation Method and apparatus for improving bus master performance
US7162404B2 (en) * 2003-04-28 2007-01-09 International Business Machines Corporation Method, system and program product for configuring a simulation model of a digital design
US7299370B2 (en) * 2003-06-10 2007-11-20 Intel Corporation Method and apparatus for improved reliability and reduced power in a processor by automatic voltage control during processor idle states
US7356713B2 (en) * 2003-07-31 2008-04-08 International Business Machines Corporation Method and apparatus for managing the power consumption of a data processing system
TWI307008B (en) * 2003-08-14 2009-03-01 Via Tech Inc Computer system with power management and the method thereof
US7200762B2 (en) * 2003-09-30 2007-04-03 Intel Corporation Providing a low-power state processor voltage in accordance with a detected processor type
US7178045B2 (en) * 2003-12-30 2007-02-13 Intel Corporation Optimizing exit latency from an active power management state
US7159766B2 (en) * 2004-01-20 2007-01-09 Standard Microsystems Corporation Peripheral device feature allowing processors to enter a low power state
TWI264634B (en) * 2004-04-13 2006-10-21 Acer Inc Method for monitoring power state of computer system and apparatus therefor
US7315952B2 (en) * 2004-06-02 2008-01-01 Intel Corporation Power state coordination between devices sharing power-managed resources
US7272741B2 (en) * 2004-06-02 2007-09-18 Intel Corporation Hardware coordination of power management activities
KR20050120565A (ko) 2004-06-17 2005-12-22 인텔 코오퍼레이션 전력-관리된 리소스들을 공유하는 디바이스들 간의 전력상태 조정
TWI259354B (en) * 2004-06-25 2006-08-01 Via Tech Inc System and method of real-time power management
US7451333B2 (en) * 2004-09-03 2008-11-11 Intel Corporation Coordinating idle state transitions in multi-core processors
US7360106B2 (en) * 2004-08-05 2008-04-15 Matsushita Electric Industrial Co., Ltd. Power-saving processing unit, power-saving processing method and program record medium
US7711966B2 (en) * 2004-08-31 2010-05-04 Qualcomm Incorporated Dynamic clock frequency adjustment based on processor load
WO2006062270A1 (en) * 2004-12-08 2006-06-15 Electronics And Telecommunications Research Institute Power management method for platform and that platform
US7610497B2 (en) * 2005-02-01 2009-10-27 Via Technologies, Inc. Power management system with a bridge logic having analyzers for monitoring data quantity to modify operating clock and voltage of the processor and main memory
TWI268424B (en) * 2005-03-15 2006-12-11 Uli Electronics Inc Signal transmission method between computer system and peripherals adopting PCI express bus characterizing in saving power of transmitting signals
US7454632B2 (en) * 2005-06-16 2008-11-18 Intel Corporation Reducing computing system power through idle synchronization
US7444526B2 (en) * 2005-06-16 2008-10-28 International Business Machines Corporation Performance conserving method for reducing power consumption in a server system
US7373534B2 (en) * 2005-06-23 2008-05-13 Intel Corporation Reducing storage data transfer interference with processor power management
US7562234B2 (en) * 2005-08-25 2009-07-14 Apple Inc. Methods and apparatuses for dynamic power control
TWI286705B (en) * 2005-09-06 2007-09-11 Via Tech Inc Power management method of central processing unit
US7472299B2 (en) * 2005-09-30 2008-12-30 Intel Corporation Low power arbiters in interconnection routers
US7750912B2 (en) * 2005-11-23 2010-07-06 Advanced Micro Devices, Inc. Integrating display controller into low power processor
US7487371B2 (en) * 2005-12-16 2009-02-03 Nvidia Corporation Data path controller with integrated power management to manage power consumption of a computing device and its components
US7516342B2 (en) * 2005-12-30 2009-04-07 Intel Corporation Method, apparatus and system to dynamically choose an optimum power state
JP2009543172A (ja) 2006-06-27 2009-12-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 複数のデータ処理ユニットの電力消費を管理する装置および方法
US7644293B2 (en) * 2006-06-29 2010-01-05 Intel Corporation Method and apparatus for dynamically controlling power management in a distributed system
US7930564B2 (en) * 2006-07-31 2011-04-19 Intel Corporation System and method for controlling processor low power states
US7752474B2 (en) * 2006-09-22 2010-07-06 Apple Inc. L1 cache flush when processor is entering low power mode
FR2906624A1 (fr) * 2006-10-03 2008-04-04 Bull S A S Soc Par Actions Sim Systeme et procede de stockage de masse.
US7949887B2 (en) * 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
US7941683B2 (en) * 2007-05-02 2011-05-10 Advanced Micro Devices, Inc. Data processing device with low-power cache access mode
JP4938080B2 (ja) * 2007-06-12 2012-05-23 パナソニック株式会社 マルチプロセッサ制御装置、マルチプロセッサ制御方法及びマルチプロセッサ制御回路
US20090150696A1 (en) * 2007-12-10 2009-06-11 Justin Song Transitioning a processor package to a low power state
US7966506B2 (en) * 2007-12-12 2011-06-21 Intel Corporation Saving power in a computer system
GB2455744B (en) * 2007-12-19 2012-03-14 Advanced Risc Mach Ltd Hardware driven processor state storage prior to entering a low power mode
US8156362B2 (en) * 2008-03-11 2012-04-10 Globalfoundries Inc. Hardware monitoring and decision making for transitioning in and out of low-power state
US8448002B2 (en) * 2008-04-10 2013-05-21 Nvidia Corporation Clock-gated series-coupled data processing modules
US8131948B2 (en) * 2008-08-29 2012-03-06 Freescale Semiconductor, Inc. Snoop request arbitration in a data processing system
US8112651B2 (en) * 2008-09-25 2012-02-07 Intel Corporation Conserving power in a computer system
US8209559B2 (en) * 2008-12-24 2012-06-26 Intel Corporation Low power polling techniques
US8725953B2 (en) * 2009-01-21 2014-05-13 Arm Limited Local cache power control within a multiprocessor system
US8195887B2 (en) * 2009-01-21 2012-06-05 Globalfoundries Inc. Processor power management and method
US8566628B2 (en) * 2009-05-06 2013-10-22 Advanced Micro Devices, Inc. North-bridge to south-bridge protocol for placing processor in low power state
US8190939B2 (en) * 2009-06-26 2012-05-29 Microsoft Corporation Reducing power consumption of computing devices by forecasting computing performance needs
US8443209B2 (en) * 2009-07-24 2013-05-14 Advanced Micro Devices, Inc. Throttling computational units according to performance sensitivity
US8291249B2 (en) * 2009-09-25 2012-10-16 Advanced Micro Devices, Inc. Method and apparatus for transitioning devices between power states based on activity request frequency
US20110112798A1 (en) 2009-11-06 2011-05-12 Alexander Branover Controlling performance/power by frequency control of the responding node
US8780121B2 (en) * 2009-12-22 2014-07-15 Intel Corporation Graphics render clock throttling and gating mechanism for power saving
US8656198B2 (en) * 2010-04-26 2014-02-18 Advanced Micro Devices Method and apparatus for memory power management
US8782456B2 (en) * 2010-06-01 2014-07-15 Intel Corporation Dynamic and idle power reduction sequence using recombinant clock and power gating
US8352685B2 (en) * 2010-08-20 2013-01-08 Apple Inc. Combining write buffer with dynamically adjustable flush metrics

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6360337B1 (en) * 1999-01-27 2002-03-19 Sun Microsystems, Inc. System and method to perform histogrammic counting for performance evaluation
CN1808340A (zh) * 2004-12-29 2006-07-26 英特尔公司 维持监听吞吐量时为处理器提供低功率模式的方法和装置
US20070011480A1 (en) * 2005-06-29 2007-01-11 Rajesh Banginwar Processor power management
CN101379453A (zh) * 2006-03-07 2009-03-04 英特尔公司 使用动态工作负载特征来控制cpu频率和电压调节的方法和装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105068639A (zh) * 2015-07-29 2015-11-18 Tcl移动通信科技（宁波）有限公司 一种动态控制处理器频率的方法及系统
CN105068639B (zh) * 2015-07-29 2018-06-19 Tcl移动通信科技（宁波）有限公司 一种动态控制处理器频率的方法及系统

Also Published As

Publication number Publication date
KR20120102629A (ko) 2012-09-18
US20110113202A1 (en) 2011-05-12
JP2013510376A (ja) 2013-03-21
US9021209B2 (en) 2015-04-28
EP2497001A1 (en) 2012-09-12
WO2011057059A1 (en) 2011-05-12
US20110112798A1 (en) 2011-05-12

Similar Documents

Publication Publication Date Title
CN102667665A (zh) 通过跟踪探针活动水平来控制性能状态
US9146772B2 (en) Reducing power grid noise in a processor while minimizing performance loss
CN102918474B (zh) 功率管理锁优化
US7966506B2 (en) Saving power in a computer system
CN101334688B (zh) 便于动态功率管理的核活动检测器的方法、系统和设备
US7720621B2 (en) Application of multiple voltage droop detection
CN103119536B (zh) 处理节点的动态性能控制
US8201000B2 (en) Computing load management method and system
US7100079B2 (en) Method and apparatus for using pattern-recognition to trigger software rejuvenation
CN114095287A (zh) 网络交换机的电力节流
US20090063065A1 (en) Application of Multiple Voltage Droop Detection and Instruction Throttling Instances with Customized Thresholds Across a Semiconductor Chip
US11868192B2 (en) Systems and methods for coherent power management
CN101558396A (zh) 直接存储器存取控制器
CN106575144A (zh) 用于控制计算机系统的操作状态的低能量处理器
US11868265B2 (en) Systems and methods for processing asynchronous reset events while maintaining persistent memory state
CN110312983A (zh) 信息采集方法、系统及存储介质
CN105045648A (zh) IaaS云环境下物理主机资源状态预测方法
CN101853218A (zh) 用于磁盘阵列的读取方法和系统
US9324031B2 (en) System interconnect dynamic scaling by predicting I/O requirements
WO2020081131A1 (en) Speculative exit from power down mode of a dynamic random access memory rank
WO2022212364A1 (en) Systems and methods for processing asynchronous reset events while maintaining persistent memory state
US20230418748A1 (en) Controlling Memory Frequency Based on Transaction Queue Occupancy
EP4314987A1 (en) System support for persistent cache flushing
He et al. An Adaptive Reconfiguration Mechanism for Periodic Software Rejuvenation based on Transient Reliability Analysis
CN116225672A (zh) 基于众核芯片的任务处理方法及装置、处理核、电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120912