CN102629652B - 发光二极管及其制作方法 - Google Patents
发光二极管及其制作方法 Download PDFInfo
- Publication number
- CN102629652B CN102629652B CN201210119410.9A CN201210119410A CN102629652B CN 102629652 B CN102629652 B CN 102629652B CN 201210119410 A CN201210119410 A CN 201210119410A CN 102629652 B CN102629652 B CN 102629652B
- Authority
- CN
- China
- Prior art keywords
- shaped
- buffer layer
- graded buffer
- layer
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract 3
- 230000012010 growth Effects 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000011248 coating agent Substances 0.000 claims description 18
- 238000000576 coating method Methods 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000002513 implantation Methods 0.000 claims description 7
- 238000000407 epitaxy Methods 0.000 claims description 6
- 238000013459 approach Methods 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims 15
- 238000000059 patterning Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 abstract 1
- 229910002601 GaN Inorganic materials 0.000 description 26
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 11
- 238000013517 stratification Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- CHPZKNULDCNCBW-UHFFFAOYSA-N gallium nitrate Chemical compound [Ga+3].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O CHPZKNULDCNCBW-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910008433 SnCU Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000012940 design transfer Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229940044658 gallium nitrate Drugs 0.000 description 1
- 230000001795 light effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
Abstract
本发明公开了一种具有n型渐变缓冲层的发光二极管及其制作方法。其中,一种发光二极管的外延结构,包括:生长衬底;n型渐变缓冲层,位于所述生长衬底之上;n型限制层,位于所述n型渐变缓冲层之上;有源层,位于所述n型限制层上;p型限制层,位于所述有源层上。本发明利用离子植入法将缓冲层转化为n型渐变缓冲层,在保证获得高质量的外延结构的同时,其应用于垂直结构的发光二极管芯片,能够有效降低接触阻抗。
Description
技术领域
本发明涉及一种发光二极管及其制作方法,更为具体地是,涉及一种具有n型渐变缓冲层的发光二极管及其制作方法。
背景技术
近年来,氮化镓基发光二极管的应用已从显示、指示、按键背光等领域逐步扩大到液晶背光和照明领域,发光效率也逐年攀升。由于缺少同质体单晶材料,氮化镓基材料的外延生长通常在异质衬底上进行。采用蓝宝石生长氮化镓基的高效率蓝绿光发光二级管是目前最普及的技术之一,为了得到高质量的外延结构,普遍在衬底与发光外延层之间插入一未掺杂的缓冲层。
氮化镓基发光二极管芯片有两种基本结构,横向结构(Lateral)和垂直结构(Vertical)。横向结构芯片的两个电极在芯片的同一侧,电流在n型和p型限制层中横向流动不等的距离,容易造成电极堵塞。垂直结构的芯片的两个电极分别在外延层的两侧,由于图形化电极和全部的p-类型限制层作为第二电极,使得电流几乎全部垂直流过外延层,极少横向流动的电流,可以改善平面结构的电流分布问题,提高发光效率,也可以解决P极的遮光问题,提升发光二极管芯片的发光面积。
请参看附图1和2,垂直结构的氮化镓基发光二极管芯片的制作工艺一般包括下述步骤:在生长衬底上生长一未掺杂缓冲层和氮化镓基发光外延层(依次包括n-GaN层、有源层p-GaN层等),在p-GaN层上键合一导电支持衬底,该导电支持基板的另一面层叠p电极;移除生长衬底,制作n电极。由于n电极接触于n型氮化镓层, 因此需要经过干式蚀刻将底层未参杂的缓冲层蚀刻至n型氮化镓层, 此方法于生产中较难控制, 且其接触阻抗较高, 进而会衍生出较高的组件热阻。 当产品应用于超高功率产品中, 较高的热阻会影响其组件的发光效率以及寿命, 因此影响了组件整体的特性表现。
发明内容
本发明的目的即在于改进现有技术的上述局限,提供一种具有n型渐变缓冲层的发光二极管及其制作方法。
根据本发明的第一个方面,一种发光二极管的外延结构,其包括:生长衬底;n型渐变缓冲层,位于所述生长衬底之上;n型限制层,位于所述n型渐变缓冲层之上;有源层,位于所述n型限制层上;p型限制层,位于所述有源层上。
根据本发明的第二个方面,一种发光二极管的外延生长方法,包括步骤:1)提供生长衬底,在其上外延生长一未掺杂的缓冲层;2)通过离子植入法,将所述缓冲层形成一n型渐变缓冲层;3)在所述n型渐变缓冲层上二次外延生长一n型限制层4)在所述n型限制层上外延生长一有源层;5)在所述有源层上外延生长一p型限制层。
根据本发明的第三个方面,一种垂直发光二极管的芯片结构,包括:导电基板;发光外延层位于所述导电基板上,其包括n型限制层,p型限制层,及夹在两层之间的有源层;n型渐变缓冲层结构形成于所述n型限制层之上;n电极形成于n型渐变层结构上。
根据本发明的第四个方面,一种垂直发光二极管芯片的制作方法,包括步骤:1)提供生长衬底,在其上外延生长一未掺杂的缓冲层;2)通过离子植入法,将所述缓冲层变成一n型渐变缓冲层;3)在所述n型渐变缓冲层上二次外延生长一n型限制层、一有源层和一p型限制层,构成发光二极管的外延结构;4)在所述p型限制层上形成一金属反射层;5)提供一导电基板,将导电基板与所述外延结构粘结;6)移除所述生长衬底,露出n型渐变缓冲层表面;7)在所述露出的n型渐变缓冲层表面上制作n电极,在所述导电基板背面制作p电极;8)切割形成垂直发光二级管芯片。
在本发明中,所述生长衬底可为平坦表面或为一有规则图案的表面结构。所述n型渐变缓冲层的n型掺杂浓度为1×1018 cm-3以上,其n型掺杂呈高斯分布,其接近所述生长衬底一侧为高掺杂。
与现有技术相比,本发明的有益效果是:采用本发明能够使得垂直芯片经过翻转后可以直接的将电极接触于表层,并且透过离子植入可以得到高浓度的参杂且不会造成二次外延成长上的困难,此技术大大的提升了垂直芯片的元件特性。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
虽然在下文中将结合一些示例性实施及使用方法来描述本发明,但本领域技术人员应当理解,并不旨在将本发明限制于这些实施例。反之,旨在覆盖包含在所附的权利要求书所定义的本发明的精神与范围内的所有替代品、修正及等效物。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例一起用于解释本发明,并不构成对本发明的限制。此外,附图数据是描述概要,不是按比例绘制。
图1~2是传统垂直氮化镓基发光二极管芯片的制作过程截面图。
图3~10是本发明第一实施例的垂直氮化镓基发光二极管芯片的制作过程截面图。其中,图6为本发明第一实施例所示的发光二极管的外延结构示意图,图10是本发明第一实施例所示的垂直氮化镓基发光二极管芯片结构示意图。
图11~13是本发明第二实施例的垂直氮化镓基发光二极管芯片的制作过程截面图。
图14为本发明中n型渐变缓冲层中n型掺杂的分布示意图。
图中各标号表示:
110:生长衬底,120:u-doped 缓冲层;131:n-GaN层;132:多量子阱有源层;133:p-GaN层;160:导电基板;170:n电极;180:p电极;210,310:生长衬底;220,320:u-doped 缓冲层;221,321:n型渐变缓冲层高掺杂端;222,322:n型渐变缓冲层低掺杂端;223:n型渐变缓冲层;231,331:n-GaN层;232,332:多量子阱有源层;233,333:p-GaN层;240,340:金属反射层;250,350:金属键合层;260,360:导电基板;270,370:n电极;280,380:p电极。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式,借此对本发明如何应用技术手段来解决技术问题,并达成技术效果的实现过程能充分理解并据以实施。需要说明的是,只要不构成冲突,本发明中的各个实施例以及各实施例中的各个特征可以相互结合,所形成的技术方案均在本发明的保护范围之内。
实施例一
以下结合图3~10对本发明的第一个优选实施例进行详细说明。一种发光二极管的制作工艺,其步骤如下:
如图3所示,先提供生长衬底210,其表面为一平整表面,该生长衬底可选用蓝宝石。
如图4所示,形成一未掺杂(u-doped)的缓冲层220于生长衬底210上,厚度大于100埃,可选用200埃。
如图5所示,利用离子植入法将Si离子注入于未掺杂的缓冲层220形成一n型的渐变缓冲层结构221及222, 其中Si离子呈现高斯分布且221的浓度高于222的浓度。Si掺杂的浓度分布如图14所示,其掺杂浓度的渐变范围为1×1018~1×1020 cm-3,其中靠近生长衬底的一端221的掺杂浓度的范围为5×1018~1×1020 cm-3,远离生长衬底的一端222的掺杂浓度的范围为1×1018~5×1018 cm-3,在本实施例中,n型掺杂缓冲层的浓度从1×1019 cm-3渐变至5×1018 cm-3。
如图6所示,在n型渐变缓冲层223上进行二次外延生长,其依次为:n-GaN层231,多量子阱有源层232,p-GaN层233,完成外延片的生长工艺。
如图7所示,在p-GaN层233上蒸镀一金属反射层240,提供一导电基板260(如Si片),分别在导电基板260和金属反射层240形成一金属键合层250, 并透过高压加热法将外延片与导电基板260相互黏贴。金属反射层240的材料选用NiO/Ag的组合, 其中NiO的厚度需小于10A;金属键合层250的材料可为Au、AuSn、AgSnCu、SnAu、SnCu中的一种或其组合。
如图8所示,移除生长衬底210。移除生长衬底的方法可为激光剥离或研磨减薄法。
如图9所示,在n型渐变缓冲层223上制作n电极270。
如图10所示,在导电衬底260的背面制作p电极,切割形成垂直结构的发光二极管芯片。
本实施中,首先在生长衬底上生长一未掺杂的缓冲层,接着利用离子植入法,将缓冲层变为掺杂呈高斯分布的n型渐变结构,靠近n-GaN限制层的端呈低掺杂状态,在低掺杂端232继续进行二长外延生长,保证了发光外延结构的晶格质量;而在靠近生长衬底的一端221呈高掺杂状态,其电阻值相对较低,在后续的垂直芯片的制作工艺中,直接移除生长衬底后,即可直接制作电极,而不用像传统工艺中,需将未掺杂的缓冲层蚀刻,且避免了热阻问题。
实施例二
请参考图11-13,本实施例与实施例一的区别主要在于:本实施例采用了图形化的生长衬底310,如图11所示,生长衬底310表面具有规则起伏的图案。
如图12所示,在图形化的生长衬底310依序形成具有高低起伏的n型的渐变缓冲层结构321及322,其中n型的渐变缓冲层221浓度高于222, n-GaN层331于n型的渐变缓冲层322上,有源层332形成于n-GaN层331上, p-GaN层333形成于有源层332上。关于渐变缓冲层的n型掺杂浓度可参考实施例一。
如图13所示,在p-GaN层333形成金属反射层340;分别在金属反射层340和导电基板360上形成一金属键合层350, 并透过高压加热法将如图12所示的外延结构与导电基板360相互黏贴;移除生长衬底310,在具有规则起伏的图案的n型的渐变缓冲层321上制作n电极370;在导电衬底7的背面制作p电极380。
本实施例在实施例一的基础上,利用图形化的生长衬底,一方面在外延生长缓冲层的过程中,可以进一步有效提升外延结构的质量;另一方面,将生长衬底上的图案转移至n型渐变缓冲层上,在制作成垂直结构的芯片后,n型渐变缓冲层做为器件的出光面,可作为一个导光器,减少了全反射,可以提高出光效果。
很明显地,本发明的说明不应理解为仅仅限制在上述实施例,而是包括利用本发明构思的全部实施方式。
Claims (14)
1.一种发光二极管的外延结构,其包括:
生长衬底;
n型渐变缓冲层,位于所述生长衬底之上;
n型半导体层,位于所述n型渐变缓冲层之上;
有源层,位于所述n型半导体层上;
p型半导体层,位于所述有源层上。
2.根据权利要求1所述的发光二极管的外延结构,其特征在于:所述n型渐变缓冲层的n型掺杂呈高斯分布,其接近所述生长衬底一侧为高掺杂。
3.根据权利要求1所述的发光二极管的外延结构,其特征在于:所述n型渐变缓冲层的n型掺杂浓度为1×1018~1×1020cm-3。
4.一种发光二极管的外延生长方法,包括步骤:
1)提供生长衬底,在其上外延生长一未掺杂的缓冲层;
2)通过离子植入法,将所述缓冲层形成一n型渐变缓冲层;
3)在所述n型渐变缓冲层上二次外延生长一n型半导体层;
4)在所述n型半导体层上外延生长一有源层;
5)在所述有源层上外延生长一p型半导体层。
5.根据权利要求4所述的发光二极管的外延生长方法,其特征在于:所述n型渐变缓冲层的n型掺杂呈高斯分布,其接近所述生长衬底一侧为高掺杂。
6.一种垂直发光二极管的芯片结构,包括:
导电基板;
发光外延层位于所述导电基板上,其包括n型半导体层,p型半导体层,及夹在两层之间的有源层;
n型渐变缓冲层结构形成于所述n型半导体层之上;
n电极形成于n型渐变层结构上。
7.根据权利要求6所述的一种垂直发光二极管的芯片结构,其特征在于:所述n型渐变缓冲层的n型掺杂浓度为1×1018 cm-3以上,其范围为1×1018~1×1020 cm-3。
8.根据权利要求6所述的一种垂直发光二极管的芯片结构,其特征在于:所述n型渐变缓冲层的n型掺杂呈高斯分布,其接近n型半导体层的一侧为低掺杂,其掺杂为掺杂浓度为1×1018~5×1018 cm-3。
9.根据权利要求6所述的一种垂直发光二极管的芯片结构,其特征在于:所述n型渐变缓冲层远离n型半导体层的一侧的为高掺杂区,其掺杂浓度为5×1018~1×1020 cm-3。
10.根据权利要求6所述的一种垂直发光二极管的芯片结构,其特征在于:所述n型渐变缓冲层的表面为平坦面或图案化的凹凸表面。
11.一种垂直发光二极管芯片的制作方法,包括步骤:
1)提供生长衬底,在其上外延生长一未掺杂的缓冲层;
2)通过离子植入法,将所述缓冲层变成一n型渐变缓冲层;
3)在所述n型渐变缓冲层上二次外延生长一n型半导体层、一有源层和一p型半导体层,构成发光二极管的外延结构;
4)在所述p型半导体层上形成一金属反射层;
5)提供一导电基板,将导电基板与所述外延结构粘结;
6)移除所述生长衬底,露出n型渐变缓冲层表面;
7)在所述露出的n型渐变缓冲层表面上制作n电极,在所述导电基板背面制作p电极;
8)切割形成垂直发光二级管芯片。
12.根据权利要求11所述的一种垂直发光二极管芯片的制作方法,其特征在于:所述n型渐变缓冲层的n型掺杂浓度为1×1018 cm-3以上,其范围为1×1018~1×1020 cm-3。
13.根据权利要求11所述的一种垂直发光二极管芯片的制作方法,其特征在于:所述n型渐变缓冲层的n型掺杂呈高斯分布,其接近n型半导体层的一侧为低掺杂。
14.根据权利要求11所述的一种垂直发光二极管芯片的制作方法,其特征在于:所述步骤2)中在缓冲层中注入Si离子,形成n型渐变缓冲层。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210119410.9A CN102629652B (zh) | 2012-04-23 | 2012-04-23 | 发光二极管及其制作方法 |
US14/395,631 US9728670B2 (en) | 2012-04-23 | 2013-03-19 | Light-emitting diode and manufacturing method therefor |
PCT/CN2013/072861 WO2013159614A1 (zh) | 2012-04-23 | 2013-03-19 | 发光二极管及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210119410.9A CN102629652B (zh) | 2012-04-23 | 2012-04-23 | 发光二极管及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102629652A CN102629652A (zh) | 2012-08-08 |
CN102629652B true CN102629652B (zh) | 2014-03-19 |
Family
ID=46587868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210119410.9A Active CN102629652B (zh) | 2012-04-23 | 2012-04-23 | 发光二极管及其制作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9728670B2 (zh) |
CN (1) | CN102629652B (zh) |
WO (1) | WO2013159614A1 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102629652B (zh) * | 2012-04-23 | 2014-03-19 | 厦门市三安光电科技有限公司 | 发光二极管及其制作方法 |
CN103500781B (zh) * | 2013-09-30 | 2016-08-10 | 山西飞虹微纳米光电科技有限公司 | 一种高效率的AlGaInP发光二极管外延片及其制备方法 |
CN104465902B (zh) * | 2014-12-12 | 2017-02-22 | 天津三安光电有限公司 | 一种发光二极管结构的制备方法 |
CN106098874B (zh) * | 2016-07-29 | 2018-08-10 | 华灿光电(浙江)有限公司 | 一种发光二极管的外延片及制备方法 |
CN107887486B (zh) * | 2017-09-26 | 2024-04-05 | 华润微集成电路(无锡)有限公司 | 一种光电晶体管及其制作方法 |
CN108075019B (zh) * | 2017-11-15 | 2019-10-08 | 华灿光电(浙江)有限公司 | 一种发光二极管外延片及其制备方法 |
CN109841714B (zh) * | 2019-01-09 | 2020-12-11 | 南京邮电大学 | 垂直结构近紫外发光二极管及其制备方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10321903A (ja) | 1997-05-15 | 1998-12-04 | Rohm Co Ltd | 半導体発光素子およびその製法 |
US7148520B2 (en) * | 2001-10-26 | 2006-12-12 | Lg Electronics Inc. | Diode having vertical structure and method of manufacturing the same |
KR20060131327A (ko) * | 2005-06-16 | 2006-12-20 | 엘지전자 주식회사 | 발광 다이오드의 제조 방법 |
KR20100064383A (ko) * | 2007-09-19 | 2010-06-14 | 더 리전츠 오브 더 유니버시티 오브 캘리포니아 | 패터닝 된 기판 상의 (Al,In,GA,B)N 장치구조 |
DE102007057674A1 (de) | 2007-11-30 | 2009-06-04 | Osram Opto Semiconductors Gmbh | LED mit Stromaufweitungsschicht |
CN100505352C (zh) * | 2007-12-10 | 2009-06-24 | 华中科技大学 | 一种led芯片及其制备方法 |
CN101222011A (zh) * | 2008-01-28 | 2008-07-16 | 金芃 | 垂直结构的半导体芯片的电极 |
CN101604717B (zh) * | 2009-07-15 | 2010-12-29 | 山东华光光电子有限公司 | 一种垂直GaN基LED芯片及其制作方法 |
CN101908587B (zh) * | 2010-06-23 | 2011-08-10 | 山东华光光电子有限公司 | 一种退火剥离倒装SiC衬底GaN基LED的制作方法 |
CN102097560B (zh) * | 2010-12-31 | 2012-11-14 | 厦门市三安光电科技有限公司 | 具有复合式双电流扩展层的氮化物发光二极管 |
CN102629652B (zh) | 2012-04-23 | 2014-03-19 | 厦门市三安光电科技有限公司 | 发光二极管及其制作方法 |
-
2012
- 2012-04-23 CN CN201210119410.9A patent/CN102629652B/zh active Active
-
2013
- 2013-03-19 WO PCT/CN2013/072861 patent/WO2013159614A1/zh active Application Filing
- 2013-03-19 US US14/395,631 patent/US9728670B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN102629652A (zh) | 2012-08-08 |
WO2013159614A1 (zh) | 2013-10-31 |
US9728670B2 (en) | 2017-08-08 |
US20150084088A1 (en) | 2015-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102629652B (zh) | 发光二极管及其制作方法 | |
KR100735496B1 (ko) | 수직구조 질화갈륨계 led 소자의 제조방법 | |
US6958494B2 (en) | Light emitting diodes with current spreading layer | |
US10347793B2 (en) | Metallic contact for optoelectronic semiconductor device | |
JP4874155B2 (ja) | 垂直構造窒化物系半導体発光素子及びその製造方法 | |
JP6934812B2 (ja) | 発光素子及びそれを含む発光素子アレイ | |
KR100769727B1 (ko) | 표면 요철 형성방법 및 그를 이용한 질화갈륨계발광다이오드 소자의 제조방법 | |
US9130122B2 (en) | Light emitting diode | |
CN102024888B (zh) | 一种发光二极管及其制作方法 | |
US8314439B2 (en) | Light emitting diode with nanostructures and method of making the same | |
TW201946294A (zh) | 發光二極體、其製作方法及發光裝置 | |
EP2461375A1 (en) | Light emitting diode and manufacturing method thereof | |
EP2418698A2 (en) | Semiconductor light emitting device and method for manufacturing the same | |
CN110098295B (zh) | 一种具有导电DBR的GaN基LED的制备方法 | |
WO2018137337A1 (zh) | 薄膜型发光二极管及其制作方法 | |
KR101528098B1 (ko) | 전자 빔 빗각 증착과 열처리를 이용하는 질화갈륨 계열 발광 다이오드 제조 방법 | |
CN204216067U (zh) | 具有电流阻挡结构的垂直发光二极管 | |
KR20130055976A (ko) | 공극층을 갖는 발광 다이오드 및 그것을 제조하는 방법 | |
JP2005197506A (ja) | 窒化ガリウム基iii−v族化合物半導体発光ダイオードとその製造方法 | |
KR101202731B1 (ko) | 수직형 발광 다이오드의 제조 방법 | |
CN111370549A (zh) | 一种发光二极管 | |
CN212542467U (zh) | 一种高亮度led | |
CN203659930U (zh) | 具有金属反射层的半导体发光器件 | |
KR101340322B1 (ko) | 수평형 파워 led 소자 | |
CN103733359A (zh) | 半导体发光器件制造方法和以该方法制造的半导体发光器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20231027 Address after: Yuanqian village, Shijing Town, Nan'an City, Quanzhou City, Fujian Province Patentee after: QUANZHOU SAN'AN SEMICONDUCTOR TECHNOLOGY Co.,Ltd. Address before: 361009 no.1721-1725, Luling Road, Siming District, Xiamen City, Fujian Province Patentee before: XIAMEN SANAN OPTOELECTRONICS TECHNOLOGY Co.,Ltd. |