CN102611416A - 方波信号分量抵消 - Google Patents

方波信号分量抵消 Download PDF

Info

Publication number
CN102611416A
CN102611416A CN2011104630694A CN201110463069A CN102611416A CN 102611416 A CN102611416 A CN 102611416A CN 2011104630694 A CN2011104630694 A CN 2011104630694A CN 201110463069 A CN201110463069 A CN 201110463069A CN 102611416 A CN102611416 A CN 102611416A
Authority
CN
China
Prior art keywords
signal
circuit
comparator
input signal
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104630694A
Other languages
English (en)
Other versions
CN102611416B (zh
Inventor
A·方特
L·桑特
P·托尔塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN102611416A publication Critical patent/CN102611416A/zh
Application granted granted Critical
Publication of CN102611416B publication Critical patent/CN102611416B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/063—Setting decision thresholds using feedback techniques only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C1/00—Amplitude modulation
    • H03C1/02—Details
    • H03C1/06—Modifications of modulator to reduce distortion, e.g. by feedback, and clearly applicable to more than one type of modulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
    • H03C2200/0037—Functional aspects of modulators
    • H03C2200/0079—Measures to linearise modulation or reduce distortion of modulation characteristics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明公开了方波信号分量抵消。在本发明的一些实施例中，电路被配置成向经调制输入信号施加时域处理序列以估计经调制输入信号的平均值并从经调制输入信号中减去经估计的平均值，从而从输入信号中去除DC偏移。在一个特定实施例中，时域处理序列是基于经解调的输出信号的积分和微分。在这样的实施例中，电路被配置成对经解调的信号进行积分以生成具有三角形输出信号的积分信号。该电路然后通过三角形积分信号的微分来测量积分信号的斜率，并基于所测得的斜率来生成适当的DC偏移校正信号。DC偏移校正信号可被添加在实际的输入信号之上以抵消不希望有的DC偏移分量。

Description

方波信号分量抵消
技术领域
本发明涉及电路，特别涉及与调制有关的电路。
背景技术
相关申请的引用
本申请与2010年11月30日提交的、顺序号为12/956,358(代理人参考号为INFAP267US)的美国专利申请相关。
调制(即经调制信号的生成)通过经由改变载波的幅度、频率、相位、或其他特性而将数据施加到载波上来允许在诸如无线电波之类的传输介质上传输数据。因此，经调制信号在现今广泛使用的无线通信中扮演重要的角色。为了完成通信过程，通过解调过程从经调制载波中提取原始信息。
在各种情形下，经调制信号除了经调制信号分量外还可能包括DC偏移。例如，被配置成检测物理属性(例如接近度、加速度等等)的传感器可能包括由于环境数据源而造成的DC偏移。类似地，基带信号可能包括在跨越网络的基带信号的传输的过程期间由硬件引入的DC偏移。
发明内容
根据本发明的一个方面，提供一种电路。所述电路包括：调制电路，其被配置成处理具有经调制分量和DC偏移分量的输入信号，以及调制所述输入信号的所述DC偏移分量以生成具有经调制分量的输出信号；时域DC偏移校正电路，其被耦合到所述调制电路，以及被配置成基于所述输出信号的所述经调制分量的测量，向所述输出信号施加时域处理序列以生成DC偏移校正信号，其中所述DC偏移校正信号包括所述输入信号的所述DC偏移分量的估计；以及加法器，其被耦合到所述时域DC偏移校正电路，以及被配置成接收所述DC偏移校正信号以及去除所述输入信号的所述DC偏移分量的所述估计。
根据本发明的另一方面，提供一种用于从经调制信号中去除DC偏移分量的方法。所述方法包括：解调具有经调制分量和DC偏移分量的输入信号以生成经解调的输出信号；对所述经解调的输出信号进行积分以生成指示所述输出信号的面积的积分信号；对所述积分信号进行微分以生成指示所述积分信号的斜率的微分信号；将所述微分信号与预定阈值进行比较以生成指示所述微分信号的极性的比较器信号；基于所述比较器信号，生成包括所述输入信号的所述DC偏移的估计的DC偏移校正信号；以及在解调之前或之后通过从所述输入信号中减去所述DC偏移校正信号来去除所述DC偏移分量。
根据本发明的又一方面，提供一种DC偏移校正电路。所述DC偏移校正电路包括：调制电路，其被配置成接收具有经调制分量和DC偏移分量的输入信号，以及调制所述输入信号的所述DC偏移分量以生成具有经调制分量的输出信号；积分部件，其被配置成接收所述输出信号并对所述输出信号进行积分以生成积分信号，其中如果在所述输入信号中存在所述DC偏移分量，则所述积分信号包括非零的斜率；微分器，其被配置成接收所述积分信号并对所述积分信号进行微分以生成微分信号，其中所述微分信号指示所述积分信号的斜率；比较器，其被配置成接收所述微分信号并根据所述微分信号来生成比较器信号，其中所述比较器信号指示所述微分信号的极性；处理逻辑，其被配置成接收所述比较器信号以及基于所述比较器信号来生成数字信号的序列，其中所述处理逻辑包括组合逻辑，其被配置成将所述比较器信号与输出信号的相位相乘以生成用于处理的经修改的比较器信号，其中如果所述经修改的比较器信号具有正和负值的基本上均匀的分布则不存在DC偏移，以及其中如果所述经修改的比较器信号具有正和负值的不均匀的分布则存在DC偏移；包括电荷泵的数模转换器(DAC)，其被配置成接收数字信号的所述序列以及根据数字信号的所述序列来生成所述DC偏移校正信号；以及加法器，其被配置成接收所述DC偏移校正信号以及去除所述输入信号的所述DC偏移的估计。
附图说明
图1示出显示具有DC偏移和经调制分量的第一信号以及具有经调制分量而没有DC偏移的第二信号的调制的图。
图2示出被配置成测量经调制输入信号的DC偏移以及使用所测得的DC偏移校正输入信号的电路的框图。
图3a示出DC偏移校正电路，其中被配置成从输入信号中减去DC偏移校正信号的加法器位于调制电路的上游。
图3b显示示出图3a的DC偏移电路的操作的示例性信号图。
图4a示出DC偏移校正电路，其中被配置成从输入信号中减去DC偏移校正信号的加法器位于调制电路的下游。
图4b显示示出图4a的DC偏移电路的操作的示例性信号图。
图5示出能配置成跟踪和校正DC偏移的环境光和接近度传感器电路500的框图。
图6示出用于抑制通过使用斩波器放大器而生成的谐波的示例性电路600。
图7示出用于去除输入信号的DC偏移的方法700的流程图。
具体实施方式
现在参照附图描述要求保护的主题，其中类似的附图标记始终被用来指代类似的元件。在下面的描述中，出于解释的目的，阐述了许多具体细节以便提供对要求保护的主题的透彻理解。然而，下述可能是显然的，即要求保护的主题可以在没有这些具体细节的情况下被实行。
将会认识到，如在此所述，术语“减”意图包括两个信号的减操作以及一个信号与具有反极性的第二信号的加这二者。例如，两个信号的减意图包括从第二信号(例如输入信号)中减去第一信号(例如DC偏移校正信号)的操作以及负的第一信号(例如负的DC偏移校正信号)和第二信号(例如输入信号)的加这二者。
经调制输入信号的解调也可能造成包括在经调制输入信号内的DC信号分量(例如DC偏移)(如果存在的话)的调制。这样的DC信号分量的调制生成不希望有的经调制信号分量，其能够导致系统性能的退化(例如通过折叠乘积或者通过对测量误差的直接贡献)。相应地，经调制输入信号的DC信号分量因此通常在解调之前被去除。
然而，DC信号分量的去除通常需要增加了复杂性、面积和功率消耗的附加的模拟或数字块，这导致电路具有高的复杂性和差的面积效率。例如，来自经调制输入信号的DC信号分量的抵消或提取可以使用模拟解决方案(例如以已知的正弦载波频率/相位的解调、相关频带的带通滤波)或数字解决方案(例如在A/D转换之后相关音调或频带的滤波)被执行，这二者利用了复杂的电路。
发明人已经认识到，调制电路的输出将取决于是否有DC偏移分量存在于输入到调制电路的信号中。例如，如图1所示，具有DC偏移102的输入信号SIN100的解调产生了具有经调制信号分量(例如具有正和负极性的信号分量)的输出信号106。相反，被校正以去除DC偏移SIN-SCOR的输入信号104的解调在调制电路的输出处产生了具有未经调制的(例如平坦的)信号的输出信号SOUT’106。因此，从提供给调制电路的输入信号中去除DC偏移产生了不具有经调制分量的输出信号。
基于这一认识，在此提供用于以功率和面积高效的方式从经调制波形中去除直流(DC)偏移分量的方法和装置。更特别地，正如在此提供的那样，一种电路被配置成向经调制输入信号施加时域处理序列，以基于从调制电路输出的信号的经调制分量(例如存在于输入信号中的经调制DC偏移)来估计具有DC偏移的输入信号的DC偏移。经估计的DC偏移作为校正信号从反馈回路被输出到加法器，该加法器被配置成从输入信号中减去校正信号，从而从输入信号中去除DC偏移。因此，该电路通过测量从调制电路输出的信号的经调制分量(例如经调制DC偏移)来估计输入信号的DC偏移分量，并且迭代地校正输入信号，直到来自调制电路的输出信号的经调制分量被去除。
在一个特定实施例中，该时域处理序列是基于由调制电路生成的输出信号的积分(例如积分、近似积分)和微分。在这样的实施例中，时域DC偏移校正电路被配置成对输出信号进行积分以生成具有三角形输出信号的积分信号。该电路然后通过三角形积分信号的微分来测量积分信号的斜率，并且基于所测得的斜率来生成适当的DC偏移校正信号。该DC偏移校正信号可从实际的输入信号中被减去以抵消不希望有的DC偏移分量。
图2示出DC偏移校正电路200的第一实施例的框图，该DC偏移校正电路200被配置成测量输入信号SIN的DC偏移以及去除输入信号SIN的DC偏移。电路200包括调制电路202，该调制电路202被配置成接收具有经调制分量和DC偏移分量的输入信号SIN(例如直接地或经由加法器)。调制电路202解调输入信号SIN以生成输出信号SOUT。由于在输入信号SIN中存在DC偏移，所以调制电路202调制DC偏移信号以在输出信号SOUT内生成经调制信号分量。因此，输出信号SOUT包括经解调分量(来自输入信号的经调制分量)和经调制分量(来自输入信号的DC偏移分量)。
输出信号SOUT被提供到包括时域DC偏移校正电路204的反馈回路206。时域DC偏移校正电路204包括一个或多个电路部件，其被配置成使用输出信号的时域处理序列基于输出信号SOUT的经调制分量来估计输入信号SIN的DC偏移分量。
反馈回路206被配置成提供包括经估计的DC偏移分量的DC偏移校正信号SCOR以去除输入信号的DC偏移。在一个实施例中，DC偏移校正信号SCOR(例如具有恒定DC值的DC偏移校正信号)从输入信号SIN中被减去以去除输入信号的DC偏移分量。在一个可替换实施例中，DC偏移校正信号SCOR(例如具有经调制值的DC偏移校正信号)从输出信号SOUT中被减去以去除输入信号的DC偏移分量。
一般而言，如在此提供的DC偏移分量的估计是迭代过程。因此，输入信号的实际的DC偏移分量可以在多个反馈周期上被估计，其中在每个反馈周期中经估计的DC偏移分量迭代地接近输入信号的实际的DC偏移分量。该电路的迭代操作允许该电路实时地校正对输入信号的DC偏移的改变。例如，如果输入信号的DC偏移改变，则经调制的DC偏移分量(例如方波)将短时间出现在调制电路的输出中，直到反馈回路作出反应并且再次抑制它。此外，该DC偏移校正电路的迭代特性允许在该电路被允许在延长的时间段上校正该DC偏移时实现高分辨率。
将会认识到，在此提供的DC偏移校正电路可以提供对宽范围的实际DC偏移值的校正。例如，在一个实施例中存在于输入信号中的实际DC偏移可包括大的DC偏移值，而在一个可替换实施例中存在于输入信号中的实际DC偏移可包括小的DC偏移值。因此，如在此提供的术语“DC偏移”不表示特定大小的DC偏移值，而是适用于可能存在于输入信号中的任何DC偏移值。
图3a示出DC偏移校正电路300的一个更详细的实施例，其中加法器302被配置成通过从位于调制电路304的上游的输入信号中减去DC偏移校正信号(例如具有恒定DC值)来去除输入信号SIN的DC偏移。如图3a所示，反馈回路包括被配置成施加时域处理序列以估计输入信号的DC偏移的时域DC偏移校正电路306，该时域DC偏移校正电路306包括积分部件308、微分器310、比较器312、以及数模转换器(DAC)316。通过连接DAC 316的输出到加法器302来闭合该反馈回路，该加法器302被配置成从输入信号SIN中减去DC偏移的估计并且从而生成双极性的经调整的输入信号SADJ。
更特别地，如上所述，具有调制分量和DC偏移分量的输入信号SIN被提供到调制电路304，该调制电路304被配置成生成输出信号SOUT。具有经解调分量(来自输入信号的经调制分量)和经调制分量(来自输入信号的DC偏移分量)的输出信号SOUT被直接地提供至积分部件308。
积分部件308被配置成对输出信号SOUT进行积分或近似积分并且输出积分信号SINT。如果在输入信号SIN中存在DC偏移，则积分部件308生成包括三角形波形的积分信号。在各种实施例中，积分部件308可包括各种各样的积分电路。例如，在一个实施例中，积分部件308可包括积分器。在一个可替换实施例中，该积分部件可包括被配置成对输出信号SOUT的积分进行近似的一个或多个低通滤波器。
积分部件308的输出被提供至微分器310，该微分器310被配置成通过在时间上对信号进行微分来确定积分信号SINT的斜率。在一个实施例中，其中在输入信号SIN中存在DC偏移，微分器310对积分信号SINT的三角形波形进行微分以产生具有方波形的微分信号SDIF，所述方波形在正值和负值(例如，当积分信号具有正的“向上”斜率时的正值，以及当积分信号具有负的“向下”斜率时的负值)之间交替。
比较器312被配置成从微分器310接收微分信号SDIF并且根据其而生成比较器信号SCOM，该比较器信号SCOM指示在积分信号SINT中存在什么斜率并且因此在输入信号SIN中是否存在DC偏移分量。比较器信号SCOM可以被提供至处理逻辑314，该处理逻辑314根据比较器信号SCOM来确定是否需要校正以从输入信号SIN中去除DC偏移。
例如，在一个实施例中，如果积分信号SINT具有正斜率(例如如果输入信号的DC偏移具有正值，则积分信号将增加)，则比较器信号SCOM向处理逻辑314指示，将对输入信号SIN的DC偏移作出负校正(例如，经修改的比较器信号SCOM’一般而言与负的相比将在更大百分比的时间上为正的，如下所述)。在某一时间点，当输入信号SIN的DC偏移变为零时(即基本上等于0)，积分信号SINT将是基本上平坦的，并且处理逻辑314将不能根据比较器信号SCOM来确定所述斜率为正还是为负(例如，经修改的比较器信号SCOM’将在50％的时间为正，50％的时间为负，如下所述)。从这一时间点起，系统处于稳定的均衡状态，并且比较器312的输出将对应于零平均值随机信号。因此，它将不影响所施加的校正的平均值。
将会认识到，相对于混频器的相位的比较器信号SCOM的符号之间的一致性允许对输入信号SIN的合适的校正。例如，如果混频器的相位改变(例如来自混频器的输出信号的符号改变)，则比较器信号SCOM也必须切换极性以防止校正信号SCOR的符号改变和导致系统变得不稳定。在比较器信号SCOM的符号和混频器的相位之间的一致性可以以两种方式来实现：通过将该处理逻辑操作在混频器的单个相位中，或者通过使该处理逻辑来将比较器信号SCOM乘以混频器时钟。
在一个实施例中，其中该处理逻辑被操作在混频器的单个相位(phase)中，处理逻辑314在混频器的单个相位中(例如在混频器的正的相位中)考虑比较器信号SCOM，从而在处理期间混频器的相位是相同的。在一个可替换实施例中，其中该处理逻辑将比较器信号SCOM乘以时钟318的输出，处理逻辑314包括组合逻辑，其将比较器的输出SCOM(例如1或0)乘以混频器的相位(例如利用时钟318的输出)以生成经修改的比较器信号。在这样的实施例中，处理逻辑314可通过混频器的参考时钟而被时钟控制(即该处理逻辑将SCOM乘以混频器时钟)，从而它可将比较器信号SCOM与调制电路304的不同相位(例如与输出信号SOUT的相位)相乘。
处理逻辑314可向数模转换器(DAC)316提供指示经估计的DC偏移值的数字信号(例如数字码的序列)。在一个实施例中，DAC 316可包括电荷泵，该电荷泵被配置成基于从处理逻辑314输出的数字信号来生成电荷。DAC 316被配置成基于所接收到的数字码来生成校正信号SCOR，该校正信号SCOR包括经估计的DC偏移值的模拟表示。
模拟校正信号SCOR被提供到加法器302，该加法器302被配置在调制电路304的上游。该加法器从输入信号SIN中减去校正信号SCOR以去除输入信号SIN的DC偏移，以及生成被提供至调制电路304的双极性的经调整信号SADJ。
如果校正信号SCOR未能生成可接受的经调整信号SADJ(例如具有导致双极性信号的DC偏移的经调整信号)，则可在后续的反馈周期期间对其进一步地调整。例如，输入信号SIN的DC偏移可通过离散地调整校正信号SCOR而被减小，直到输入信号SIN的DC偏移基本上被去除。如果系统在输入处期望变化的DC偏移并且将持续地校正它，则该过程也可无限地继续。
可替换地，一旦DC偏移被去除/最小化，那么在DAC的输出(例如输出电压、输出电流)处提供的校正信号的值可被保持为恒定的值以抵消输入信号SIN的经估计的DC偏移，从而双极性的经调整信号可被提供到经激活的解调电路。由于经调制的经调整输入信号是双极性的，因此可通过系统的动态范围的优化来改进系统的性能。
图3b示出与图3a中所示的DC偏移校正电路300的操作相关联的示例性信号图。该信号图显示，电路300如何将输出信号的经调制分量(例如经调制的DC偏移)的方波形转变为具有经估计的DC偏移的DC偏移校正信号SCOR。此外，图3b示出在三个不同的反馈周期(例如348、350和352)上的校正信号SCOR的生成以说明，如果从调制电路输出的信号SOUT中没有矩形的经调制分量，那么积分信号SINT的三角波形如何消失。
曲线图324示出电路300的输入信号SIN。输入信号SIN包括经调制分量326、DC偏移328和平均值330。
曲线图332示出从加法器302输出的经调整信号SADJ。如果在操作的初始反馈周期中不存在校正信号SCOR，那么从加法器302输出的经调整信号SADJ与输入信号SIN相同。
曲线图334示出从调制电路304输出的信号SOUT。如果在经调整信号SADJ中存在DC偏移，那么调制电路304的输出将包括经调制信号分量(例如被配置成在第一值和与第一值不同的第二值之间变化的信号分量)。
曲线图336示出从积分部件308输出的积分信号SINT。特别地，当经解调的输出信号包括正极性时，积分信号SINT将包括正斜率，以及当经解调的输出信号包括负极性时，积分信号SINT将包括负斜率。
曲线图342示出从微分器310输出的微分信号SDIF。微分信号SDIF指示积分信号SINT的斜率。例如，微分器310可对积分信号SINT的三角形波形进行微分，从而产生包括方波形的微分信号SDIF，该方波形当积分信号SINT的斜率为正时(例如当经解调的输出信号在输入信号的平均值之上时)具有正极性，以及当积分信号SINT的斜率为负时(例如当经解调的输出信号在输入信号的平均值之下时)具有负极性。
曲线图344示出经修改的比较器信号SCOM’(例如由该处理逻辑处理过的比较器信号)，其包括比较器312的输出乘以混频器时钟318的输出(例如曲线图343)。曲线图344中所示的经修正的比较器信号SCOM’当在SINT中存在斜率时提供恒定的值(例如如反馈周期348和350中所示)，以及当在SINT中不存在斜率时提供变化的值(例如如反馈周期352中所示)。例如，在反馈周期348中，把从比较器312输出的信号乘以混频器时钟信号343将产生指示积分信号SINT的正斜率的经修改的比较器信号SCOM’，其具有正和负值的不均匀的分布(例如与为负的相比，为正的时间百分比更大)。在一个实施例中，比较器312的输出可通过比较该微分器的输出与预定值(例如“0”)来生成，并且因此与微分信号343成正比。当输入信号SIN的DC偏移变为零时(例如如反馈周期352中所示)，积分信号SINT将是基本上平坦的(例如将具有比较器无法检测到的、在混频器时钟周期内上升和下降的小变化)，这产生具有正和负值的基本上均匀的分布(例如其在50％的时间为正以及在50％的时间为负)的SCOM’。在这种情况下，处理逻辑314将不能根据这样的经修改的比较器信号来确定斜率为正还是为负并且相应地将保持该校正信号恒定，从而检测到，系统处于稳定的均衡状态。
曲线图346示出从DAC 316输出的DC偏移校正信号SCOR。DC偏移校正信号SCOR由DAC 316生成以具有间接地基于比较器312的输出的幅度。
图3b也示出电路300的潜在地迭代操作，其可使电路300在多个反馈周期(例如348、350和352)上对输入信号的DC偏移进行校正。如图3b所示，在第一反馈周期348期间，确定第一校正信号值。第一校正信号值从输入信号SIN中被减去以产生具有较小的DC偏移的经调整信号SADJ(曲线图332，反馈周期350)。在反馈周期350中经调整信号SADJ的所述较小的DC偏移导致积分信号SINT的较小的变化(例如斜率340小于斜率338，周期350中的时间变化小于周期348)。然而，由于在经调整信号SADJ中仍然存在DC偏移，所以经修改的比较器信号指示，对校正信号SCOR的进一步更新要被作出(例如SCOR被增加到第二值)。经更新的校正信号SCOR然后从输入信号SIN中被减去。在某一时间点(反馈周期352)，SINT上的变化变得足够小，使得正和负斜率变得基本上为零(以及在相同的混频器周期中发生任何正的或负的变化)以产生没有DC偏移的经调整信号SADJ(曲线图332，反馈周期352)。由于经更新的校正信号SCOR从输入信号SIN中去除DC偏移，所以在第三反馈周期352期间在输出信号SOUT中不存在经调制分量。这使积分信号SINT具有零斜率，从而使校正信号SCOR被保持恒定。
图4a示出DC偏移校正电路400的一个可替换实施例，其中加法器402被配置成通过从调制电路输出信号SOUT中减去DC偏移校正信号SCOR(例如具有经调制的值)来去除输入信号SIN的DC偏移。因此，如图4a所示，电路400被配置成通过从调制电路400输出的经解调的输出信号SOUT(例如具有经调制的DC偏移分量)中减去经调制的DC偏移校正信号SCOR来去除输入信号SIN的DC偏移。
例如，如图4a所示，DAC 416的输出被提供至附加的调制电路422。调制电路422被配置成接收DAC 416的输出(其包括恒定的DC偏移估计值)，并且调制它以生成包括经调制的DC偏移估计值的校正信号SCOR。调制电路422将由混频器时钟418进行时钟控制，使得DAC 416的输出利用与输入信号SIN相同的时钟频率来调制。相应地，从该附加的调制电路422输出的校正信号SCOR是经调制的信号，其可被提供至位于调制电路404的下游的加法器402，其中该加法器被配置成从输出信号SOUT中减去经调制的校正信号SCOR以抵消输出信号SOUT的经调制的分量(例如输入信号SIN的DC偏移分量)。
图4b示出与图4a中所示的DC偏移校正电路的操作相关联的示例性信号图。如图4b中所示，校正信号SCOR(曲线图448)包括经调制分量，其被选择以匹配从调制电路输出的经调制的DC偏移分量(曲线图434)。
图4b示出在多个反馈周期(例如450、452和454)上电路400如何校正输入信号SIN的DC偏移。如图4b中所示，在第一反馈周期450期间，第一校正信号SCOR(曲线图448)被确定为具有经调制的信号波形，其具有第一幅度。在第二反馈周期452中第一校正信号从输出信号SOUT中被减去以产生具有较小的DC偏移的经调整信号SADJ(曲线图434，反馈周期452)。在反馈周期452中的经调整信号SADJ的较小的DC偏移导致具有较小的斜率(例如斜率442小于斜率440)的积分信号SINT。然而，由于在经调整信号SADJ中仍然存在DC偏移，因此校正信号SCOR被进一步地更新为具有经调制信号波形，其具有第二幅度。在第三反馈周期454中，经更新的校正信号SCOR然后从输出信号SIN中被减去以产生没有DC偏移的经调整信号SADJ(曲线图434，反馈周期454)。由于经更新的校正信号SCOR从输出信号SOUT中去除DC偏移，因此在第三反馈周期454期间在经调整信号SADJ中不存在经调制分量。这使积分信号SINT具有零斜率，从而使校正信号SCOR被保持恒定。
因此，如图3和4中所示，校正信号可以从在调制电路的上游(例如图3)(例如为具有恒定DC值的DC偏移校正信号)或者在调制电路的下游(例如图4)(例如为具有经调制值的DC偏移校正信号)的经调制的输入信号中被减去。
将会认识到，从混频器时钟(例如318、418)输出的信号可以包括在其上更新输出信号SOUT的时钟信号。在一个实施例中，混频器时钟(例如318、418)可以包括系统时钟。在一个可替换实施例中，混频器时钟(例如318、418)可以具有低于系统时钟CLK的刷新速率。在这样的实施例中，其中混频器时钟的更新时钟速率低于系统时钟速率，该处理逻辑(例如314、414)可以包括被配置成向DAC提供经正确地抽取的数据的数字滤波器。
在一个实施例中，在此提供的时域DC偏移校正电路可以被实施在环境光和接近度传感器芯片中。图5示出能配置成跟踪并校正DC偏移的环境光和接近度传感器电路500的框图。在这样的系统中，接近度测量可通过测量由红外LED(未示出)发射的红外光脉冲504的序列的反射而生成的红外光电二极管502的光电流来实现。
将会认识到，除了接收红外光脉冲504之外，光电二极管502还将接收环境背景光。虽然红外光脉冲504可由光电二极管502转换成经调制信号，但是该环境光分量将由光电二极管502转换成不希望有的DC偏移，从而导致从光电二极管502输出的信号具有经调制分量(例如来自红外光脉冲)和不希望有的DC偏移分量(例如来自环境背景光)。
如图5中所示，光电二极管502被有差别地(differentially)连接至解调器506，该解调器506被配置成生成具有经调制分量(例如从环境光的DC偏移的调制中生成)的经解调电流。解调器506的输出被耦合到包括低通滤波器的电压-电流转换器508。电压-电流转换器508执行经解调输出信号的近似积分，从而产生积分电压信号。
包括微分器514的反馈回路512被配置成对从电压-电流转换器508输出的积分信号进行微分。该微分器提供微分信号到比较器516，该比较器516提供比较器信号到处理逻辑518。该处理逻辑向DAC 520输出数字码的序列，其被配置成生成DC偏移校正信号，该DC偏移校正信号抵消被包含在从光电二极管502输出的信号内的不希望有的DC电流(例如由检测到的环境光所生成的)。在一个实施例中，DAC 520可包括电荷泵，该电荷泵被配置成基于从处理逻辑518输出的数字信号的使用而生成电流，以创建正或负电荷脉冲，其被存储在电容器上并且从其到电压-电流转换器(例如跨导Gm单元(cell))。
在一个实施例中，为了避免外部干扰发射机(disturber)510的干扰，输入信号可以利用驱动LED的相同的信号来解调，并且然后由∑-Δ模数转换器522进行转换。为了确保光电二极管的正确偏置并优化ADC 522的性能，输入信号的DC偏移应该被去除。在解调器506的输入处任何剩余的DC偏移将导致不希望有的信号分量，其表现为在输出处期望的信号之上的低通滤波的方波。所述不希望有的分量如上所述地被测量和抑制。
本领域普通技术人员将会认识到，在此提供的时域DC偏移校正电路可被应用于宽范围的应用。例如，在一个实施例中，所提出的时域DC偏移校正电路可被用来抑制当使用斩波器偏移抵消时由经调制放大器输入偏移所生成的不希望有的谐音。图6示出用于抑制通过使用斩波器放大器而生成的谐波的示例性电路600。
如图6中所示，斩波器放大器602被配置成将来自基带的微分输入信号的偏移调制到较高的频率。例如，斩波器放大器602可被配置成在斩波频率下将输入信号乘以方波信号以有效地可替换地添加偏移值(例如10mV)和反向的偏移值(例如-10mV)到输入信号。这样的斩波由于交换而在斩波频率下生成经调制的斩波信号。
典型地，滤波器604(例如低通滤波器)可被用来在经调制斩波信号的解调之前去除高频的偏移分量，通过第二斩波器放大器606返回到基带。然而，如果斩波信号的经调制分量没有被滤波器604完全地滤波时(例如，如果斩波频率高得不足以被合适地滤波)，该分量可以使不希望有的方波信号分量在第二斩波放大器606的输出处的希望的分量之上。
如图6中所示，斩波信号可被提供至时域DC偏移校正电路618，该时域DC偏移校正电路618包括积分器608、微分器610、以及耦合到处理逻辑614和DAC 616(例如电荷泵)的比较器612。DC偏移校正电路的操作能够如上所述地工作，以去除测量以及去除斩波信号的不希望有的方波分量。
图7示出用于从包括经调制分量和DC偏移分量的输入信号中去除不希望有的DC偏移的方法700的流程图。
虽然方法700在下面被示出和描述为一系列动作或事件，但是将会认识到，这样的动作或事件的所示的顺序不应在限制性的意义上进行解释。例如，一些动作可以以不同的顺序发生，和/或与除了在此所示出的和/或所描述的那些之外的其他的动作或事件并行地发生。另外，并非全部所示出的动作都可被需要以实施在此的公开内容的一个或多个方面或实施例。而且，在此所描绘的动作中的一个或多个可以在一个或多个独立的动作和/或阶段中被执行。
此外，要求保护的主题可被实施为方法、装置、或使用标准编程和/或工程技术以产生软件、固件、硬件或其任何组合以控制计算机来实施所公开的主题的制造品(例如图1、3a、4a等等中所示的电路是可被用来实施方法700的电路的非限制性实例)。如在此所用的术语“制造品”意图包括从任何计算机可读设备、载体、或介质可访问的计算机程序。当然，本领域技术人员将认识到，对该配置可以作出许多修改而不脱离要求保护的主题的范围或精神。
在702，接收具有DC偏移分量的输入信号。该输入信号可能包括经调制分量和DC偏移分量。
在704，使用时域处理序列确定不希望有的DC信号。在下面更详细描述的一个实施例中，基于时域处理序列来确定不希望有的DC偏移信号，该时域处理序列使用积分、微分、以及比较的序列以迭代地生成DC校正信号，该DC校正信号从具有DC偏移分量的输入信号中被减去。
在706，解调经调制的输入信号。具有DC偏移分量的输入信号的解调导致具有经解调分量(来自输入信号的经调制分量)和经调制分量(来自输入信号的DC偏移分量)的这样的经解调的输出信号的DC偏移分量的调制。
在708，对经解调的输出信号进行积分。在一个实施例中，如果在输入信号中存在DC偏移，则积分包括输出信号的经调制分量的面积的积分以产生在时间上变化的三角形波形。特别地，当经解调的输出信号包括正极性时，这样的积分信号将包括正斜率，以及当经解调的输出信号包括负极性时，这样的积分信号将包括负斜率。
在710，对积分信号进行微分。在一个实施例中，其中在输入信号SIN中存在DC偏移。微分包括对积分信号的三角形波形进行微分以产生具有交替的正或负值(例如，当积分信号具有正的“向上”斜率时为正值，以及当积分信号具有负的“向下”斜率时为负值)的方波形。
在712，将微分信号与阈值进行比较。微分信号与阈值的比较产生指示积分信号的斜率是否基本上为零的信号。例如，如果积分信号的斜率基本上为零(指示在输入信号处的零DC偏移)，则微分信号将是基本上平坦的信号，并且该比较将提供单值信号。然而，如果积分信号的斜率不为零(指示在输入信号处的DC偏移)，则微分信号将不是平坦的信号，并且该比较将提供双值信号。
在714，处理比较的结果以确定与经估计的DC偏移值相关联的数字信号。在一个实施例中，处理可包括在解调的单个相位中处理比较的结果。在一个可替换实施例中，处理可包括将比较的结果乘以解调的相位(例如用于解调的时钟信号)以生成经修改的比较器信号。在这样的实施例中，如果积分信号的斜率基本上为零(指示在输入信号处的零DC偏移)，则微分信号将是基本上平坦的信号(例如在单个时钟周期内上升和下降一个无法由比较器检测到的小的量的信号)。该基本上平坦的信号与阈值的比较将产生单值，该单值可乘以时钟信号以生成经修改的比较器信号，其在50％的时间为正以及在50％的时间为负。然而，如果积分信号的斜率不为零(指示在输入信号处的DC偏移)，则微分信号将不是平坦的信号。该不平坦的信号与阈值的比较将产生一个信号，该信号在乘以时钟信号时生成经修改的比较器信号，与为负/正相比，该经修改的比较器信号在更大部分的时间上为正/负。
在716，生成DC偏移校正信号。该DC偏移校正信号可基于由经修改的比较器信号生成的数字信号而被生成。
在718，去除输入信号的DC偏移。在一个实施例中，DC偏移校正信号(例如具有恒定DC值的DC偏移校正信号)从输入信号中被减去以去除输入信号的DC偏移分量。在一个可替换实施例中，DC偏移校正信号(例如具有经调制值的DC偏移校正信号)可被调制并且然后从经解调的输出信号中被减去以去除输入信号的DC偏移分量。
判定框716询问输入信号的DC偏移是否已被去除。如果DC偏移已被去除，则该过程结束并且经调整的输入信号基本上不包括DC偏移信号。如果DC偏移还没有被去除，则该过程可以通过再次利用时域处理序列来确定不希望有的DC偏移信号而被重复。
虽然已相对于一个或多个实施示出并描述了本公开内容，但是本领域技术人员基于阅读和理解本说明书和附图将会想到等同的变更和修改。本公开内容包括所有这样的修改和变更，并且仅由后面的权利要求书的范围来限定。特别关于通过上述的部件(例如元件和/或资源)执行的各种功能，用来描述这样的部件的术语意图对应于(除非另有指示)执行所述的部件的规定的功能的任何部件(例如其在功能上是等同的)，即使未在结构上等同于在本公开内容的在此所示的示例性实施中执行功能的所公开的结构。另外，虽然本公开内容的特定特征可能相对于几个实施中的仅仅一个已被公开，但是这样的特征可与其他实施的一个或多个其他特征相组合，这对于任何给定的或特定的应用而言可能是期望的和有利的。另外，本申请以及所附权利要求书中所用的冠词“一个”和“一”应当被解释为是指“一个或多个”。
此外，就在详细描述或权利要求书中使用术语“包含”、“具有”、“有”、“带有”或其变型而言，这样的术语意图以与术语“包括”类似的方式而为包含性的。

Claims (20)

1.一种电路，包括：
调制电路，其被配置成处理具有经调制分量和DC偏移分量的输入信号，以及调制所述输入信号的所述DC偏移分量以生成具有经调制分量的输出信号；
时域DC偏移校正电路，其被耦合到所述调制电路，以及被配置成基于所述输出信号的所述经调制分量的测量，向所述输出信号施加时域处理序列以生成DC偏移校正信号，其中所述DC偏移校正信号包括所述输入信号的所述DC偏移分量的估计；以及
加法器，其被耦合到所述时域DC偏移校正电路，以及被配置成接收所述DC偏移校正信号以及去除所述输入信号的所述DC偏移分量的所述估计。
2.根据权利要求1所述的电路，其中，所述时域DC偏移校正电路包括：
积分部件，其被配置成接收所述输出信号并对所述输出信号进行积分以生成积分信号，其中如果在所述输入信号中存在所述DC偏移分量，则所述积分信号包括非零的斜率；
微分器，其被配置成接收所述积分信号并对所述积分信号进行微分以生成微分信号，其中所述微分信号指示所积分信号的斜率；以及
比较器，其被配置成接收所述微分信号并根据所述微分信号来生成比较器信号，其中所述比较器信号指示所述微分信号的极性。
3.根据权利要求2所述的电路，其中，所述积分信号包括由于所述输入信号的所述DC偏移分量的去除而具有基本上为零的斜率的波形。
4.根据权利要求2所述的电路，还包括：
处理逻辑，其被配置成接收所述比较器信号，以及基于所述比较器信号而生成数字信号的序列；以及
数模转换器(DAC)，其被配置成接收数字信号的所述序列，以及根据数字信号的所述序列来生成所述DC偏移校正信号。
5.根据权利要求4所述的电路，其中，所述DAC包括电荷泵。
6.根据权利要求4所述的电路，其中，所述处理逻辑包括组合逻辑，其被配置成将所述比较器信号与输出信号的相位相乘以生成用于处理的经修改的比较器信号，其中如果所述经修改的比较器信号具有正和负值的基本上均匀的分布则不存在DC偏移，以及其中如果所述经修改的比较器信号具有正和负值的不均匀的分布则存在DC偏移。
7.根据权利要求4所述的电路，其中，所述处理逻辑被操作在所述调制电路的单个相位。
8.根据权利要求1所述的电路，还包括：
附加的调制电路，其被耦合到所述DAC的输出，以及被配置成调制DC偏移校正信号以生成经调制的DC偏移校正信号；
其中所述经调制的DC偏移校正信号被提供到所述加法器，其中所述加法器被配置成在所述调制电路的下游。
9.根据权利要求1所述的电路，其中，所述电路被配置成通过离散地调整所述DC偏移校正信号来迭代地校正所述输入信号的所述DC偏移。
10.根据权利要求1所述的电路，其中，所述DC偏移校正信号包括被提供至所述加法器的恒定值的DC信号，其中所述加法器被配置在所述调制电路的上游。
11.根据权利要求1所述的电路，其中，所述电路包括环境光和接近度传感器电路，以及其中所述输入信号包括红外光电二极管的光电流，以及其中所述DC偏移分量通过由所述光电二极管接收的环境光而生成。
12.根据权利要求1所述的电路，还包括：
第一斩波器放大器，其被配置成在斩波频率下生成具有不希望有的方波分量的经调制的斩波信号；
其中所述经调制的斩波信号被提供至所述时域DC偏移校正电路，以及其中所述时域DC偏移校正电路被配置成测量和去除所述斩波信号的不希望有的方波分量。
13.一种用于从经调制信号中去除DC偏移分量的方法，包括：
解调具有经调制分量和DC偏移分量的输入信号以生成经解调的输出信号；
对所述经解调的输出信号进行积分以生成指示所述输出信号的面积的积分信号；
对所述积分信号进行微分以生成指示所述积分信号的斜率的微分信号；
将所述微分信号与预定阈值进行比较以生成指示所述微分信号的极性的比较器信号；
基于所述比较器信号，生成包括所述输入信号的所述DC偏移的估计的DC偏移校正信号；以及
在解调之前或之后通过从所述输入信号中减去所述DC偏移校正信号来去除所述DC偏移分量。
14.根据权利要求13所述的方法，还包括：解调所述校正信号以生成经调制的DC偏移校正信号，所述经调制的DC偏移校正信号从所述经解调的输出信号中被减去。
15.根据权利要求13所述的方法，还包括：通过将所述比较器信号与输出信号的相位相乘以生成用于处理的经修改的比较器信号来处理所述比较器信号，其中如果所述经修改的比较器信号具有正和负值的基本上均匀的分布则不存在DC偏移，以及其中如果所述经修改的比较器信号具有正和负值的不均匀的分布则存在DC偏移。
16.根据权利要求13所述的方法，其中，当在所述输入信号中存在DC偏移分量时，所述积分信号包括三角形波形，以及其中当在所述输入信号中不存在所述DC偏移分量时，所述积分信号包括基本上为零的斜率。
17.一种DC偏移校正电路，包括：
调制电路，其被配置成接收具有经调制分量和DC偏移分量的输入信号，以及调制所述输入信号的所述DC偏移分量以生成具有经调制分量的输出信号；
积分部件，其被配置成接收所述输出信号并对所述输出信号进行积分以生成积分信号，其中如果在所述输入信号中存在所述DC偏移分量，则所述积分信号包括非零的斜率；
微分器，其被配置成接收所述积分信号并对所述积分信号进行微分以生成微分信号，其中所述微分信号指示所述积分信号的斜率；
比较器，其被配置成接收所述微分信号并根据所述微分信号来生成比较器信号，其中所述比较器信号指示所述微分信号的极性；
处理逻辑，其被配置成接收所述比较器信号以及基于所述比较器信号来生成数字信号的序列，其中所述处理逻辑包括组合逻辑，其被配置成将所述比较器信号与输出信号的相位相乘以生成用于处理的经修改的比较器信号，其中如果所述经修改的比较器信号具有正和负值的基本上均匀的分布则不存在DC偏移，以及其中如果所述经修改的比较器信号具有正和负值的不均匀的分布则存在DC偏移；
包括电荷泵的数模转换器(DAC)，其被配置成接收数字信号的所述序列以及根据数字信号的所述序列来生成所述DC偏移校正信号；以及
加法器，其被配置成接收所述DC偏移校正信号以及去除所述输入信号的所述DC偏移的估计。
18.根据权利要求17所述的DC偏移校正电路，其中，所述DC偏移校正信号包括被提供至所述加法器的恒定值的DC信号，其中所述加法器被配置在所述调制电路的上游。
19.根据权利要求17所述的DC偏移校正电路，还包括：
附加的调制电路，其被耦合到所述DAC的输出，以及被配置成调制DC偏移校正信号以生成经调制的DC偏移校正信号；
其中所述经调制的DC偏移校正信号被提供到所述加法器，其中所述加法器被配置在所述调制电路的上游。
20.根据权利要求17所述的DC偏移校正电路，其中，所述电路包括环境光和接近度传感器电路，以及其中所述输入信号包括红外光电二极管的光电流，以及其中所述DC偏移分量通过由所述光电二极管接收的环境光而生成。
CN201110463069.4A 2010-11-30 2011-11-30 方波信号分量抵消 Active CN102611416B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/956,358 US8358164B2 (en) 2010-11-30 2010-11-30 Square wave signal component cancellation
US12/956358 2010-11-30

Publications (2)

Publication Number Publication Date
CN102611416A true CN102611416A (zh) 2012-07-25
CN102611416B CN102611416B (zh) 2015-01-28

Family

ID=46049918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110463069.4A Active CN102611416B (zh) 2010-11-30 2011-11-30 方波信号分量抵消

Country Status (3)

Country Link
US (1) US8358164B2 (zh)
CN (1) CN102611416B (zh)
DE (1) DE102011055787B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112352389A (zh) * 2018-07-06 2021-02-09 昕诺飞控股有限公司 光学数据传输系统及方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2944984B1 (de) * 2014-05-12 2022-06-08 BALLUFF GmbH Verfahren zum bearbeiten eines start-signalzugs und mess- oder prüfvorrichtung
US9614481B2 (en) * 2015-03-31 2017-04-04 Analog Devices, Inc. Apparatus and methods for chopping ripple reduction in amplifiers
US10401391B1 (en) 2018-02-26 2019-09-03 Samsung Display Co., Ltd. Low overhead on chip scope
US10944415B2 (en) * 2018-06-27 2021-03-09 Massachusetts Institute Of Technology Spectrally efficient digital logic (SEDL) analog to digital converter (ADC)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070293180A1 (en) * 2006-06-14 2007-12-20 Freescale Semiconductor, Inc. DC offset correction for direct conversion receivers
CN101142751A (zh) * 2005-03-18 2008-03-12 摩托罗拉公司 接收和解调频率调制rf信号的接收机以及其中的操作方法
US20090261918A1 (en) * 2005-08-19 2009-10-22 Nec Corporation Dc offset cancellation circuit for modulator using 1-bit signal conversion
US20100093298A1 (en) * 2008-10-09 2010-04-15 Freescale Semiconductor, Inc. Adaptive iip2 calibration

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5566213A (en) * 1995-03-09 1996-10-15 Motorola, Inc. Selective call receiving device with improved symbol decoding and automatic frequency control
US6801581B1 (en) * 2000-09-13 2004-10-05 Intel Corporation DC offset cancellation
US7167530B2 (en) * 2002-01-11 2007-01-23 Rf Micro Devices, Inc. Estimation and correction of DC offset in the presence of frequency offset
US7221918B1 (en) * 2003-08-11 2007-05-22 National Semiconductor Corporation Digital DC-offset correction circuit for an RF receiver
US7403760B1 (en) * 2003-12-31 2008-07-22 Conexant Systems, Inc. DC offset correction for direct-conversion receiver
US7348838B2 (en) * 2004-04-27 2008-03-25 Broadcom Corporation Method and system for DC offset cancellation from a modulated signal
DE602005025406D1 (de) * 2005-01-04 2011-01-27 Fujitsu Ltd Gleichstrom-offsetkompensationsverfahren und -einrichtung
US20060227910A1 (en) * 2005-03-11 2006-10-12 Nangavalli Ramasubramanian Receiver DC offset correction
US7583765B2 (en) * 2005-04-26 2009-09-01 Skyworks Solutions, Inc. DC offset detection and cancellation in a receiver
US8213555B2 (en) * 2008-03-05 2012-07-03 Texas Instruments Incorporated Methods and apparatus to improve distortion performance and direct current (DC) offset cancellation in receivers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101142751A (zh) * 2005-03-18 2008-03-12 摩托罗拉公司 接收和解调频率调制rf信号的接收机以及其中的操作方法
US20090261918A1 (en) * 2005-08-19 2009-10-22 Nec Corporation Dc offset cancellation circuit for modulator using 1-bit signal conversion
US20070293180A1 (en) * 2006-06-14 2007-12-20 Freescale Semiconductor, Inc. DC offset correction for direct conversion receivers
US20100093298A1 (en) * 2008-10-09 2010-04-15 Freescale Semiconductor, Inc. Adaptive iip2 calibration

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112352389A (zh) * 2018-07-06 2021-02-09 昕诺飞控股有限公司 光学数据传输系统及方法
CN112352389B (zh) * 2018-07-06 2024-03-22 昕诺飞控股有限公司 光学数据传输系统及方法

Also Published As

Publication number Publication date
US20120133412A1 (en) 2012-05-31
DE102011055787B4 (de) 2016-06-09
US8358164B2 (en) 2013-01-22
DE102011055787A1 (de) 2012-05-31
CN102611416B (zh) 2015-01-28

Similar Documents

Publication Publication Date Title
US7877025B2 (en) Phase monitor apparatus, phase control apparatus and methods thereof for optical DQPSK receiver
CN102611416A (zh) 方波信号分量抵消
JP6450472B2 (ja) 電気光学型光変調器のデジタル自動バイアス電圧制御方法及びその装置
US9787510B2 (en) Transpositional modulation systems and methods
CN102820932B (zh) 相干光通信中频偏自适应精确补偿的系统及方法
CN105229984B (zh) 易位调制系统、方法和设备
JP2007104106A (ja) 送受信装置
CN102594261B (zh) 用于抵消经调制信号的平均值的能够配置的系统
US20070253510A1 (en) Method and Device for the Compensation of Signal Errors in Iq-Modulators
CN103873160B (zh) 一种改善数字相位调制的相位跳变的方法及装置
US9490901B2 (en) Bias monitoring method and apparatus and transmitter
US20170026132A1 (en) Method for Controlling Modulation Depth of Pilot Signal, Transmitter, and Pilot Locking Apparatus
US10209327B2 (en) Magnetic resonance imaging apparatus, radio frequency amplification system and method
US20170085404A1 (en) Transpositional Modulation Systems, Methods and Devices
CN106506420A (zh) 使用频率混叠fsk解调的无线充电器
CN112291173A (zh) 一种iq不平衡系数获取方法及装置、可读存储介质
CN101479946A (zh) 发送电路及通信设备
WO2015094454A1 (en) Circuits and methods for transmitting signals
CN102361446B (zh) 一种三角波振荡电路
CN105264773A (zh) 易位调制系统和方法
TW201717571A (zh) 載波同步裝置以及方法
CN111025689A (zh) 一种dp-bpsk电光调制器偏置电压控制方法及控制器
CN113067644B (zh) 一种调制器的偏置电压控制装置及其系统
CN101218767A (zh) 光学dqpsk接收器的相位监测装置、相位控制装置及其方法
EP2849361B1 (en) Method and apparatus for determining the conjugate relationship of a QPSK signal and method and apparatus for dispersion compensation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant