CN102610191B - 一种像素驱动电路 - Google Patents
一种像素驱动电路 Download PDFInfo
- Publication number
- CN102610191B CN102610191B CN201210096666.2A CN201210096666A CN102610191B CN 102610191 B CN102610191 B CN 102610191B CN 201210096666 A CN201210096666 A CN 201210096666A CN 102610191 B CN102610191 B CN 102610191B
- Authority
- CN
- China
- Prior art keywords
- transistor
- signal
- sweep signal
- keeps
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明公开了一种像素驱动电路,具体通过六个晶体管连接的设置,以及相应的驱动时序的控制,使第二晶体管的阈值电压与第一晶体管的阈值电压相抵消,从而使得发光阶段流过发光器件的驱动电流不受第一晶体管的阈值电压的影响,因而各像素电路中发光器件的亮度是一致的,可以确保整个显示屏亮度的均匀性;随着工作时间的延长,发光器件的老化会引起自身开启电压的升高,在本发明驱动电路中的发光阶段,第一晶体管的栅极相对于源极的电压始终保持一样的电平,因此第一晶体管输出的驱动电流不会随发光器件的老化而变化;同时,在第一阶段和第二阶段,发光器件处于反向偏置,还能有效降低发光器件的老化。
Description
技术领域
本发明属于显示技术领域,具体涉及一种像素驱动电路的设计。
背景技术
有源矩阵驱动的有机发光二极管(Active Matrix/Organic Light Emitting Diode,AMOLED)由于具有发光亮度高、驱动电压低、响应速度快、无视角限制、能效高、超轻超薄等优点,具有巨大的应用前景。
现有的AMOLED像素电路的结构如图1所示,包括开关管T3,电容Cs,驱动管T1和有机发光二极管OLED。开关管T3的控制极连接外部扫描信号Vscan,数据信号S从开关管T3输入,在开关管T3关断后,数据信号存储在电容Cs中。在给定的发光期间,驱动管T1根据电容Cs中所存储的数据信号产生相应的输出电流,该输出电流作为驱动电流Id驱动有机发光二极管OLED发出亮度与数据信号相应的光。通过改变开关管T3输入的数据信号S,即可调整驱动管T1的栅极电压,从而控制驱动电流Id的大小,相应控制发出的光的亮度,流入有机发光二极管OLED中的驱动电流Id由如下等式得到:
其中,μeff表示构成驱动管T1沟道的半导体薄膜的场效应迁移率,Cox表示驱动管T1的栅绝缘层的电容,W表示驱动管T1的沟道宽度,L表示驱动管T1的沟道长度,k表示增益因子,Vgs表示驱动管T1的栅极相对于源极的电压,Vth表示驱动管T1的阈值电压,根据上式可知,阈值电压的值影响流入有机发光二极管OLED的驱动电流的值。
采用低温多晶硅TFT电路时,对于图1所示的像素电路,由于在激光晶化过程中的不均匀,面板上不同像素驱动管的阈值电压会有所不同,不同的阈值电压导致OLED的驱动电流Id有所差异,进而导致OLED的亮度不一致,使整个AMOLED显示屏亮度不均匀。
另外,随着工作时间的延长,OLED的老化也会引起自身开启电压的升高,从而导致显示屏亮度下降。
发明内容
本发明的目的是为了解决现有的AMOLED像素电路造成的显示屏亮度不均匀的问题,提出了一种像素驱动电路。
本发明的技术方案是:一种像素驱动电路,包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管,第一电容和发光器件,其中,
第三晶体管的第一电流导通极与外部电源相连,第二电流导通极与第一晶体管的第一电流导通极相连;第六晶体管的第一电流导通极与第一晶体管的第二电流导通极、发光器件的阳极、第一电容的第一端相连;发光器件的阴极耦接至地电位;
第四晶体管的第一电流导通极与外部电源相连,第四晶体管的第二电流导通极、第二晶体管的第一电流导通极和第五晶体管的第一电流导通极相连;第五晶体管的第二电流导通极、第二晶体管的控制极、第一晶体管的控制极、第一电容的第二端相连;第二晶体管的第二电流导通极与外部的脉冲信号相连;
第三晶体管的控制极、第五晶体管的控制极和第六晶体管的控制极与外部的第一扫描信号相连;
第四晶体管的控制极与外部的第二扫描信号相连;
第六晶体管的第二电流导通极与数据信号相连。
作为一种优选方案,所述第三晶体管为P沟道多晶硅薄膜晶体管,所述第一晶体管、第二晶体管、第四晶体管、第五晶体管和第六晶体管为N沟道多晶硅薄膜晶体管,
所述第一扫描信号、第二扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行,具体的控制时序如下:
在第一阶段,第一扫描信号和第二扫描信号由低电平变为并保持第一高电平,脉冲信号由第二高电平变为并保持地电位,数据信号由地电位变为并保持数据电位;在第二阶段,第一扫描信号保持第一高电平,脉冲信号保持地电位,数据信号保持数据电位,第二扫描信号变为并保持低电平;在第三阶段,第一扫描信号变为并保持低电平,第二扫描信号保持低电平,脉冲信号变为并保持第二高电平,数据信号变为并保持地电位;所述数据电位小于地电位。
作为另一种优选方案,所述第一晶体管、第二晶体管、第三晶体管为N沟道多晶硅薄膜晶体管,所述第四晶体管、第五晶体管和第六晶体管为P沟道多晶硅薄膜晶体管,
所述第一扫描信号、第二扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行,具体的控制时序如下:
在第一阶段,第一扫描信号和第二扫描信号由第一高电平变为并保持低电平,脉冲信号由第二高电平变为并保持地电位,数据信号由地电位变为并保持数据电位;在第二阶段,第一扫描信号保持低电平,脉冲信号保持地电位,数据信号保持数据电位,第二扫描信号变为并保持第一高电平;在第三阶段,第一扫描信号变为并保持第一高电平,第二扫描信号保持第一高电平,脉冲信号变为并保持第二高电平,数据信号变为并保持地电位;所述数据电位小于地电位。
为了解决上述问题,本发明还提出了一种像素驱动电路,包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管,第一电容和发光器件,其中,
第三晶体管的第一电流导通极与外部电源相连,第二电流导通极与第一晶体管的第一电流导通极相连;第六晶体管的第一电流导通极与第一晶体管的第二电流导通极、发光器件的阳极、第一电容的第一端相连;发光器件的阴极耦接至地电位;
第四晶体管的第一电流导通极与外部电源相连,第四晶体管的第二电流导通极、第二晶体管的第一电流导通极和第五晶体管的第一电流导通极相连,第五晶体管的第二电流导通极、第二晶体管的控制极、第一晶体管的控制极、第一电容的第二端相连;第二晶体管的第二电流导通极与外部的脉冲信号相连;
第五晶体管的控制极和第六晶体管的控制极与外部的第一扫描信号相连;
第四晶体管的控制极与外部的第二扫描信号相连;
第三晶体管的控制极与外部的第三扫描信号相连;
第六晶体管的第二电流导通极与数据信号相连。
作为一种优选方案,所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管为N沟道多晶硅薄膜晶体管,
所述第一扫描信号、第二扫描信号、第三扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行,具体的控制时序如下:
在第一阶段,第一扫描信号和第二扫描信号由低电平变为并保持第一高电平,第三扫描信号由第一高电平变为并保持低电平,脉冲信号由第二高电平变为并保持为地电位,数据信号由地电位变为并保持数据电位;在第二阶段,第一扫描信号保持第一高电平,脉冲信号保持地电位,数据信号保持数据电位,第二扫描信号变为并保持低电平,第三扫描信号保持低电平;在第三阶段,第一扫描信号变为并保持低电平,第二扫描信号保持低电平,第三扫描信号由低电平变为并保持第一高电平,脉冲信号变为并保持第二高电平,数据信号变为并保持地电位;所述数据电位小于地电位。
作为另一种优选方案,所述第一晶体管、第二晶体管、第三晶体管为N沟道多晶硅薄膜晶体管,所述第四晶体管、第五晶体管和第六晶体管为P沟道多晶硅薄膜晶体管,
所述第一扫描信号、第二扫描信号、第三扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行,具体的控制时序如下:
在第一阶段,第一扫描信号和第二扫描信号由第一高电平变为并保持低电平,第三扫描信号由第一高电平变为并保持低电平,脉冲信号由第二高电平变为并保持为地电位,数据信号由地电位变为并保持数据电位;在第二阶段,第一扫描信号保持低电平,脉冲信号保持地电位,数据信号保持数据电位,第二扫描信号变为并保持第一高电平,第三扫描信号保持低电平;在第三阶段,第一扫描信号变为并保持第一高电平,第二扫描信号保持第一高电平,第三扫描信号由低电平变为并保持第一高电平,脉冲信号变为并保持第二高电平,数据信号变为并保持地电位;所述数据电位小于地电位。
为了解决上述问题,本发明还提出了一种像素驱动电路,包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管,第一电容和发光器件,其中,
第三晶体管的第一电流导通极与外部电源相连,第二电流导通极与第一晶体管的第一电流导通极相连;第六晶体管的第一电流导通极与第一晶体管的第二电流导通极、发光器件的阳极、第一电容的第一端相连;发光器件的阴极耦接至地电位;
第四晶体管的第一电流导通极与外部电源相连,第四晶体管的第二电流导通极、第五晶体管的第一电流导通极、第二晶体管的控制极、第一晶体管的控制极、第一电容的第二端相连;第二晶体管的第一电流导通极与第五晶体管的第二电流导通极相连,第二晶体管的第二电流导通极与外部的脉冲信号相连;
第三晶体管的控制极、第五晶体管的控制极和第六晶体管的控制极与外部的第一扫描信号相连;
第四晶体管的控制极与外部的第二扫描信号相连;
第六晶体管的第二电流导通极与数据信号相连。
作为一种优选方案,所述第三晶体管为P沟道多晶硅薄膜晶体管,所述第一晶体管、第二晶体管、第四晶体管、第五晶体管和第六晶体管为N沟道多晶硅薄膜晶体管,
所述第一扫描信号、第二扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行,具体的控制时序如下:
在第一阶段,第一扫描信号和第二扫描信号由低电平变为并保持第一高电平,脉冲信号由第二高电平变为并保持为地电位,数据信号由地电位变为并保持数据电位;在第二阶段,第一扫描信号保持第一高电平,脉冲信号保持地电位,数据信号保持数据电位,第二扫描信号变为并保持低电平;在第三阶段,第一扫描信号变为并保持低电平,第二扫描信号保持低电平,脉冲信号变为并保持第二高电平,数据信号变为并保持地电位;所述数据电位小于地电位。
作为另一种优选方案,所述第一晶体管、第二晶体管、第三晶体管为N沟道多晶硅薄膜晶体管,所述第四晶体管、第五晶体管和第六晶体管为P沟道多晶硅薄膜晶体管,
所述第一扫描信号、第二扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行,具体的控制时序如下:
在第一阶段,第一扫描信号和第二扫描信号由第一高电平变为并保持低电平,脉冲信号由第二高电平变为并保持为地电位,数据信号由地电位变为并保持数据电位;在第二阶段,第一扫描信号保持低电平,脉冲信号保持地电位,数据信号保持数据电位,第二扫描信号变为并保持第一高电平;在第三阶段,第一扫描信号变为并保持第一高电平,第二扫描信号保持第一高电平,脉冲信号变为并保持第二高电平,数据信号变为并保持地电位;所述数据电位小于地电位。
为了解决上述问题,本发明还提出了一种像素驱动电路,包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管,第一电容和发光器件,其中,
第三晶体管的第一电流导通极与外部电源相连,第二电流导通极与第一晶体管的第一电流导通极相连;第六晶体管的第一电流导通极与第一晶体管的第二电流导通极、发光器件的阳极、第一电容的第一端相连;发光器件的阴极耦接至地电位;
第四晶体管的第一电流导通极与外部电源相连,第四晶体管的第二电流导通极、第五晶体管的第一电流导通极、第二晶体管的控制极、第一晶体管的控制极、第一电容的第二端相连;第二晶体管的第一电流导通极与第五晶体管的第二电流导通极相连,第二晶体管的第二电流导通极与外部的脉冲信号相连;
第五晶体管的控制极和第六晶体管的控制极与外部的第一扫描信号相连;
第四晶体管的控制极与外部的第二扫描信号相连;
第三晶体管的控制极与外部的第三扫描信号相连;
第六晶体管的第二电流导通极与数据信号相连。
作为一种优选方案,所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管为N沟道多晶硅薄膜晶体管,
所述第一扫描信号、第二扫描信号、第三扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行,具体的控制时序如下:
在第一阶段,第一扫描信号和第二扫描信号由低电平变为并保持第一高电平,第三扫描信号由第一高电平变为并保持低电平,脉冲信号由第二高电平变为并保持为地电位,数据信号由地电位变为并保持数据电位;在第二阶段,第一扫描信号保持第一高电平,脉冲信号保持地电位,数据信号保持数据电位,第二扫描信号变为并保持低电平,第三扫描信号保持低电平;在第三阶段,第一扫描信号变为并保持低电平,第二扫描信号保持低电平,第三扫描信号变为并保持第一高电平,脉冲信号变为并保持第二高电平,数据信号变为并保持地电位;所述数据电位小于地电位。
作为另一种优选方案,所述第一晶体管、第二晶体管、第三晶体管为N沟道多晶硅薄膜晶体管,所述第四晶体管、第五晶体管和第六晶体管为P沟道多晶硅薄膜晶体管,
所述第一扫描信号、第二扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行,具体的控制时序如下:
在第一阶段,第一扫描信号和第二扫描信号由第一高电平变为并保持低电平,第三扫描信号由第一高电平变为并保持低电平,脉冲信号由第二高电平变为并保持为地电位,数据信号由地电位变为并保持数据电位;在第二阶段,第一扫描信号保持低电平,脉冲信号保持地电位,数据信号保持数据电位,第二扫描信号变为并保持第一高电平,第三扫描信号保持低电平;在第三阶段,第一扫描信号变为并保持第一高电平,第二扫描信号保持第一高电平,第三扫描信号变为并保持第一高电平,脉冲信号变为并保持第二高电平,数据信号变为并保持地电位;所述数据电位小于地电位。
本发明的有益效果:本发明的像素驱动电路通过六个晶体管连接的设置,以及相应的驱动时序的控制,使第二晶体管的阈值电压与第一晶体管的阈值电压相抵消,从而使得发光阶段流过发光器件的驱动电流不受第一晶体管的阈值电压的影响,也即接收相同数据信号,各像素电路中的驱动电流是相同的,则接收相同数据信号,因而各像素电路中发光器件的亮度是一致的,可以确保整个显示屏亮度的均匀性;随着工作时间的延长,发光器件的老化会引起自身开启电压的升高,在本发明驱动电路中的发光阶段,第一晶体管的栅极相对于源极的电压始终保持一样的电平,因此第一晶体管输出的驱动电流不会随发光器件的老化而变化;同时,在第一阶段和第二阶段,发光器件处于反向偏置,这能有效降低发光器件的老化。
附图说明
图1是现有的像素驱动电路结构示意图。
图2是本发明实施例一的第一优选方式像素驱动电路结构示意图。
图3是本发明实施例一的第一优选方式各扫描信号的时序控制图。
图4是本发明实施例一的第二优选方式像素驱动电路结构示意图。
图5是本发明实施例一的第二优选方式各扫描信号的时序控制图。
图6是本发明实施例二的第一优选方式像素驱动电路结构示意图。
图7是本发明实施例二的第一优选方式各扫描信号的时序控制图。
图8是本发明实施例二的第二优选方式像素驱动电路结构示意图。
图9是本发明实施例二的第二优选方式各扫描信号的时序控制图。
图10是本发明实施例三的第一优选方式像素驱动电路结构示意图。
图11是本发明实施例三的第一优选方式各扫描信号的时序控制图。
图12是本发明实施例三的第二优选方式像素驱动电路结构示意图。
图13是本发明实施例三的第二优选方式各扫描信号的时序控制图。
图14是本发明实施例四的第一优选方式像素驱动电路结构示意图。
图15是本发明实施例四的第一优选方式各扫描信号的时序控制图。
图16是本发明实施例四的第二优选方式像素驱动电路结构示意图。
图17是本发明实施例四的第二优选方式各扫描信号的时序控制图。
具体实施方式
下面结合具体实施方式并对照附图对本发明做进一步详细说明。
实施例一:
具体结构示意图如图2所示,包括:第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6,电容Cs和发光器件,其中,
T3的第一电流导通极与外部电源VDD相连,第二电流导通极与T1的第一电流导通极相连;T6的第一电流导通极与T1的第二电流导通极、发光器件的阳极、电容Cs的第一端相连;发光器件的阴极耦接至地电位VSS;
T4的第一电流导通极与外部电源VDD相连,T4的第二电流导通极、T2的第一电流导通极和T5的第一电流导通极相连,T5的第二电流导通极和T2的控制极、T1的控制极、电容Cs的第二端相连;T2的第二电流导通极与外部的脉冲信号Vc相连;
T3的控制极、T5的控制极和T6的控制极与外部的第一扫描信号Vscan1相连;
T4的控制极与外部的第二扫描信号Vscan2相连;
T6的第二电流导通极与数据信号Vdata相连。
这里的发光器件是以有机发光二极管OLED为例进行说明的。
可以看出,晶体管的栅极作为控制极,第一电流导通极和第二电流导通极均可以是晶体管的源极,也可以是漏极。这里脉冲信号Vc可以直接与地电位VSS相连。
实施例一的第一优选方式,具体如图2所示:第三晶体管T3为P沟道多晶硅薄膜晶体管,第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6为N沟道多晶硅薄膜晶体管,
第一扫描信号Vscan1、第二扫描信号Vscan2、脉冲信号Vc和数据信号Vdata的每一周期的控制时序分为三个阶段进行,如图3所示,具体的控制时序如下:
在第一阶段,第一扫描信号Vscan1和第二扫描信号Vscan2由低电平VGL变为并保持第一高电平VGH,脉冲信号Vc由第二高电平VCH变为并保持地电位VSS,数据信号Vdata由地电位VSS变为并保持VSS-ΔVdata;在第二阶段,第一扫描信号Vscan1保持第一高电平VGH,脉冲信号Vc保持地电位VSS,数据信号Vdata保持VSS-ΔVdata,第二扫描信号Vscan2变为并保持低电平VGL;在第三阶段,第一扫描信号Vscan1变为并保持低电平VGL,第二扫描信号Vscan2保持低电平VGL,脉冲信号Vc变为并保持第二高电平VCH,数据信号Vdata变为并保持地电位VSS。
这里的VSS-ΔVdata为数据电位,数据电位小于地电位,具体的ΔVdata可以根据需要进行选取。
这里的VGH、VGL、VDD、VSS、VCH和ΔVdata可以采取如下一组值:
VGH=15V,VGL=-15V,VDD=9V,VSS=-3V,VCH=7V,ΔVdata:0.5-5V。这里只给出了一组具体的值,本领域的技术人员可以根据不同的亮度要求、OLED效率、像素大小、TFT性能等,进行具体的选取。以下实施例与此相同,不再详细说明。
具体工作过程如下:
第一阶段,在第一扫描信号Vscan1的作用下,第五晶体管T5和第六晶体管T6处于导通状态,第三晶体管T3处于关闭状态;在第二扫描信号Vscan2的作用下,第四晶体管T4处于导通状态;脉冲信号Vc由第二高电平VCH变为并保持地电位VSS;数据信号Vdata由地电位VSS变为并保持VSS-ΔVdata。经第四晶体管T4和第五晶体管T5,B点电位被充到一个高电平,A点电位保持VSS-ΔVdata。第二阶段,在第二扫描信号Vscan2的作用下,第四晶体管T4处于关闭状态;在第一扫描信号Vscan1的作用下,第五晶体管T5和第六晶体管T6处于导通状态,第三晶体管T3处于关闭状态;脉冲信号Vc保持地电位VSS;数据信号Vdata保持VSS-Δvdata。B点电位经第五晶体管T5和第二晶体管T2放电。当B点电位为Vth2+VSS时,放电过程结束,其中Vth2为第二晶体管T2的阈值电压。在第一阶段和第二阶段,A点电位始终保持为VSS-ΔVdata,即OLED阳极电位VSS-ΔVdata始终小于OLED阴极电位VSS。因此,在第一阶段和第二阶段,OLED处于反向偏置状态。在第二阶段结束时,第一晶体管T1的控制极电位为Vth2+VSS,第一晶体管T1的源极电位为VSS-ΔVdata,即存储于电容Cs中的电压为Vth2+ΔVdata。第三阶段,在第二扫描信号Vscan2的作用下,第四晶体管T4处于关闭状态;在第一扫描信号Vscan1的作用下,第五晶体管T5和第六晶体管T6处于关闭状态,第三晶体管T3处于导通状态;第一晶体管T1根据电容Cs中所存储的电压产生相应的输出电流。该输出电流作为驱动电流Id驱动有机发光二极管OLED发出亮度与数据信号相应的光。流入有机发光二极管OLED中的驱动电流Id由如下等式得到:
其中,μeff表示构成第一晶体管T1沟道的半导体薄膜的场效应迁移率,Cox表示第一晶体管T1的栅绝缘层的电容,W1表示第一晶体管T1的沟道宽度,L1表示第一晶体管T1的沟道长度,k表示增益因子,Vgs-T1表示第一晶体管T1的控制极相对于源极的电压,Vth1表示第一晶体管T1的阈值电压。
在非晶硅的激光晶化过程中,假设第一晶体管T1和第二晶体管T2距离很近,因此第一晶体管T1和第二晶体管T2具有相同的电气特性,即Vth2=Vth1。本领域的技术人员应该意识到T1和T2具有相同的电气特性是一个理想条件,实验表明在一个象素尺寸范围内使T1和T2尽量挨得近即可,这里T1和T2之间的最小距离没有要求,采用不同的工艺,T1和T2的最近距离可能会不一样,但这不会影响本发明的实现和成立。以下实施例关于此点不再进行说明。
因此流入有机发光二极管OLED中的驱动电流Id可进一步表示为:
根据上述等式可知,第一晶体管T1的阈值电压的值不会影响流入有机发光二极管OLED的驱动电流的值。
随着工作时间的延长,OLED的老化会引起自身开启电压的升高。本发明中,在第三阶段,第一晶体管T1的控制极相对于源极的电压始终保持为Vth2+ΔVdata,因此第一晶体管T1输出的驱动电流Id不会随OLED的老化而变化。同时,在第一阶段和第二阶段,OLED处于反向偏置状态,这能有效降低OLED的老化。
实施例一的第二优选方式,具体如图4所示:第一晶体管T1、第二晶体管T2、第三晶体管T3为N沟道多晶硅薄膜晶体管,第四晶体管T4、第五晶体管T5、第六晶体管T6为P沟道多晶硅薄膜晶体管,
第一扫描信号Vscan1、第二扫描信号Vscan2、脉冲信号Vc和数据信号Vdata的每一周期的控制时序分为三个阶段进行,如图5所示,具体的控制时序如下:
在第一阶段,第一扫描信号Vscan1和第二扫描信号Vscan2由第一高电平VGH变为并保持低电平VGL,脉冲信号Vc由第二高电平VCH变为并保持地电位VSS,数据信号Vdata由地电位VSS变为并保持VSS-ΔVdata;在第二阶段,第一扫描信号Vscan1保持低电平VGL,脉冲信号Vc保持地电位VSS,数据信号Vdata保持VSS-ΔVdata,第二扫描信号Vscan2变为并保持第一高电平VGH;在第三阶段,第一扫描信号Vscan1变为并保持第一高电平VGH,第二扫描信号Vscan2保持第一高电平VGH,脉冲信号Vc变为并保持第二高电平VCH,数据信号Vdata变为并保持地电位VSS。
具体的工作过程与实施例一的第一优选方式相同,在此不再详细描述。
实施例二:
具体结构示意图如图6所示,包括:第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6,电容Cs和发光器件,其中,
T3的第一电流导通极与外部电源VDD相连,第二电流导通极与T1的第一电流导通极相连;T6的第一电流导通极与T1的第二电流导通极、发光器件的阳极、电容Cs的第一端相连;发光器件的阴极耦接至地电位VSS;
T4的第一电流导通极与外部电源VDD相连,T4的第二电流导通极、T2的第一电流导通极和T5的第一电流导通极相连,T5的第二电流导通极和T2的控制极、T1的控制极、电容Cs的第二端相连;T2的第二电流导通极与外部的脉冲信号Vc相连;
T5的控制极和T6的控制极与外部的第一扫描信号Vscan1相连;
T4的控制极与外部的第二扫描信号Vscan2相连;
T3的控制极与外部的第三扫描信号Vscan3相连;
T6的第二电流导通极与数据信号Vdata相连。
这里的发光器件是以有机发光二极管OLED为例进行说明的。
可以看出,晶体管的栅极作为控制极,第一电流导通极和第二电流导通极均可以是晶体管的源极,也可以是漏极。这里脉冲信号Vc可以直接与地电位VSS相连。
实施例二的第一优选方式,具体如图6所示:第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6为N沟道多晶硅薄膜晶体管,
所述第一扫描信号Vscan1、第二扫描信号Vscan2、第三扫描信号Vscan3、脉冲信号Vc和数据信号Vdata的每一周期的控制时序分为三个阶段进行,如图7所示,具体的控制时序如下:
在第一阶段,第一扫描信号Vscan1和第二扫描信号Vscan2由低电平VGL变为并保持第一高电平VGH,第三扫描信号Vscan3由第一高电平VGH变为并保持低电平VGL,脉冲信号Vc由第二高电平VCH变为并保持地电位VSS,数据信号Vdata由地电位VSS变为并保持VSS-ΔVdata;在第二阶段,第一扫描信号Vscan1保持第一高电平VGH,第三扫描信Vscan3号保持低电平VGL,脉冲信号Vc保持地电位VSS,数据信号Vdata保持VSS-ΔVdata,第二扫描信号Vscan2变为并保持低电平VGL;在第三阶段,第一扫描信号Vscan1变为并保持低电平VGL,第二扫描信号Vscan2保持低电平VGL,第三扫描信号Vscan3变为并保持第一高电平VGH,脉冲信号Vc变为并保持第二高电平VCH,数据信Vdata号变为并保持地电位VSS。
具体工作过程如下:
第一阶段,在第一扫描信号Vscan1的作用下,第五晶体管T5和第六晶体管T6处于导通状态;在第二扫描信号Vscan2的作用下,第四晶体管T4处于导通状态;在第三扫描信号Vscan3的作用下,第三晶体管T3处于关闭状态;脉冲信号Vc由第二高电平VCH变为并保持地电位VSS;数据信号Vdata由地电位VSS变为并保持VSS-ΔVdata。经第四晶体管T4和第五晶体管T5,B点电位被充到一个高电平,A点电位保持VSS-ΔVdata。第二阶段,在第一扫描信号Vscan1的作用下,第五晶体管T5和第六晶体管T6处于导通状态;在第二扫描信号Vscan2的作用下,第四晶体管T4处于关闭状态;在第三扫描信号Vscan3的作用下,第三晶体管T3处于关闭状态;脉冲信号Vc保持低地电位VSS;数据信号Vdata保持VSS-ΔVdata。B点电位经第五晶体管T5和第二晶体管T2放电。当B点电位为Vth2+VSS时,放电过程结束,其中Vth2为第二晶体管T2的阈值电压。在第一阶段和第二阶段,A点电位始终保持为VSS-ΔVdata,即OLED阳极电位VSS-ΔVdata始终小于OLED阴极电位VSS。因此,在第一阶段和第二阶段,OLED处于反向偏置状态。在第二阶段结束时,第一晶体管T1的控制极电位为Vth2+VSS,第一晶体管T1的源极电位为VSS-ΔVdata,即存储于电容Cs中的电压为Vth2+ΔVdata。第三阶段,在第一扫描信号Vscan1的作用下,第五晶体管T5和第六晶体管T6处于关闭状态;在第二扫描信号Vscan2的作用下,第四晶体管T4处于关闭状态;在第三扫描信号Vscan3的作用下,第三晶体管T3处于导通状态;第一晶体管T1根据电容Cs中所存储的电压产生相应的输出电流。在非晶硅的激光晶化过程中,假设第一晶体管T1和第二晶体管T2距离很近,因此第一晶体管T1和第二晶体管T2具有相同的电气特性,即Vth2=Vth1。
第一晶体管T1的阈值电压的值不会影响流入有机发光二极管OLED的驱动电流的值;第一晶体管T1输出的驱动电流Id不会随OLED的老化而变化。同时,在第一阶段和第二阶段,OLED处于反向偏置状态,这能有效降低OLED的老化。
实施例二的第二优选方式,具体如图8所示,第一晶体管T1、第二晶体管T2、第三晶体管T3为N沟道多晶硅薄膜晶体管,第四晶体管T4、第五晶体管T5、第六晶体管T6为P沟道多晶硅薄膜晶体管,
所述第一扫描信号Vscan1、第二扫描信号Vscan2、第三扫描信号Vscan3、脉冲信号Vc和数据信号Vdata的每一周期的控制时序分为三个阶段进行,如图9所示,具体的控制时序如下:
在第一阶段,第一扫描信号Vscan1和第二扫描信号Vscan2由第一高电平VGH变为并保持低电平VGL,第三扫描信号Vscan3由第一高电平VGH变为并保持低电平VGL,脉冲信号Vc由第二高电平VCH变为并保持地电位VSS,数据信号Vdata由地电位VSS变为并保持VSS-ΔVdata;在第二阶段,第一扫描信号Vscan1保持低电平VGL,脉冲信号Vc保持地电位VSS,数据信号Vdata保持VSS-ΔVdata,第二扫描信号Vscan2变为并保持第一高电平VGH,第三扫描信号Vscan3保持低电平VGL;在第三阶段,第一扫描信号Vscan1变为并保持第一高电平VGH,第二扫描信号Vscan2保持第一高电平VGH,第三扫描信号Vscan3变为并保持第一高电平VGH,脉冲信号Vc变为并保持第二高电平VCH,数据信号Vdata变为并保持地电位VSS。
具体的工作过程与实施例二的第一优选方式相同,在此不再详细描述。
实施例三
具体结构示意图如图10所示,包括:第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6,电容Cs和发光器件,其中,
T3的第一电流导通极与外部电源VDD相连,第二电流导通极与T1的第一电流导通极相连;T6的第一电流导通极与T1的第二电流导通极、发光器件的阳极、电容Cs的第一端相连;发光器件的阴极耦接至地电位VSS;
T4的第一电流导通极与外部电源VDD相连,T4的第二电流导通极和T5的第一电流导通极、T2的控制极、T1的控制极、电容Cs的第二端相连;T2的第一电流导通极与T5的第二电流导通极相连,T2的第二电流导通极与外部脉冲信号Vc相连;
T3的控制极、T5的控制极和T6的控制极与外部的第一扫描信号Vscan1相连;
T4的控制极与外部的第二扫描信号Vscan2相连;
T6的第二电流导通极与数据信号Vdata相连。
这里的发光器件是以有机发光二极管OLED为例进行说明的。
可以看出,晶体管的栅极作为控制极,第一电流导通极和第二电流导通极均可以是晶体管的源极,也可以是漏极。这里脉冲信号Vc可以直接与地电位VSS相连。
实施例三的第一优选方式,具体如图10所示,第三晶体管T3为P沟道多晶硅薄膜晶体管,第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6为N沟道多晶硅薄膜晶体管,
所述第一扫描信号Vscan1、第二扫描信号Vscan2、脉冲信号Vc和数据信号Vdata的每一周期的控制时序分为三个阶段进行,如图11所示,具体的控制时序如下:
在第一阶段,第一扫描信号Vscan1和第二扫描信号Vscan2由低电平VGL变为并保持第一高电平VGH,脉冲信号Vc由第二高电平VCH变为并保持地电位VSS,数据信号Vdata由地电位VSS变为并保持VSS-ΔVdata;在第二阶段,第一扫描信号Vscan1保持第一高电平VGH,脉冲信号Vc保持地电位VSS,数据信号Vdata保持VSS-ΔVdata,第二扫描信号Vscan2变为并保持低电平VGL;在第三阶段,第一扫描信号Vscan1变为并保持低电平VGL,第二扫描信号Vscan2保持低电平VGL,脉冲信号Vc变为并保持第二高电平VCH,数据信号Vdata变为并保持地电位VSS。
具体工作过程如下:
第一阶段,在第一扫描信号Vscan1的作用下,第五晶体管T5和第六晶体管T6处于导通状态,第三晶体管T3处于关闭状态;在第二扫描信号Vscan2的作用下,第四晶体管T4处于导通状态;脉冲信号Vc由第二高电平VCH变为并保持地电位VSS;数据信号Vdata由地电位VSS变为并保持VSS-ΔVdata。经第四晶体管T4,B点电位被充到一个高电平,A点电位保持VSS-ΔVdata。第二阶段,在第一扫描信号Vscan1的作用下,第五晶体管T5和第六晶体管T6处于导通状态,第三晶体管T3处于关闭状态;在第二扫描信号Vscan2的作用下,第四晶体管T4处于关闭状态;脉冲信号Vc保持地电位VSS;数据信号Vdata保持VSS-Δvdata。B点电位经第五晶体管T5和第二晶体管T2放电。当B点电位为Vth2+VSS时,放电过程结束,其中,Vth2为第二晶体管T2的阈值电压。在第一阶段和第二阶段,A点电位始终保持为VSS-ΔVdata,即OLED阳极电位VSS-ΔVdata始终小于OLED阴极电位VSS。因此,在第一阶段和第二阶段,OLED处于反向偏置状态。在第二阶段结束时,第一晶体管T1的控制极电位为Vth2+VSS,第一晶体管T1的源极电位为VSS-ΔVdata,即存储于电容Cs中的电压为Vth2+ΔVdata。第三阶段,在第一扫描信号Vscan1的作用下,第五晶体管T5和第六晶体管T6处于关闭状态,第三晶体管T3处于导通状态;在第二扫描信号Vscan2的作用下,第四晶体管T4处于关闭状态;第一晶体管T1根据电容Cs中所存储的电压产生相应的输出电流。该输出电流作为驱动电流Id驱动有机发光二极管OLED发出亮度与数据信号相应的光。流入有机发光二极管OLED中的驱动电流Id由如下等式得到:
其中,μeff表示构成第一晶体管T1沟道的半导体薄膜的场效应迁移率,Cox表示第一晶体管T1的栅绝缘层的电容,W1表示第一晶体管T1的沟道宽度,L1表示第一晶体管T1的沟道长度,k表示增益因子,Vgs-T1表示第一晶体管T1的控制极相对于源极的电压,Vth1表示第一晶体管T1的阈值电压。
在非晶硅的激光晶化过程中,假设第一晶体管T1和第二晶体管T2距离很近,因此第一晶体管T1和第二晶体管T2具有相同的电气特性,即Vth2=Vth1。因此流入有机发光二极管OLED中的驱动电流Id可进一步表示为:
根据上述等式可知,第一晶体管T1的阈值电压的值不会影响流入有机发光二极管OLED的驱动电流的值。
随着工作时间的延长,OLED的老化会引起自身开启电压的升高。本发明中,在第三阶段,第一晶体管T1的控制极相对于源极的电压始终保持为Vth2+ΔVdata,因此第一晶体管T1输出的驱动电流Id不会随OLED的老化而变化。同时,在第一阶段和第二阶段,OLED处于反向偏置状态,这能有效降低OLED的老化。
实施例三的第二优选方式,具体如图12所示,第一晶体管T1、第二晶体管T2、第三晶体管T3为N沟道多晶硅薄膜晶体管,第四晶体管T4、第五晶体管T5和第六晶体管T6为P沟道多晶硅薄膜晶体管,
第一扫描信号Vscan1、第二扫描信号Vscan2、脉冲信号Vc和数据信号Vdata的每一周期的控制时序分为三个阶段进行,如图13所示,具体的控制时序如下:
在第一阶段,第一扫描信号Vscan1和第二扫描信号Vscan2由第一高电平VGH变为并保持低电平VGL,脉冲信号Vc由第二高电平VCH变为并保持地电位VSS,数据信号Vdata由地电位VSS变为并保持VSS-ΔVdata;在第二阶段,第一扫描信号Vscan1保持低电平VGL,脉冲信号Vc保持地电位VSS,数据信号Vdata保持VSS-ΔVdata,第二扫描信号Vscan2变为并保持第一高电平VGH;在第三阶段,第一扫描信号Vscan1变为并保持第一高电平VGH,第二扫描信号Vscan2保持第一高电平VGH,脉冲信号Vc变为并保持第二高电平VCH,数据信号Vdata变为并保持地电位VSS。
具体的工作过程与实施例三的第一优选方式相同,在此不再详细描述。
实施例四
具体结构示意图如图14所示,包括:第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6,电容Cs和发光器件,其中,
T3的第一电流导通极与外部电源VDD相连,第二电流导通极与T1的第一电流导通极相连;T6的第一电流导通极与T1的第二电流导通极、发光器件的阳极、电容Cs的第一端相连;发光器件的阴极耦接至地电位VSS;
T4的第一电流导通极与外部电源VDD相连,T4的第二电流导通极和T5的第一电流导通极、T2的控制极、T1的控制极、电容Cs的第二端相连;T2的第一电流导通极与T5的第二电流导通极相连,T2的第二电流导通极与外部的脉冲信号Vc相连;
T5的控制极和T6的控制极与外部的第一扫描信号Vscan1相连;
T4的控制极与外部的第二扫描信号Vscan2相连;
T3的控制极与外部的第三扫描信号Vscan3相连;
T6的第二电流导通极与数据信号Vdata相连。
这里的发光器件是以有机发光二极管OLED为例进行说明的。
可以看出,晶体管的栅极作为控制极,第一电流导通极和第二电流导通极均可以是晶体管的源极,也可以是漏极。这里脉冲信号Vc可以直接与地电位VSS相连。
实施例四的第一优选方式,具体如图14所示,第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6为N沟道多晶硅薄膜晶体管,
所述第一扫描信号Vscan1、第二扫描信号Vscan2、第三扫描信号Vscan3、脉冲信号Vc和数据信号Vdata的每一周期的控制时序分为三个阶段进行,具体如图15所示,具体的控制时序如下:
在第一阶段,第一扫描信号Vscan1和第二扫描信号Vscan2由低电平VGL变为并保持第一高电平VGH,第三扫描信号Vscan3由第一高电平VGH变为并保持低电平VGL,脉冲信号Vc由第二高电平VCH变为并保持地电位VSS,数据信号Vdata由地电位VSS变为并保持VSS-ΔVdata;在第二阶段,第一扫描信号Vscan1保持第一高电平VGH,脉冲信号Vc保持地电位VSS,数据信号Vdata保持VSS-ΔVdata,第二扫描信号Vscan2变为并保持低电平VGL,第三扫描信号Vscan3保持低电平VGL;在第三阶段,第一扫描信号Vscan1变为并保持低电平VGL,第二扫描信号Vscan2保持低电平VGL,第三扫描信号Vscan3变为并保持第一高电平VGH,脉冲信号Vc变为并保持第二高电平VCH,数据信号Vdata变为并保持地电位VSS。
具体工作过程如下:
第一阶段,在第一扫描信号Vscan1的作用下,第五晶体管T5和第六晶体管T6处于导通状态;在第二扫描信号Vscan2的作用下,第四晶体管T4处于导通状态;在第三扫描信号Vscan3的作用下,第三晶体管T3处于关闭状态;脉冲信号Vc由第二高电平VCH变为并保持地电位VSS;数据信号Vdata由地电位VSS变为并保持VSS-ΔVdata。经第四晶体管T4,B点电位被充到一个高电平,A点电位保持VSS-ΔVdata。第二阶段,在第一扫描信号Vscan1的作用下,第五晶体管T5和第六晶体管T6处于导通状态;在第二扫描信号Vscan2的作用下,第四晶体管T4处于关闭状态;在第三扫描信号Vscan3的作用下,第三晶体管T3处于关闭状态;脉冲信号Vc保持地电位VSS;数据信号Vdata保持VSS-ΔVdata。B点电位经第五晶体管T5和第二晶体管T2放电。当B点电位为Vth2+VSS时,放电过程结束,其中Vth2为第二晶体管T2的阈值电压。在第一阶段和第二阶段,A点电位始终保持为VSS-ΔVdata,即OLED阳极电位VSS-ΔVdata始终小于OLED阴极电位VSS。因此,在第一阶段和第二阶段,OLED处于反向偏置状态。在第二阶段结束时,第一晶体管T1的控制极电位为Vth2+VSS,第一晶体管T1的源极电位为VSS-ΔVdata,即存储于电容Cs中的电压为Vth2+ΔVdata。第三阶段,在第一扫描信号Vscan1的作用下,第五晶体管T5和第六晶体管T6处于关闭状态;在第二扫描信号Vscan2的作用下,第四晶体管T4处于关闭状态;在第三扫描信号Vscan3的作用下,第三晶体管T3处于导通状态;第一晶体管T1根据电容Cs中所存储的电压产生相应的输出电流。在非晶硅的激光晶化过程中,假设第一晶体管T1和第二晶体管T2距离很近,因此第一晶体管T1和第二晶体管T2具有相同的电气特性,即Vth2=Vth1。根据与实施方式三相同的原理可知,第一晶体管T1的阈值电压的值不会影响流入有机发光二极管OLED的驱动电流的值;第一晶体管T1输出的驱动电流Id不会随OLED的老化而变化。同时,在第一阶段和第二阶段,OLED处于反向偏置,这能有效降低OLED的老化。
实施例四的第二优选方式,具体如图16所示,第一晶体管T1、第二晶体管T2、第三晶体管T3为N沟道多晶硅薄膜晶体管,所述第四晶体管T4、第五晶体管T5和第六晶体管T6为P沟道多晶硅薄膜晶体管,
所述第一扫描信号Vscan1、第二扫描信号Vscan2、第三扫描信号Vscan3、脉冲信号Vc和数据信号Vdata的每一周期的控制时序分为三个阶段进行,如图17所示,具体的控制时序如下:
在第一阶段,第一扫描信号Vscan1和第二扫描信号Vscan2由第一高电平VGH变为并保持低电平VGL,第三扫描信号Vscan3由第一高电平VGH变为并保持低电平VGL,脉冲信号Vc由第二高电平VCH变为并保持地电位VSS,数据信号Vdata由地电位VSS变为并保持VSS-ΔVdata;在第二阶段,第一扫描信号Vscan1保持低电平VGL,脉冲信号Vc保持地电位VSS,数据信号Vdata保持VSS-ΔVdata,第二扫描信号Vscan2变为并保持第一高电平VGH,第三扫描信号Vscan3保持低电平VGL;在第三阶段,第一扫描信号Vscan1变为并保持第一高电平VGH,第二扫描信号Vscan2保持第一高电平VGH,第三扫描信号Vscan3变为并保持第一高电平VGH,脉冲信号Vc变为并保持第二高电平VCH,数据信号Vdata变为并保持地电位VSS。
具体的工作过程与实施例四的第一优选方式相同,在此不再详细描述。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下做出若干替代或明显变型,而且性能或用途相同,都应当视为属于本发明的保护范围。
Claims (12)
1.一种像素驱动电路,其特征在于,包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管,第一电容和发光器件,其中,
第三晶体管的第一电流导通极与外部电源相连,第二电流导通极与第一晶体管的第一电流导通极相连;第六晶体管的第一电流导通极与第一晶体管的第二电流导通极、发光器件的阳极、第一电容的第一端相连;发光器件的阴极耦接至地电位;
第四晶体管的第一电流导通极与外部电源相连,第四晶体管的第二电流导通极、第二晶体管的第一电流导通极和第五晶体管的第一电流导通极相连;第五晶体管的第二电流导通极、第二晶体管的栅极、第一晶体管的栅极、第一电容的第二端相连;第二晶体管的第二电流导通极与外部的脉冲信号相连;
第三晶体管的栅极、第五晶体管的栅极和第六晶体管的栅极与外部的第一扫描信号相连;
第四晶体管的栅极与外部的第二扫描信号相连;
第六晶体管的第二电流导通极与数据信号相连。
2.根据权利要求1所述的像素驱动电路,其特征在于,所述第三晶体管为P沟道多晶硅薄膜晶体管,所述第一晶体管、第二晶体管、第四晶体管、第五晶体管和第六晶体管为N沟道多晶硅薄膜晶体管,
所述第一扫描信号、第二扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行,具体的控制时序如下:
在第一阶段,第一扫描信号和第二扫描信号由低电平变为并保持第一高电平,脉冲信号由第二高电平变为并保持地电位,数据信号由地电位变为并保持数据电位;在第二阶段,第一扫描信号保持第一高电平,脉冲信号保持地电位,数据信号保持数据电位,第二扫描信号变为并保持低电平;在第三阶段,第一扫描信号变为并保持低电平,第二扫描信号保持低电平,脉冲信号变为并保持第二高电平,数据信号变为并保持地电位;所述数据电位小于地电位。
3.根据权利要求1所述的像素驱动电路,其特征在于,所述第一晶体管、第二晶体管、第三晶体管为N沟道多晶硅薄膜晶体管,所述第四晶体管、第五晶体管和第六晶体管为P沟道多晶硅薄膜晶体管,
所述第一扫描信号、第二扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行,具体的控制时序如下:
在第一阶段,第一扫描信号和第二扫描信号由第一高电平变为并保持低电平,脉冲信号由第二高电平变为并保持地电位,数据信号由地电位变为并保持数据电位;在第二阶段,第一扫描信号保持低电平,脉冲信号保持地电位,数据信号保持数据电位,第二扫描信号变为并保持第一高电平;在第三阶段,第一扫描信号变为并保持第一高电平,第二扫描信号保持第一高电平,脉冲信号变为并保持第二高电平,数据信号变为并保持地电位;所述数据电位小于地电位。
4.一种像素驱动电路,其特征在于,包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管,第一电容和发光器件,其中,
第三晶体管的第一电流导通极与外部电源相连,第二电流导通极与第一晶体管的第一电流导通极相连;第六晶体管的第一电流导通极与第一晶体管的第二电流导通极、发光器件的阳极、第一电容的第一端相连;发光器件的阴极耦接至地电位;
第四晶体管的第一电流导通极与外部电源相连,第四晶体管的第二电流导通极、第二晶体管的第一电流导通极和第五晶体管的第一电流导通极相连,第五晶体管的第二电流导通极、第二晶体管的栅极、第一晶体管的栅极、第一电容的第二端相连;第二晶体管的第二电流导通极与外部的脉冲信号相连;
第五晶体管的栅极和第六晶体管的栅极与外部的第一扫描信号相连;
第四晶体管的栅极与外部的第二扫描信号相连;
第三晶体管的栅极与外部的第三扫描信号相连;
第六晶体管的第二电流导通极与数据信号相连。
5.根据权利要求4所述的像素驱动电路,其特征在于,所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管为N沟道多晶硅薄膜晶体管,
所述第一扫描信号、第二扫描信号、第三扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行,具体的控制时序如下:
在第一阶段,第一扫描信号和第二扫描信号由低电平变为并保持第一高电平,第三扫描信号由第一高电平变为并保持低电平,脉冲信号由第二高电平变为并保持为地电位,数据信号由地电位变为并保持数据电位;在第二阶段,第一扫描信号保持第一高电平,脉冲信号保持地电位,数据信号保持数据电位,第二扫描信号变为并保持低电平,第三扫描信号保持低电平;在第三阶段,第一扫描信号变为并保持低电平,第二扫描信号保持低电平,第三扫描信号由低电平变为并保持第一高电平,脉冲信号变为并保持第二高电平,数据信号变为并保持地电位;所述数据电位小于地电位。
6.根据权利要求4所述的像素驱动电路,其特征在于,所述第一晶体管、第二晶体管、第三晶体管为N沟道多晶硅薄膜晶体管,所述第四晶体管、第五晶体管和第六晶体管为P沟道多晶硅薄膜晶体管,
所述第一扫描信号、第二扫描信号、第三扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行,具体的控制时序如下:
在第一阶段,第一扫描信号和第二扫描信号由第一高电平变为并保持低电平,第三扫描信号由第一高电平变为并保持低电平,脉冲信号由第二高电平变为并保持为地电位,数据信号由地电位变为并保持数据电位;在第二阶段,第一扫描信号保持低电平,脉冲信号保持地电位,数据信号保持数据电位,第二扫描信号变为并保持第一高电平,第三扫描信号保持低电平;在第三阶段,第一扫描信号变为并保持第一高电平,第二扫描信号保持第一高电平,第三扫描信号由低电平变为并保持第一高电平,脉冲信号变为并保持第二高电平,数据信号变为并保持地电位;所述数据电位小于地电位。
7.一种像素驱动电路,其特征在于,包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管,第一电容和发光器件,其中,
第三晶体管的第一电流导通极与外部电源相连,第二电流导通极与第一晶体管的第一电流导通极相连;第六晶体管的第一电流导通极与第一晶体管的第二电流导通极、发光器件的阳极、第一电容的第一端相连;发光器件的阴极耦接至地电位;
第四晶体管的第一电流导通极与外部电源相连,第四晶体管的第二电流导通极、第五晶体管的第一电流导通极、第二晶体管的栅极、第一晶体管的栅极、第一电容的第二端相连;第二晶体管的第一电流导通极与第五晶体管的第二电流导通极相连,第二晶体管的第二电流导通极与外部的脉冲信号相连;
第三晶体管的栅极、第五晶体管的栅极和第六晶体管的栅极与外部的第一扫描信号相连;
第四晶体管的栅极与外部的第二扫描信号相连;
第六晶体管的第二电流导通极与数据信号相连。
8.根据权利要求7所述的像素驱动电路,其特征在于,所述第三晶体管为P沟道多晶硅薄膜晶体管,所述第一晶体管、第二晶体管、第四晶体管、第五晶体管和第六晶体管为N沟道多晶硅薄膜晶体管,
所述第一扫描信号、第二扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行,具体的控制时序如下:
在第一阶段,第一扫描信号和第二扫描信号由低电平变为并保持第一高电平,脉冲信号由第二高电平变为并保持为地电位,数据信号由地电位变为并保持数据电位;在第二阶段,第一扫描信号保持第一高电平,脉冲信号保持地电位,数据信号保持数据电位,第二扫描信号变为并保持低电平;在第三阶段,第一扫描信号变为并保持低电平,第二扫描信号保持低电平,脉冲信号变为并保持第二高电平,数据信号变为并保持地电位;所述数据电位小于地电位。
9.根据权利要求7所述的像素驱动电路,其特征在于,所述第一晶体管、第二晶体管、第三晶体管为N沟道多晶硅薄膜晶体管,所述第四晶体管、第五晶体管和第六晶体管为P沟道多晶硅薄膜晶体管,
所述第一扫描信号、第二扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行,具体的控制时序如下:
在第一阶段,第一扫描信号和第二扫描信号由第一高电平变为并保持低电平,脉冲信号由第二高电平变为并保持为地电位,数据信号由地电位变为并保持数据电位;在第二阶段,第一扫描信号保持低电平,脉冲信号保持地电位,数据信号保持数据电位,第二扫描信号变为并保持第一高电平;在第三阶段,第一扫描信号变为并保持第一高电平,第二扫描信号保持第一高电平,脉冲信号变为并保持第二高电平,数据信号变为并保持地电位;所述数据电位小于地电位。
10.一种像素驱动电路,其特征在于,包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管,第一电容和发光器件,其中,
第三晶体管的第一电流导通极与外部电源相连,第二电流导通极与第一晶体管的第一电流导通极相连;第六晶体管的第一电流导通极与第一晶体管的第二电流导通极、发光器件的阳极、第一电容的第一端相连;发光器件的阴极耦接至地电位;
第四晶体管的第一电流导通极与外部电源相连,第四晶体管的第二电流导通极、第五晶体管的第一电流导通极、第二晶体管的栅极、第一晶体管的栅极、第一电容的第二端相连;第二晶体管的第一电流导通极与第五晶体管的第二电流导通极相连,第二晶体管的第二电流导通极与外部的脉冲信号相连;
第五晶体管的栅极和第六晶体管的栅极与外部的第一扫描信号相连;
第四晶体管的栅极与外部的第二扫描信号相连;
第三晶体管的栅极与外部的第三扫描信号相连;
第六晶体管的第二电流导通极与数据信号相连。
11.根据权利要求10所述的像素驱动电路,其特征在于,所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管为N沟道多晶硅薄膜晶体管,
所述第一扫描信号、第二扫描信号、第三扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行,具体的控制时序如下:
在第一阶段,第一扫描信号和第二扫描信号由低电平变为并保持第一高电平,第三扫描信号由第一高电平变为并保持低电平,脉冲信号由第二高电平变为并保持为地电位,数据信号由地电位变为并保持数据电位;在第二阶段,第一扫描信号保持第一高电平,脉冲信号保持地电位,数据信号保持数据电位,第二扫描信号变为并保持低电平,第三扫描信号保持低电平;在第三阶段,第一扫描信号变为并保持低电平,第二扫描信号保持低电平,第三扫描信号变为并保持第一高电平,脉冲信号变为并保持第二高电平,数据信号变为并保持地电位;所述数据电位小于地电位。
12.根据权利要求10所述的像素驱动电路,其特征在于,所述第一晶体管、第二晶体管、第三晶体管为N沟道多晶硅薄膜晶体管,所述第四晶体管、第五晶体管和第六晶体管为P沟道多晶硅薄膜晶体管,
所述第一扫描信号、第二扫描信号、脉冲信号和数据信号的每一周期的控制时序分为三个阶段进行,具体的控制时序如下:
在第一阶段,第一扫描信号和第二扫描信号由第一高电平变为并保持低电平,第三扫描信号由第一高电平变为并保持低电平,脉冲信号由第二高电平变为并保持为地电位,数据信号由地电位变为并保持数据电位;在第二阶段,第一扫描信号保持低电平,脉冲信号保持地电位,数据信号保持数据电位,第二扫描信号变为并保持第一高电平,第三扫描信号保持低电平;在第三阶段,第一扫描信号变为并保持第一高电平,第二扫描信号保持第一高电平,第三扫描信号变为并保持第一高电平,脉冲信号变为并保持第二高电平,数据信号变为并保持地电位;所述数据电位小于地电位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210096666.2A CN102610191B (zh) | 2012-04-05 | 2012-04-05 | 一种像素驱动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210096666.2A CN102610191B (zh) | 2012-04-05 | 2012-04-05 | 一种像素驱动电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102610191A CN102610191A (zh) | 2012-07-25 |
CN102610191B true CN102610191B (zh) | 2014-01-22 |
Family
ID=46527520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210096666.2A Expired - Fee Related CN102610191B (zh) | 2012-04-05 | 2012-04-05 | 一种像素驱动电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102610191B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103985360B (zh) * | 2014-05-04 | 2016-04-27 | 深圳市华星光电技术有限公司 | 显示面板的驱动电路及液晶显示装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101123070A (zh) * | 2006-08-08 | 2008-02-13 | 三星Sdi株式会社 | 像素、有机发光显示器及其驱动方法 |
CN102402940A (zh) * | 2010-09-14 | 2012-04-04 | 三星移动显示器株式会社 | 像素、具有这种像素的有机发光显示器及其驱动方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101030002B1 (ko) * | 2009-10-08 | 2011-04-20 | 삼성모바일디스플레이주식회사 | 화소 회로 및 이를 이용한 유기전계발광 표시 장치 |
KR20110121889A (ko) * | 2010-05-03 | 2011-11-09 | 삼성모바일디스플레이주식회사 | 화소 및 그를 이용한 유기전계발광표시장치 |
-
2012
- 2012-04-05 CN CN201210096666.2A patent/CN102610191B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101123070A (zh) * | 2006-08-08 | 2008-02-13 | 三星Sdi株式会社 | 像素、有机发光显示器及其驱动方法 |
CN102402940A (zh) * | 2010-09-14 | 2012-04-04 | 三星移动显示器株式会社 | 像素、具有这种像素的有机发光显示器及其驱动方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102610191A (zh) | 2012-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103440840B (zh) | 一种显示装置及其像素电路 | |
US10229639B2 (en) | Pixel driving circuit for compensating drifting threshold voltage of driving circuit portion and driving method thereof | |
CN102651194B (zh) | 电压驱动像素电路及其驱动方法、显示面板 | |
CN104036726B (zh) | 像素电路及其驱动方法、oled显示面板和装置 | |
CN102708791B (zh) | 像素单元驱动电路和方法、像素单元以及显示装置 | |
CN103117042B (zh) | 一种像素单元驱动电路、驱动方法、像素单元及显示装置 | |
CN102411893B (zh) | 一种像素驱动电路 | |
CN103400548B (zh) | 像素驱动电路及其驱动方法、显示装置 | |
CN102930821B (zh) | 一种像素电路及其驱动方法、显示装置 | |
CN104036725A (zh) | 像素电路及其驱动方法、有机发光显示面板及显示装置 | |
CN104299572A (zh) | 像素电路、显示基板和显示面板 | |
CN104658483A (zh) | Amoled像素驱动电路及像素驱动方法 | |
CN102982767A (zh) | 一种像素单元驱动电路、驱动方法及显示装置 | |
CN102789761B (zh) | 像素电路及其驱动方法和有机发光显示器 | |
CN103077680A (zh) | 一种oled像素驱动电路 | |
CN103198793A (zh) | 像素电路及其驱动方法、显示装置 | |
CN106782322A (zh) | Amoled像素驱动电路及amoled像素驱动方法 | |
CN103198794A (zh) | 像素电路及其驱动方法、有机发光显示面板及显示装置 | |
WO2013123795A1 (zh) | 一种像素单元驱动电路和方法、像素单元以及显示装置 | |
CN105489168A (zh) | 像素驱动电路、像素驱动方法和显示装置 | |
CN104637445A (zh) | Amoled像素驱动电路及像素驱动方法 | |
CN103021336A (zh) | 有源有机电致发光显示器的交流像素驱动电路及驱动方法 | |
CN105139805A (zh) | 一种像素驱动电路及其驱动方法、显示装置 | |
KR20180008652A (ko) | 화소 회로 및 그 구동 방법, 디스플레이 패널 | |
CN203858845U (zh) | 像素电路、有机发光显示面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140122 Termination date: 20170405 |
|
CF01 | Termination of patent right due to non-payment of annual fee |