CN102609057A

CN102609057A - 一种基于PXIe的控制机箱

Info

Publication number: CN102609057A
Application number: CN2011104369539A
Authority: CN
Inventors: 郭恩全; 李淑霞; 梁辉; 苏佳滨; 李光辉
Original assignee: Shaanxi Hitech Electronic Co Ltd
Current assignee: Shaanxi Hitech Electronic Co Ltd
Priority date: 2011-12-20
Filing date: 2011-12-20
Publication date: 2012-07-25
Anticipated expiration: 2031-12-20
Also published as: CN102609057B

Abstract

本发明涉及一种基于PXIe的控制机箱，包括壳体以及设置在壳体里的电源单元、风扇控制板以及背板，电源单元给风扇控制板和背板供电，风扇控制板包括风速选择电路、温度检测电路以及风扇速度控制电路，风速选择电路和温度检测电路的输出端与风扇组度控制电路的输入端连接，风扇控制电路的控制风扇的转速，背板包括时钟管理电路以及信号路由电路，时钟管理电路包括时钟产生电路、100MHz时钟驱动电路、10M时钟驱动电路、100MHz同步信号驱动电路、10MHz时钟切换电路、10MHz时钟驱动电路和FPGA；信号路由电路包括PCI Express信号路由电路和PCI扩展电路，本发明提供一种基于PXIe的控制机箱，有利用计算机对测试结果进行分析及存储等操作，符合对采集速率和性能要求高的场合。

Description

一种基于PXIe的控制机箱

技术领域

本发明涉及一种基于PXIe的控制机箱。

背景技术

PCI Express(PCIe)是一种主流的串行标准，它是2002年问世的第三代I/O互联技术。PCIe已成为PC产业的标准互联技术人们对传统PCI体系结构带宽及无缝移植的要求日益增长，加上硅工艺的飞速发展，都促进了PCI Express的广泛应用。

总线传输带宽高达4GB/s的PXIe机箱，主要是提供一种总线互联，用来实现台式计算机或工控机直接控制PXIe功能板卡。

PXI Express技术是PXI平台最新引进的技术。将PCI Express集成入PXI标准，从而将背板带宽提升了45倍，从132MB/s提高到6GB/s。除了PXI现有的定时和同步功能，PXI Express还提供了附加的定时和触发总线，包括100MHz差分系统时钟、差分同步信号等。通过使用差分时钟，PXI Express系统增加了对仪器时钟的抗噪声能力，并能传输更高频率的时钟信号。现有的PXI Express机箱是组建PXI Express系统的核心。

发明内容

基于PCI Express(PCIe)标准，本发明提供一种基于PXIe的控制机箱。

本发明的技术解决方案：

一种基于PXIe的控制机箱，其特殊之处在于：包括壳体以及设置在壳体里的电源单元、风扇控制板以及背板，所述电源单元给风扇控制板和背板供电，

所述风扇控制板包括风速选择电路、温度检测电路以及风扇速度控制电路，所述风速选择电路和温度检测电路的输出端与风扇组度控制电路的输入端连接，所述风扇控制电路的控制风扇的转速，

所述背板包括时钟管理电路以及信号路由电路，

所述时钟管理电路包括时钟产生电路、100MHz时钟驱动电路、10M时钟驱动电路、100MHz同步信号驱动电路、10MHz时钟切换电路、10MHz时钟驱动电路和FPGA；

所述时钟产生电路用于产生100MHz的差分时钟，100MHz时钟驱动电路用于给每个槽位提供100MHz的差分时钟，100MHz同步信号驱动电路用于输出100MHz同步信号，100MHz同步信号驱动电路用于给每个槽位提供100MHz的同步信号，10MHz时钟自动切换电路用于根据优先级自动切换产生10MHz的时钟信号，10MHz时钟驱动电路用于为各个槽位提供10MHz的时钟信号；

所述信号路由电路包括PCI Express信号路由电路和PCI扩展电路，所述信号路由电路包括第一PCI Express扩展电路、第二PCI Express扩展电路以及第三PCI Express及PCI扩展电路，

所述第一PCI Express扩展电路包括第一EEPROM接口、第一交换开关、第一参考时钟、第一JTAG口、第一PCI Express接口，所述第一交换开关分别输出至第一参考时钟、第一JTAG口和第一EEPROM接口，所述第一JTAG口输出至第一PCI Express接口；

所述第二PCI Express扩展电路包括第二EEPROM接口、第二交换开关、第二参考时钟、第二JTAG口、第二PCI Express接口，所述第二交换开关分别输出至第二参考时钟、第二JTAG口和第二EEPROM接口，所述第二JTAG口输出至第二PCI Express接口；

所述第三PCI Express及PCI扩展电路包括第三EEPROM接口、第三交换开关、第三参考时钟、第三JTAG口、第三PCI Express接口、PCI扩展、配置电路以及PCI接口，所述第三交换开关分别输出至第三参考时钟、第三JTAG口和第三EEPROM接口，所述第三JTAG口输出至第三PCI Express接口和PCI扩展，所述PCI扩展输出至PCI接口，所述配置电路输入至PCI扩展。

上述风扇控制板包括风速选择电路为风扇速度选择开关(SW1)，所述温度检点电路包括温敏电阻、第三接口(JP3)、第一分压电路，

所述温敏电阻插入在第三接口(JP3)中，所述第三接口(JP3)的输出端与分压电路的输入端连接，所述分压电路输出端输出sense信号；

所述风扇速度控制电路包括第一风扇控制芯片(U101)、第二风扇控制芯片(U102)、与第一风扇控制芯片(U101)输出端连接的第一MOS管(Q1)以及与第二风扇控制芯片(U102)输出端连接的第二MOS管(Q2)，所述风扇速度选择开关(SW1)的控制信号输出至第一风扇控制芯片(U101)和第二风扇控制芯片(U102)，所述sense信号同时输出给第一风扇控制芯片(U101)和第二风扇控制芯片(U102)；所述第一风扇控制芯片U101通过控制第一MOS管(Q1)控制插到第一接口(JP1)中的风扇，所述第二风扇控制芯片(U102)通过控制第二MOS管(Q2)控制插到第二接口(JP1)中的风扇。

上述时钟产生电路包括压控振荡器、第一电阻网络电路、时钟同步器(U2)以及低通滤波器，所述压控振荡器通过电阻网络与时钟同步器(U2)连接，所述时钟同步器U2通过低通滤波器反馈给压控振荡器。

上述100MHz时钟驱动电路包括第二电阻网络电路和第一时钟驱动芯片(U3)，所述第二电阻网络电路的输入端接差分时钟信号，所述第二电阻网络电路的输出端接时钟驱动芯片(U3)，所述时钟驱动芯片(U3)输出给FPGA，并且产生PXIe_CLK2～PXIe_CLK8差分时钟信号。

上述FPGA包括第三电阻网络电路和FPGA芯片(U7)，所述第三电阻网络电路的输入端与第一时钟驱动芯片(U3)连接，所述第三电阻网络电路的输出端与FPGA芯片U7的输入端连接，所述FPGA芯片(U7)的输出端输出同步信号给100MHz同步信号驱动电路。

上述100MHz同步信号驱动电路包括第四电阻网络电路和第二时钟驱动芯片(U1)，所述第四电阻网络电路的输入端与FPGA芯片(U7)连接，所述第四电阻网络电路的输出端与第二时钟驱动芯片(U1)的输入端连接，第二时钟驱动芯片(U1)的输出端产生PXIe_SYNC100_2～PXIe_SYNC100_8差分同步信号。

10MHz时钟驱动电路包括第三时钟驱动芯片(U17)，所述第三时钟驱动芯片(U17)的输入端接10MHz时钟自动切换电路，所述第三时钟驱动芯片(U17)的输出端与第一时钟驱动芯片(U3)的输入端连接。

上述PCI扩展电路包括PCI信号扩展芯片U19以及扩展芯片的配置芯片(U21)，所述PCI信号扩展芯片包括(U19A、U19B、U19C、U19D、U19E)，扩展芯片的配置芯片(U21)与PCI信号扩展芯片连接。

本发明所具有的优点：

1、本发明主要给PXIe功能板卡和零槽提供信号互联，方便用户在试验室或其他工作环境内对被测对象进行测试。本发明基于PCIe Gen2进行设计，最高传输带宽高达4GB/s，有利于用户依托计算机的强大功能对测试结果进行分析及存储等操作，可应用于需采集多个数据，且对采集速率和性能要求高，通道间需要同步、定时的场合。

2、本发明采用二代PCIe开关芯片，使得机箱的带宽更高，时延更小；

3、本发明采用差分时钟，使得时钟的抗干扰能力大大增强；

4、本发明采用时钟同步器进行同步，使得多个时钟的信号同步性更好。

附图说明

图1 本发明总体功能结构示意图。

图2 时钟管理框图。

图3 信号路由框图。

图4 风扇控制板电路原理图。

图5 100MHz时钟产生电路原理图。

图6 100MHz时钟驱动电路原理图。

图7 FPGA电路原理图。

图8 100MHz同步信号驱动电路原理图。

图9 10MHz时钟驱动电路原理图。

图10 PCIe交换开关及其配置电路原理图之一。

图11 PCIe交换开关及其配置电路原理图之二。

图12 PCIe槽位连接原理图。

图13 PCI扩展电路原理图之一。

图14PCI扩展电路原理图之二。

图15接口电路原理图之一。

图16接口电路原理图之二。

具体实施方式

如图1所示，PXIe机箱，包括提供信号互联的背板、控制机箱温度的风扇控制板和提供机箱、板卡供电的电源以及壳体。风扇控制板由下述部分组成：它包括风速选择电路、温度检测电路、风扇速度控制电路。背板由下述部分组成：它包括时钟管理电路、信号路由电路、电源变换及滤波电路三大部分组成。

如图2所示，时钟管理部分包括：由压控振荡器和时钟同步器U2组成的100MHz时钟产生电路，同步时钟驱动电路，100MHz时钟驱动电路，自动切换电路，10MHz时钟驱动电路，外部整形电路。

如图3所示信号路由电路包括PCI Express扩展1、PCI Express扩展2以及PCI Express及PCI扩展三部分。PCI Express扩展由三片交换开关实现，以保证信号不会堵赛，每片交换开关的下游端口可以连接到2个PCI Express接口。

PCI Express扩展1、PCI Express扩展2均包括EEPROM接口、交换开关、参考时钟、JTAG口、PCI Express接口五部分。

PCI Express扩展3及PCI扩展电路包括EEPROM接口、交换开关、参考时钟、JTAG口、PCI Express接口、PCI扩展、配置电路、PCI接口八个部分。

如图4所示，该电路为风扇控制板原理图。该电路中SW1为风扇速度选择开关，可以选择自动，关闭和高速三种功能。温敏电阻插入JP3，和R1，R3分压产生的“sense”信号输入到风扇控制芯片U101，U102的输入控制端，U101，U102的输出信号通过控制MOS管Q1、Q2的导通和关断，从而可以控制插入到JP2、JP3中的风扇的转速。

如图5所示，该电路为图2中所示的100MHz时钟产生电路部分的实现原理图。该电路的主要功能是产生100MHz的差分时钟。图中Y1为压控振荡器，压控振荡器产生的时钟经过第一电阻网络电路R7，R11，R12，R13匹配后输入到U3的管脚42、43中，并与REF_IN进行同步，产生100MHz的时钟Y0、Y0B。其中U3的31管脚输出信号CP_OUT经过R14，R15，C40，C41，C42组成的低通滤波器后反馈到压控振荡器中以调整Y1的频率输出。

如图6所示，该电路为100MHz时钟驱动电路原理图。该电路的主要功能是给每个槽位提供100MHz的差分时钟。该图中100MHz差分时钟Y0、Y0B经过第二电阻网络电路R8，R9，R10，R397匹配后输入到时钟驱动芯片U4的管脚28、管脚2中，然后在U4输出信号PXIe_CLK100_2+～PXIe_CLK100_8+、PXIe_CLK100_2-～PXIe_CLK100_8-、PXIe_CLK100_FPGA+、PXIe_CLK100_FPGA-。

如图7所示，U4的的输出信号PXIe_CLK100_FPGA+、PXIe_CLK100_FPGA-。输入到FPGA芯片U7中，经过FPGA处理后通过FPGA输出100MHz同步信号PXIe_SYNC100_FPGA+、PXIe_SYNC100_FPGA-，同时U4还提供复位管理，时钟自动切换功能。

如图8所示，该电路为100MHz同步信号驱动电路原理图。该电路的主要功能是给每个槽位提供100MHz的同步信号。该图中由U7输出的100MHz同步信号PXIe_SYNC100_FPGA+、PXIe_SYNC100_FPGA-经过第四电阻网络R2，R3，R4，R5匹配后输入到U1的管脚28、管脚2中，然后U1输出信号PXIe_SYNC100_2+～PXIe_SYNC100_8+、PXIe_SYNC100_2-～PXIe_SYNC100_8-。

如图9所示，该电路为10MHz时钟驱动电路原理图。该电路主要是为各个槽位提供10MHz的时钟信号。图9中输出的10MHz信号CLK10输入到U17中，U17产生输出信号PXI_CLK10_1～PXI_CLK10_8、REF_IN、CLK10_OUT。REF_IN用做图5所示电路中U3的输入信号。

如图10和图11所示，该电路为PCIe交换开关原理图。如图11所示，U29A主要是把零槽的PXIe零槽X4信号扩展为PXIe扩展X4信号1、PXIe扩展X4信号2以及PCI扩展信号。PXIe扩展X4信号1、PXIe扩展X4信号2传递到图14所示的槽位的接插件上。PCI扩展信号传递到图13所示的U19A中。由多个电容组成的隔直电路1、隔直电路2、隔直电路3用于实现信号的隔离。如图12所示，该电路中包括由U28组成的PCIe交换开关芯片U29的上电加载配置电路，同时也包括了对PCIe交换开关芯片U29各种功能管脚的设置电路。

如图12和图13所示，该电路为PCI扩展电路原理图。该电路的主要功能是将图11传送过来的PCIe信号转换成PCI信号。

如图14所示，图中U19A就是PCIe到PCI信号扩展芯片的一部分，它可以将图11中U29传过来的PCIe信号XIO2001_Rn0、XIO2001_Rp0，XIO2001_Tn0、XIO2001_Tp0，转换成PCI信号，包括AD[0]～AD[31]、REQ0～REQ3以及其他PCI信号。U19B、U19C、U19D为PCI信号扩展芯片的其他三部分，U21以及R94、R100组成的电路为U19的配置电路。

Claims

1.一种基于PXIe的控制机箱，包括壳体以及设置在壳体里的电源单元、风扇控制板以及背板，所述电源单元给风扇控制板和背板供电，

所述背板包括时钟管理电路以及信号路由电路，

2.根据权利要求1所述的基于PXIe的控制机箱，其特征在于：所述风扇控制板包括风速选择电路为风扇速度选择开关(SW1)，所述温度检点电路包括温敏电阻、第三接口(JP3)、第一分压电路，

3.根据权利要求1或2所述的基于PXIe的控制机箱，其特征在于：所述时钟产生电路包括压控振荡器、第一电阻网络电路、时钟同步器(U2)以及低通滤波器，所述压控振荡器通过电阻网络与时钟同步器(U2)连接，所述时钟同步器U2通过低通滤波器反馈给压控振荡器。

4.根据权利要求3所述的基于PXIe的控制机箱，其特征在于：所述100MHz时钟驱动电路包括第二电阻网络电路和第一时钟驱动芯片(U3)，所述第二电阻网络电路的输入端接差分时钟信号，所述第二电阻网络电路的输出端接时钟驱动芯片(U3)，所述时钟驱动芯片(U3)输出给FPGA，并且产生PXIe_CLK2～PXIe_CLK8差分时钟信号。

5.根据权利要求4所述的基于PXIe的控制机箱，其特征在于：所述FPGA包括第三电阻网络电路和FPGA芯片(U7)，所述第三电阻网络电路的输入端与第一时钟驱动芯片(U3)连接，所述第三电阻网络电路的输出端与FPGA芯片U7的输入端连接，所述FPGA芯片(U7)的输出端输出同步信号给100MHz同步信号驱动电路。

6.根据权利要求5所述的基于PXIe的控制机箱，其特征在于：所述100MHz同步信号驱动电路包括第四电阻网络电路和第二时钟驱动芯片(U1)，所述第四电阻网络电路的输入端与FPGA芯片(U7)连接，所述第四电阻网络电路的输出端与第二时钟驱动芯片(U1)的输入端连接，第二时钟驱动芯片(U1)的输出端产生PXIe_SYNC100_2～PXIe_SYNC100_8差分同步信号。

7.根据权利要求6所述的基于PXIe的控制机箱，其特征在于：10MHz时钟驱动电路包括第三时钟驱动芯片(U17)，所述第三时钟驱动芯片(U17)的输入端接10MHz时钟自动切换电路，所述第三时钟驱动芯片(U17)的输出端与第一时钟驱动芯片(U3)的输入端连接。

8.根据权利要求7所述的基于PXIe的控制机箱，其特征在于：

所述PCI扩展电路包括PCI信号扩展芯片U19以及扩展芯片的配置芯片(U21)，所述PCI信号扩展芯片包括(U19A、U19B、U19C、U19D、U19E)，扩展芯片的配置芯片(U21)与PCI信号扩展芯片连接。