CN102608514A - 器件电学特性相关性分析方法及器件结构优化方法 - Google Patents

Abstract

本申请公开了一种器件电学特性相关性分析方法及器件结构优化方法。电子器件可以包括多个电学特性v1、v2、v3、...、vm，其中电学特性v2、v3、...、vm构成(m-1)维空间。针对该(m-1)维空间中多个离散的测量点(v2k，v3k，...，vmk)，已经获得了电学特性v1的相应多个测量值。该电学特性相关性分析方法包括：在(m-1)维空间中，对多个测量点(v2k，v3k，...，vmk)进行Delaunay三角剖分；根据Delaunay三角剖分结果，通过插值计算得到多个插值点(v2i，v3i，...，vmi)处电学特性v1的相应多个插值值；以及根据这些测量点、插值点以及相应的测量值、插值值，得到电学特性v1与v2之间的相关性。

Description

器件电学特性相关性分析方法及器件结构优化方法

技术领域

本发明涉及电子器件领域，更具体地，涉及一种对电子器件的电学特性之间的相关性进行分析的方法以及对电子器件的结构进行优化的方法。

背景技术

对于大多数电子器件例如集成电路(IC)器件尤其是大规模集成电路(LSIC)器件而言，存在着众多的电学特性(例如，电流、电压特性等)。确定不同电学特性之间的相关性，是对整个系统如集成电路器件进行特性表征的基础。

已知的主要成分分析(Principal Components Analysis，PCA)方法是针对线性系统的，而无法用于对非线性系统进行分析。而对于大多数电子器件如集成电路器件而言，由于其中众多的变量(电学特性)为非线性变量且相互之间具有较强相关性，需要采取数据筛选的方法来提取两两变量之间的相互影响趋势(即，通过筛选而降低由其他变量变化导致的两个被提取变量的变化)。但是，常规的筛选方法无法从有限的采样数据中精确提取这种趋势。

有鉴于此，需要提供一种新颖的方法来分析电子器件中的两两电学特性之间相互的影响趋势，以便对这种电子器件的非线性系统进行精确的特性表征，并由此来改进器件的设计和制造。

发明内容

本发明的目的在于提供一种电子器件中电学特性相关性的分析方法。

根据本发明的一个方面，提供了一种电子器件的电学特性相关性分析方法。电子器件可以包括多个电学特性v1、v2、v3、...、vm，其中m是大于1的整数。电学特性v2、v3、...、vm构成(m-1)维空间，(v2i，v3i，...，vmi)为所述(m-1)维空间中的点；针对所述(m-1)维空间中的多个离散的测量点(v2k，v3k，...，vmk)，已经获得了电学特性v1的相应多个测量值，其中i、k表示点的索引。该方法包括：在所述(m-1)维空间中，对所述多个测量点(v2k，v3k，...，vmk)进行Delaunay三角剖分；根据Delaunay三角剖分结果，通过插值计算得到多个插值点(v2i，v3i，...，vmi)处电学特性v1的相应多个插值值；以及根据所述多个测量点、所述多个插值点以及相应的所述多个测量值、所述多个插值值，得到电学特性v1与v2之间的相关性。

这样，通过插值，可以扩展有限的测量采样，并从而根据扩展后的数据更为精确地提取出电学特性之间的相关性。

优选地，插值计算的步骤包括：利用插值点所处的Delaunay三角剖分区的顶点处的测量点所对应的测量值，来进行插值计算以得到该插值点相对应的插值值，其中所述Delaunay三角剖分区是由于Delaunay三角剖分而得到的。

根据本发明的实施例，利用Delaunay三角剖分方法，可以有效地进行插值计算。

例如，当m＝3时，Delaunay三角剖分区为三角形；当m＝4时，Delaunay三角剖分区为四面体。

优选地，在得到电学特性v1与v2之间的相关性的步骤中，针对所述多个测量点以及所述多个插值点，选择(v2i，v3i＝C3，v4i＝C4，...，vmi＝Cm)的点以及相对应的电学特性v1的值，来得到电学特性v1与v2之间的相关性，其中C3、C4、...、Cm为常数。

根据本发明的实施例，通过固定v3、v4、…、vm，可以去除它们的浮动对v1/v2的变化所造成的影响。

优选地，所述多个插值点均为(v2i，v3i＝C3，v4i＝C4，...，vmi＝Cm)的点。

优选地，选择所述多个电学特性v1、v2、v3、...、vm，使得v3、...、vm实质上与该电子器件的物理结构特性sk无关，从而得到的电学特性v1与v2之间的相关性反映出所述物理结构特性sk。

这样，可以得出单独的物理结构特性sk对于器件电学特性的作用，并因此可以判断该物理结构特性sk是否适当。

优选地，所述电子器件包括集成电路器件。在这种情况下，所述电学特性包括饱和区电流、线性区电流、沟道反型电容、沟道与源漏交叠电容、亚阈值斜率、漏电流和/或阈值电压，以及所述物理结构特性包括栅长、栅介质厚度、迁移率和/或寄生电阻。

根据本发明的另一方面，还提供了一种电子器件的结构优化方法，包括：根据上述方法，得到电学特性v1与v2之间的相关性，该相关性反映出所述物理结构特性sk；以及选择物理结构特性sk的适当值，以优化该电子器件。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出了根据本发明实施例的器件电学特性相关性分析方法的示意流程图；

图2示出了根据本发明实施例的数据采样扩充的示意流程图；

图3示出了根据本发明实施例的Delaunay三角剖分的示例；以及

图4示出了根据本发明实施例的对CMOS器件中电学特性间相关性进行分析的示例。

具体实施方式

以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知知识和技术的描述，以避免不必要地混淆本发明的概念。

图1示出了根据本发明实施例的器件电学特性相关性分析方法的示意流程图。

如图1所示，根据该实施例的器件电学特性相关性分析方法从步骤101开始。在此，假设要分析的电子器件包括多个电学特性v1、v2、v3、...、vm，其中m是大于1的整数。例如，这种电学特性可以是器件向外部表现出的电压/电流特性等，包括但不限于驱动电流、漏电流、阈值电压等。需要指出的是，电子器件还可以包括其他电学特性。这种电学特性例如可以通过在器件完成之后通过电学测试来测量获得，或者可以通过对器件模型进行仿真来获得。

这些电学特性v1、v2、v3、...、vm中的至少一部分彼此之间具有相关性。在此，假设需要分析特性v1与v2之间的相关性，即

v1＝f(v2，v3，...，vm)。

也就是说，变量v3，...，vm是该系统(即，所分析的电子器件)中对于v1与v2之间的相关性造成影响的其他电学特性或这些电学特性的一部分。这里，以f(...)来表示这种相关性，f(...)可以并非是能够解析表达的函数。

在此，可以将变量v2，v3，...，vm视为(m-1)维空间中的各个维度，从而(v2i，v3i，...，vmi)构成该(m-1)维空间中的一个“点”。相应的v1i(＝f(v2i，v3i，...，vmi))是该“点”处的“函数值”。

以下，为了说明的方便，引入如下定义：

注：“[xi，yi]”中“xi”表示(m-1)维空间中一个离散点，即(v2i，v3i，...，vmi)；“yi”表示该点所对应的函数值，即v1i；

其中，i、k是点和相应函数值的索引。

为了分析v1与v2之间的相关性，需要提供一组数据采样。在此，如图1中100所示，针对有限数目的测量点(v2k，v3k，...，vmk)，获得了相应的v1k值。也就是说，事先获得了测量采样[(v2k，v3k，...，vmk)，v1k]。这种测量采样例如是通过电路测试获得的，或者是通过电路仿真获得的。

但是，如背景技术部分所述，根据有限的测量采样，难以获得v1与v2之间精确的相关性。为此，可能需要扩展这些测量采样。例如，根据这些测量采样，通过插值来获得更多的补充采样，并从而根据由此得到的数目增大的分析采样(包括测量采样和补充采样)来分析v1与v2之间的相关性。分析采样的获得在步骤200中实现(以下，将参照图2详细描述)。

本发明的一个重要特征在于，利用Delaunay三角剖分(triangulation)方法，来选择用于计算补充采样的测量采样。

具体地，如图2所示，在子步骤201中，对于(m-1)维空间中的测量点(v2k，v3k，...，vmk)进行Delaunay三角剖分。图3示出了2维空间(即，m＝3)中Delaunay三角剖分的示例，其中横坐标表示归一化的v2，纵坐标表示归一化的v3(或者横坐标表示归一化的v3，纵坐标表示归一化的v2)。图3中示出的各个三角形为由于Delaunay三角剖分而得到的Delaunay三角剖分区(在2维空间中为三角形，在3维空间中为四面体，以此类推)，其顶点对应于各测量点。Delaunay三角剖分本身对于本领域技术人员来说是公知的，此方法可以将多维空间以测定参数为顶点划分成若干离散单元，在此不再详细描述。

然后，在子步骤202中，选择插值点所处的Delaunay三角剖分区的顶点处的测量点进行插值计算。例如，在图3所示的示例中，箭头所示的插值点处对应的v1i值可以通过选择该插值点所处的Delaunay三角形的三个顶点处相对应的v1k值来计算。

接着，在子步骤203中，通过组合测量点和插值点，得到数目增大的分析点，以便得到更精确的v1与v2之间的相关性。

最后，步骤200在子步骤204结束。

当在步骤200中得到数目增多的分析点之后，在步骤102中可以根据这些分析点(以及相对应的v1i值)，来分析得到v1与v2之间的相关性。

具体地，为了研究特性v1和v2之间的相互关系，需要将其他特性v3，...，vm的影响排除。例如，可以将这些变量固定，使得v3i＝C3，v4i＝C4，...，vmi＝Cm，其中C3、C4、...、Cm是常量。这样，就可以获得v1与v2之间的相关性：v1＝f(v2，C3，...，Cm)。

为此，可以选择分析点中(v2i，v3i＝C3，v4i＝C4，...，vmi＝Cm)的点(以及相应的v1i值)。优选地，可以将插值点本身就确定为(v2i，v3i＝C3，v4i＝C4，...，vmi＝Cm)的点。

最后，该方法在步骤103结束。

上述相关性分析方法有一种特别有利的应用。本领域技术人员知道，电子器件对外部所表现出的电学特性如v1、v2、v3、...、vm是由电子器件本身的物理结构特性(在此以s1、s2、…、sn表示，其中n是大于1的整数)确定的。也就是说，电学特性vi(i＝1，…，m)可以表示为vi＝g(s1，s2，...，sn)，其中g(...)表示电学特性vi对物理结构特性s1、s2、…、sn的依赖性，g(...)可以并非是能够解析表达的函数。

例如，在电子器件为集成电路器件的情况下，电学特性如v1、v2、v3、...、vm可以包括饱和区电流(Ilow)、线性区电流(Idlin)、沟道反型电容(Cinv)、沟道与源漏交叠电容(Cov)，亚阈值斜率(SS)、漏电流(Ioff)、阈值电压(Vtlin)等。集成电路器件的物理结构特性s1、s2、…、sn可以包括栅长(Lgate)、栅介质厚度(Tox)、迁移率(Mob)、寄生电阻(Rpar)等。

利用本发明的上述相关性分析方法，可以分析出单独的物理结构特性sk(k＝1，…，n)对于器件电学特性的作用，具体说明如下。

例如，可以选择电学特性v3、v4…vm，使得它们基本上与器件的某一物理结构特性sk无关。这样，根据上述相关性分析方法得出的v1与v2之间的相关性可以体现出单独的物理结构特性sk对器件电学特性的作用，而排除其他物理结构特性s1、…sk-1、sk+1、…sn的影响，从而可以得知所设置的物理结构特性sk的值是否合适。

例如，在集成电路器件的情况下，当根据一定的设计(具有预定的物理结构特性如栅长、栅介质厚度、迁移率、寄生电阻等)制作出样品器件时，可以对样品器件进行电学测试，以确定该器件的实际电学特性是否满足要求，并因此确定设计是否合适。通过这种电学测试，可以测得多组电学特性值，如上述的[(v2k，v3k，...，vmk)，v1k]。

对于这些测量到的电学特性值，可以利用本发明的上述插值方法来扩充，以便更为精确地分析这些电学特性之间的相关性。在分析这种相关性时，例如可以如上所述选定电学特性v3、v4…vm，使得它们基本上与器件的某一物理结构特性sk无关。从而可以得知该单独的物理结构特性sk对器件电学特性的作用，并因此确定设计时确定的该物理结构特性sk的值是否恰当并相应修改设计。

例如，在器件为CMOS器件的情况下，可以选择v1＝Ilow，v2＝Idlin，v3＝Cinv，v4＝Cov，v5＝SS(即，m＝5)。由于Cinv、Cov、SS受迁移率(Mob)的影响可以忽略，即基本上与Mob无关。这样，根据本发明的上述方法分析得出的相关性Ilow＝f(Idlin，Cinv＝C3，Cov＝C4，SS＝C5)就完全排除了Cinv、Cov、SS浮动的影响，且Ilow相对于Idlin的变化基本上由迁移率Mob决定。也就是说，单独地提取出了物理结构特性Mob对器件电学特性的作用。

类似地，可以选择v1＝Ilow，v2＝Idlin，v3＝Cinv，v4＝Ioff，v5＝Vtlin(即，m＝5)。由于Cinv、Ioff、Vtlin受迁寄生电阻(Rpar)的影响可以忽略，即基本上与Rpar无关。这样，根据本发明的上述方法分析得出的相关性Ilow＝f(Idlin，Cinv＝C3，Ioff＝C4，Vtlin＝C5)就完全排除了Cinv、Ioff、Vtlin浮动的影响，且Ilow相对于Idlin的变化基本上由寄生电阻Rpar决定。也就是说，单独地提取出了物理结构特性Rpar对器件电学特性的作用。

同样地，也可以提取其他单独物理结构特性(如延伸区、晕圈区等)对器件电学特性的作用。

图4中示出了在不同的栅源、漏源电压偏置下，CMOS器件的源漏电流(即，饱和区电流Ilow和线性区电流Idlin)通过排除其他电学特性的影响而提取出的相关性。其中的横坐标、纵坐标分别表示相对于相应统计中值归一化的Idlin和Ilow。具体地，其中的点示出了根据本发明的方法从测量数据(图中灰色三角形所示)所提取出的相关性Ilow＝f(Idlin，Cinv＝C3，Cov＝C4，SS＝C5)；“*”示出了根据本发明的方法从测量数据(未示出)所提取出的相关性Ilow＝f(Idlin，Cinv＝C3，Ioff＝C4，Vtlin＝C5)。

如上所述，相关性Ilow＝f(Idlin，Cinv＝C3，Cov＝C4，SS＝C5)基本上由迁移率Mob决定。在图4中还以实线示出了通过理论/仿真分析所得出的迁移率对Ilow/Idlin作用。发现该实线与根据本发明方法所提取的相关性一致。也就是说，根据本发明的上述方法，确实单独提取出了物理结构特性Mob对于器件电学特性的作用。

同样，如上所述，相关性Ilow＝f(Idlin，Cinv＝C3，Ioff＝C4，Vtlin＝C5)本上由寄生电阻Rpar决定。在图4中还以虚线示出了通过理论/仿真分析所得出的寄生电阻对Ilow/Idlin作用。发现该虚线与根据本发明方法所提取的相关性一致。也就是说，根据本发明的上述方法，确实单独提取出了物理结构特性Rpar对于器件电学特性的作用。

在如上所述提取了物理结构特性如Mob、Rpar对器件电学特性的作用之后，可以分析它们是否适当，并相应修改设计。

尽管以上参照集成电路器件的示例描述了本发明的应用，但是本发明并不局限于此。本领域技术人员应当理解，实际上本发明可以应用于各种多端口(多变量)系统。

以上参照本发明的实施例对本发明予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。

Claims (8)

1.一种电子器件的电学特性相关性分析方法，其中所述电子器件包括多个电学特性v1、v2、v3、...、vm，其中m是大于1的整数，电学特性v2、v3、...、vm构成(m-1)维空间，(v2i，v3i，...，vmi)为所述(m-1)维空间中的点，针对所述(m-1)维空间中的多个离散的测量点(v2k，v3k，...，vmk)，已经获得了电学特性v1的相应多个测量值，其中i、k表示点的索引，

该方法包括：

在所述(m-1)维空间中，对所述多个测量点(v2k，v3k，...，vmk)进行Delaunay三角剖分；

根据Delaunay三角剖分结果，通过插值计算得到多个插值点(v2i，v3i，...，vmi)处电学特性v1的相应多个插值值；以及

根据所述多个测量点、所述多个插值点以及相应的所述多个测量值、所述多个插值值，得到电学特性v1与v2之间的相关性。

2.根据权利要求1所述的方法，其中，插值计算的步骤包括：

利用插值点所处的Delaunay三角剖分区的顶点处的测量点所对应的测量值，来进行插值计算以得到该插值点相对应的插值值，其中所述Delaunay三角剖分区是由于Delaunay三角剖分而得到的。

3.根据权利要求2所述的方法，其中，当m＝3时，Delaunay三角剖分区为三角形；当m＝4时，Delaunay三角剖分区为四面体。

4.根据权利要求1所述的方法，其中，在得到电学特性v1与v2之间的相关性的步骤中，

针对所述多个测量点以及所述多个插值点，选择(v2i，v3i＝C3，v4i＝C4，...，vmi＝Cm)的点以及相对应的电学特性v1的值，来得到电学特性v1与v2之间的相关性，其中C3、C4、...、Cm为常数。

5.根据权利要求4所述的方法，其中，所述多个插值点均为(v2i，v3i＝C3，v4i＝C4，...，vmi＝Cm)的点。

6.根据权利要求1所述的方法，其中，选择所述多个电学特性v1、v2、v3、...、vm，使得v3、...、vm实质上与该电子器件的物理结构特性sk无关，从而得到的电学特性v1与v2之间的相关性反映出所述物理结构特性sk。

7.根据权利要求6所述的方法，其中，所述电子器件包括集成电路器件，以及

所述电学特性包括饱和区电流、线性区电流、沟道反型电容、沟道与源漏交叠电容、亚阈值斜率、漏电流和/或阈值电压，

所述物理结构特性包括栅长、栅介质厚度、迁移率和/或寄生电阻。

8.一种电子器件的结构优化方法，包括：

根据权利要求6所述的方法，得到电学特性v1与v2之间的相关性，该相关性反映出所述物理结构特性sk；以及

选择物理结构特性sk的适当值，以优化该电子器件。

Images