CN102591238B - 非均匀采样电路 - Google Patents

Abstract

本发明公开了一种非均匀采样电路，包括由依次连接的滤波电路、微分电路、整流电路、比例调整电路、电压平移电路、压控振荡电路组成的非均匀采样时钟发生电路。微分电路对滤波后的待采样信号进行微分，输出和待采样信号的信号变化率成比例关系的电压，该电压经过整流、比例调整和电压平移后形成压控振荡电路的控制电压，在压控振荡电路的输出端输出采样频率和待采样信号的信号变化率成比例的采样脉冲。本发明通过形成的采样频率非均匀采样脉冲能够对待采样信号进行非均匀采样，实现在高频段对待采样信号进行高频采样，在低频段对待采样信号进行低频采样，从而能减少采样后的数据量、提高信号的处理和传输速度。

Description

非均匀采样电路

技术领域

本发明涉及一种采样电路，特别是涉及一种非均匀采样电路。

背景技术

从采样时间间隔角度上可以将采样分成均匀采样和非均匀采样两种。均匀采样的采样时间间隔完全相等，而非均匀采样的采样时间间隔不是恒定的。实际应用中广泛采用均匀采样。但对于采样时段内频率随时间变化很大的信号，如果采用均匀采样，按照采样定理，采样频率应该至少是信号最高频率的两倍，在整个采样时间段内不论对信号的高频段还是低频段都以该频率进行采样。这样会造成很大的数据冗余，给数据的存储、处理和传输都带来沉重的负担。如果采用非均匀采样，对信号的高频段进行高频采样，低频段进行低频采样，可以减少采样后的数据量、提高信号的处理和传输速度。

发明内容

本发明所要解决的技术问题是提供一种非均匀采样电路，能产生非均匀采样时钟，控制模数转换器对信号进行非均匀采样，实现在高频段对信号进行高频采样，在低频段对信号进行低频采样，从而能减少采样后的数据量、提高信号的处理和传输速度。

为解决上述技术问题，本发明提供的非均匀采样电路包括一非均匀采样时钟发生电路，用于接收待采样信号并输出采样脉冲，所述采样脉冲的采样频率和所述待采样信号的信号变化率成线性关系。所述非均匀采样时钟发生电路至少包括：微分电路、压控振荡电路。所述微分电路用于接收所述待采样信号并对所述待采样信号进行微分、并输出一个和所述待采样信号的信号变化率成线性关系的输出信号。所述压控振荡电路用于接收所述微分电路的输出信号、并在所述微分电路的输出信号的控制下输出所述采样脉冲。

进一步的改进是，所述非均匀采样时钟发生电路还包括一滤波电路，所述滤波电路的输入端连接所述待采样信号，所述滤波电路的输出端连接至所述微分电路的输入端，所述滤波电路用于在所述待采样信号输入到所述微分电路之前将所述待采样信号的噪声滤除。

进一步的改进是，所述非均匀采样时钟发生电路还包括一整流电路，所述整流电路用于在所述微分电路的输出信号输入到所述压控振荡电路之前对所述微分电路的输出信号进行整流，使所述微分电路的输出信号整流为正值，以满足所述压控振荡电路对输入电压为正值的要求。

进一步的改进是，所述非均匀采样时钟发生电路还包括一比例调整电路，所述比例调整电路连接于所述整流电路和所述压控振荡电路之间，所述比例调整电路用于在所述微分电路的输出信号输入到所述压控振荡电路之前对所述微分电路的输出信号进行比例调整，使得比例调整后的输入到所述压控振荡电路的所述微分电路的输出信号的最大值不超过所述压控振荡电路对输入电压的最大值的要求，以及使得所述压控振荡电路输出的所述采样脉冲的最高采样频率高于所述待采样信号的信号带宽的一倍。

进一步的改进是，所述非均匀采样时钟发生电路还包括一电压平移电路，所述电压平移电路连接于所述比例调整电路和所述压控振荡电路之间，所述电压平移电路用于在所述微分电路的输出信号输入到所述压控振荡电路之前将所述微分电路的输出信号增加一个直流量、或者减少一个直流量，为所述非均匀采样时钟发生电路设置一个最低采样频率。

进一步的改进是，非均匀采样电路还包括一延迟电路和一模数转换器；所述延迟电路的输入端和所述微分电路的输入端相连，所述延迟电路用于接收所述待采样信号，并将所述待采样信号进行延迟后输出到所述模数转换器一个输入端；所述延迟电路的延迟时间等于所述微分电路输入的所述待采样信号和所述压控振荡电路输出的所述采样脉冲之间的延迟时间；所述模数转换器的另一输入端连接所述压控振荡电路的输出端，所述模数转换器在所述采样脉冲的控制下对所述待采样信号进行采样并形成采样信号，所述模数转换器的输出端输出所述采样信号。

进一步的改进是，所述非均匀采样电路还包括一基准时钟电路和一数据处理模块。所述基准时钟电路输出端连接至所述数据处理模块的第一个输入端并为所述数据处理模块提供基准时钟；所述压控振荡电路的输出端连接至所述数据处理模块的第二个输入端，所述模数转换器的输出端连接至所述数据处理模块的第三个输入端；所述数据处理模块根据所述基准时钟和所述采样脉冲计算采样的时间间隔，并对所述采样信号进行读取、储存以及根据所述采样脉冲的时间间隔和各采样点的采样值实现信号重建。

进一步的改进是，所述数据处理模块为微处理器(MPU)、微控制单元(MCU)、中央处理器(CPU)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)或复杂可编程逻辑器件(CPLD)。

本发明非均匀采样电路的非均匀采样时钟发生电路能根据待采样信号的信号变化率不同而实时改变采样脉冲的采样频率，从而能产生非均匀采样时钟，控制模数转换器对待采样信号进行非均匀采样，实现在高频段对待采样信号进行高频采样，在低频段对待采样信号进行低频采样，从而能减少采样后的数据量、提高信号的处理和传输速度。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是本发明实施例非均匀采样电路的结构图；

图2是本发明实施例非均匀采样电路的非均匀采样波形图；

图3是本发明实施例非均匀采样电路的第一部分的电路图；

图4是本发明实施例非均匀采样电路的第二部分的电路图；

图5是本发明实施例非均匀采样电路的第三部分的电路图。

具体实施方式

如图1所示是本发明实施例非均匀采样电路的结构图；图3至图5是本发明实施例非均匀采样电路的第一至三部分的电路图。

本发明实施例非均匀采样电路，包括：滤波电路1、微分电路2、整流电路3、比例调整电路4、电压平移电路5、压控振荡电路6、延迟电路7、A/D(模数)转换器8、基准时钟电路9和数据处理模块10。

其中所述滤波电路1、微分电路2、整流电路3、比例调整电路4、电压平移电路5和压控振荡电路6组成一非均匀采样时钟发生电路，用于接收待采样信号并输出采样脉冲，所述采样脉冲的采样频率和所述待采样信号的信号变化率成比例。

所述滤波电路1的输入端连接所述待采样信号，所述滤波电路1的输出端连接至所述微分电路2的输入端，所述滤波电路1用于滤除所述待采样信号的噪声。所述滤波电路1的电路结构如图3中的虚线框11所示，所述滤波电路1是由R4、R5、C3、C8、U10构成，其中U10为运算放大器。因为微分电路2对噪声比较敏感，设置滤波电路1可以使电路工作更加稳定。

所述微分电路2的输出端连接至所述整流电路3的输入端，所述微分电路2用于对所述待采样信号进行微分。所述微分电路2的电路结构如图3中的虚线框12所示，所述微分电路2是由R1、R2、R3、C1、C2、C5、U7构成，所述微分电路2的输入电压和输出电压的关系近似为：

其中，K1是一个和电路结构有关的常数。可见，输出电压的幅值和输入信号的变化率成正比。

所述整流电路3的输出端连接至所述比例调整电路4的输入端，所述整流电路3将所述微分电路2的输出整流为正值，以满足所述压控振荡电路对输入电压必须为正值的要求。所述整流电路3的电路结构如图3中的虚线框13所示，所述整流电路3是由U6、U8及其相关的电阻、电容和二极管构成。由于后面的所述压控振荡电路6对输入负电压有限制，因此需要先通过所述整流电路3将所述微分电路2输出的电压整流为正输出的电压，以满足所述压控振荡电路6的要求。

所述比例调整电路4的输出端连接至所述电压平移电路5的输入端，所述比例调整电路4的电路结构如图4中的虚线框14所示，所述比例调整电路4是由U9、U11及相关阻容元件构成，为一个两级比例放大电路。所述比例调整电路4用于对所述整流电路3的输出进行比例调整，所述比例调整电路4对所述整流电路3的输出进行比例调整的比例的大小根据需要采样的最高频率和最低频率以及所述压控振荡电路6对输入信号大小的要求而定。最后需要将所述待采样信号的信号变化率和相应的所述采样脉冲的采样频率的比例关系调整为合适的值；该合适的值满足：使得比例调整后的输入到所述压控振荡电路6的所述微分电路2的输出信号的最大值不超过所述压控振荡电路6对输入电压的最大值的要求，以及使得所述压控振荡电路6输出的所述采样脉冲的最高采样频率高于所述待采样信号的信号带宽的一倍。

所述电压平移电路5的输出端连接至所述压控振荡电路6的输入端，所述电压平移电路5用于将所述比例调整电路4的输出值增加一个直流量、或者减少一个直流量，为所述非均匀采样时钟发生电路设置一个最低采样频率。所述电压平移电路5的电路结构如图4中的虚线框15所示，所述电压平移电路5是由U12及相关阻容元件构成。设置所述电压平移电路5的目的是为了保证本发明实施例非均匀采样电路系统有合适的最低采样频率。在输入信号为直流信号时，系统将以最低采样频率采样。这部分电路可根据需要选用。

所述压控振荡电路6的输出端为所述非均匀采样时钟发生电路的输出端，所述电压平移电路5的输出作为所述压控振荡电路6的控制电压，所述压控振荡电路6的输出端输出所述采样脉冲。所述压控振荡电路6的电路结构如图4中的虚线框16所示，所述压控振荡电路6是由U1及相关阻容元件构成，核心元件U1为压控振荡器。压控振荡电路输出振荡脉冲，该振荡脉冲作为采样脉冲，采样脉冲的采样频率和输入控制电压的幅值成线性关系。

本发明实施例的所述非均匀采样时钟发生电路中的信号传递关系为：设所述采样信号为x(t)，经所述微分电路2微分后的输出信号为

经所述整流电路3整流后的输出信号为

再经比例调整电路4和电压平移电路5后输出信号为

其中k为比例调整电路4的比例系数，δ为电压平移电路5的偏移量；再经压控振荡电路6后输出采样脉冲信号，采样脉冲信号的采样频率为

其中p为压控振荡电路6的比例系数。其中，通过调整k的大小能够所述待采样信号的信号变化率和相应的所述采样脉冲的采样频率的比例关系调整为合适的值；该合适的值即为：的最大值不超过所述压控振荡电路6允许的范围，而且最高采样频率

高于所述待采样信号的信号带宽的一倍。

所述延迟电路7的输入端和所述滤波电路1的输出端连接，所述延迟电路7的输出端连接到所述模数转换器8一个输入端；所述延迟电路7的延迟时间等于所述滤波电路1输出的所述待采样信号和所述压控振荡电路6输出的所述采样脉冲之间的延迟时间。所述延迟电路7的电路结构如图3中的虚线框17所示，所述延迟电路7是由U13、R6、R13、R25、C11构成。由图1可以看出，由于硬件的延时，所述压控振荡电路6输出的采样脉冲相对于所述微分电路2检测的待采样信号变化有滞后，这样会造成采样脉冲相对于理想采样位置的滞后，所以采用所述延迟电路7将待采样信号延时输出，以补偿采样脉冲的滞后。

所述模数转换器8的另一输入端连接所述压控振荡电路6的输出端，所述模数转换器8在所述采样脉冲的控制下对所述待采样信号进行采样并形成采样信号，所述模数转换器8的输出端输出所述采样信号。

如图5所示，所述模数转换器8由U24构成，U24为集成A/D转换器ADC0809。由所述压控振荡电路6产生的、采样频率和待采样信号变化率成线性关系的采样脉冲作为ADC0809的采样时钟，对输入信号进行采样和A/D转换。转换结果送给微处理器AT89C51。ADC0809的输入信号为待采样信号经所述延时电路7后的输出信号。因为待采样信号经过滤波、微分、整流、比例调整、电压平移、压控振荡环节后，输出的采样脉冲相对于原来的信号位置有滞后，延时电路7将待采样信号延迟后再进行采样可以补偿这个滞后。

所述基准时钟电路9输出端连接至所述数据处理模块10的第一个输入端并为所述数据处理模块10提供基准时钟。

所述压控振荡电路6的输出端连接至所述数据处理模块10的第二个输入端，所述模数转换器8的输出端连接至所述数据处理模块10的第三个输入端。所述数据处理模块10根据所述基准时钟和所述采样脉冲计算采样的时间间隔，并对所述采样信号进行读取、储存和处理。所述数据处理模块10为MPU、MCU、CPU、FPGA、DSP或CPLD。

如图5所示，本发明实施例中所述数据处理模块10采用U23，U23为微处理器AT89C51。AT89C51读取、存储并处理A/D转换的结果。同时，压控振荡电路输出的振荡脉冲也送给AT89C51。AT89C51根据系统时钟确定振荡脉冲的采样时间。

如图2所示，是本发明实施例非均匀采样电路的非均匀采样波形图。曲线①为待采样信号的波形，曲线②为待采样信号经过滤波、微分、整流等处理后输出的控制电压波形，曲线③为在控制电压的控制下产生的采样脉冲的波形。可以看出，在待采样信号波形比较平缓的AB段，采样脉冲的采样频率为44Khz。在待采样信号波形变化比较快的BC段，采样频率为60Khz。如果采样频率为单一的60Khz，则AB段的采样点要多约50％。所以本发明实施例非均匀采样电路的非均匀采样时钟发生电路能根据待采样信号的信号变化率不同而实时改变采样脉冲的采样频率，从而能产生非均匀采样时钟，控制模数转换器对待采样信号进行非均匀采样，实现在高频段对待采样信号进行高频采样，在低频段对待采样信号进行低频采样，从而能减少采样后的数据量、提高信号的处理和传输速度。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (8)

1.一种非均匀采样电路，其特征在于，包括一非均匀采样时钟发生电路，用于接收待采样信号并输出采样脉冲，所述采样脉冲的采样频率和所述待采样信号的信号变化率成线性关系；

所述非均匀采样时钟发生电路至少包括：微分电路、压控振荡电路；

所述微分电路用于接收所述待采样信号并对所述待采样信号进行微分、并输出一个和所述待采样信号的信号变化率成线性关系的输出信号；

所述压控振荡电路用于接收所述微分电路的输出信号、并在所述微分电路的输出信号的控制下输出所述采样脉冲；

所述非均匀采样时钟发生电路还包括一整流电路，所述整流电路用于在所述微分电路的输出信号输入到所述压控振荡电路之前对所述微分电路的输出信号进行整流，使所述微分电路的输出信号整流为正值，以满足所述压控振荡电路对输入电压为正值的要求。

2.如权利要求1所述的非均匀采样电路，其特征在于：所述非均匀采样时钟发生电路还包括一滤波电路，所述滤波电路的输入端连接所述待采样信号，所述滤波电路的输出端连接至所述微分电路的输入端，所述滤波电路用于在所述待采样信号输入到所述微分电路之前将所述待采样信号的噪声滤除。

3.如权利要求1所述的非均匀采样电路，其特征在于：所述非均匀采样时钟发生电路还包括一比例调整电路，所述比例调整电路连接于所述整流电路和所述压控振荡电路之间，所述比例调整电路用于在所述微分电路的输出信号输入到所述压控振荡电路之前对所述微分电路的输出信号进行比例调整，使得比例调整后的输入到所述压控振荡电路的所述微分电路的输出信号的最大值不超过所述压控振荡电路对输入电压的最大值的要求，以及使得所述压控振荡电路输出的所述采样脉冲的最高采样频率高于所述待采样信号的信号带宽的一倍。

4.如权利要求4所述的非均匀采样电路，其特征在于：所述非均匀采样时钟发生电路还包括一电压平移电路，所述电压平移电路连接于所述比例调整电路和所述压控振荡电路之间，所述电压平移电路用于在所述微分电路的输出信号输入到所述压控振荡电路之前将所述微分电路的输出信号增加一个直流量、或者减少一个直流量，为所述非均匀采样时钟发生电路设置一个最低采样频率。

5.如权利要求1所述的非均匀采样电路，其特征在于：非均匀采样电路还包括一延迟电路和一模数转换器；

所述延迟电路的输入端和所述微分电路的输入端相连，所述延迟电路用于接收所述待采样信号，并将所述待采样信号进行延迟后输出到所述模数转换器一个输入端；所述延迟电路的延迟时间等于所述微分电路输入的所述待采样信号和所述压控振荡电路输出的所述采样脉冲之间的延迟时间；

所述模数转换器的另一输入端连接所述压控振荡电路的输出端，所述模数转换器在所述采样脉冲的控制下对所述待采样信号进行采样并形成采样信号，所述模数转换器的输出端输出所述采样信号。

6.如权利要求5所述的非均匀采样电路，其特征在于：所述非均匀采样时钟发生电路还包括一滤波电路，所述滤波电路的输入端连接所述待采样信号，所述滤波电路的输出端连接至所述微分电路的输入端所述延迟电路的输入端，所述滤波电路用于在所述待采样信号输入到所述微分电路之前将所述待采样信号的噪声滤除。

7.如权利要求5所述的非均匀采样电路，其特征在于：所述非均匀采样电路还包括一基准时钟电路和一数据处理模块；

所述基准时钟电路输出端连接至所述数据处理模块的第一个输入端并为所述数据处理模块提供基准时钟；

所述压控振荡电路的输出端连接至所述数据处理模块的第二个输入端，所述模数转换器的输出端连接至所述数据处理模块的第三个输入端；所述数据处理模块根据所述基准时钟和所述采样脉冲计算采样的时间间隔，并对所述采样信号进行读取、储存以及根据所述采样脉冲的时间间隔和各采样点的采样值实现信号重建。

8.如权利要求7所述的非均匀采样电路，其特征在于：所述数据处理模块为微处理器、微控制单元、中央处理器、现场可编程门阵列、数字信号处理器或复杂可编程逻辑器件。

Images