CN102577193B - 使用虚拟网络延迟的网络时序分配和同步 - Google Patents

使用虚拟网络延迟的网络时序分配和同步 Download PDF

Info

Publication number
CN102577193B
CN102577193B CN201080015430.0A CN201080015430A CN102577193B CN 102577193 B CN102577193 B CN 102577193B CN 201080015430 A CN201080015430 A CN 201080015430A CN 102577193 B CN102577193 B CN 102577193B
Authority
CN
China
Prior art keywords
time stamp
time
dll
assembly
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080015430.0A
Other languages
English (en)
Other versions
CN102577193A (zh
Inventor
弗兰库斯·塞格·浮路岗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN102577193A publication Critical patent/CN102577193A/zh
Application granted granted Critical
Publication of CN102577193B publication Critical patent/CN102577193B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明揭示一种网络组件，其包含：源延迟锁定环路(S-DLL)；源时戳队列(S-Q)，其耦合到所述S-DLL；以及交换结构，其耦合到所述S-Q，使得所述S-Q定位于所述交换结构与所述S-DLL之间，且其中所述S-DLL经配置以耦合到绝对时序组件。本发明揭示一种网络节点间传输同步的实现方法，其包含：对在多个时戳间隔处来自源节点的多个时戳进行排队；在相同的时戳间隔处将所述所接收的时戳返回到所述源节点；接收对应于所述时戳的多个偏移，所述偏移是使用来自所述源节点的所述时戳的虚拟延迟时间来计算的；以及在处理额外时戳以使传输同步且建立与所述源节点的频率对准之前，对准所述排好队的时戳以匹配于所述虚拟延迟时间。

Description

使用虚拟网络延迟的网络时序分配和同步
相关申请案的交叉参考
本发明要求2010年1月5日Serge Fourcand递交的发明名称为“使用虚拟网络延迟的网络时序分配和同步(Network Timing Distribution andSynchronization Using Virtual Network Delays)”的第61/292,433号美国临时专利申请案的在先申请优先权，以及要求2010年10月12日Serge Fourcand递交的发明名称为“使用虚拟网络延迟的网络时序分配和同步(NetworkTiming Distribution and Synchronization Using Virtual Network Delays)”的第12/902,457号美国专利申请案的在先申请优先权，该等在先申请的内容均如同全文再现以引入的方式并入本文本中。
技术领域
无
背景技术
以太网因为其灵活性、分散性和可扩展性而成为多种网络的优选协议。以太网包括用于局域网(LAN)的一系列基于帧的计算机网络技术，且针对开放式系统互连(OSI)网络模型的物理层以及数据链路层处的共同寻址格式和媒体接入控制(MAC)界定了众多布线和信令标准。以太网的灵活性表现在其允许使用各自具有不同传输速度的各种节点跨不同类型的媒体来输送可变大小的数据包。
同步光纤网络(SONET)/同步数字体系(SDH)是标准化的多路复用协议，其经由光纤或电气接口来传递多个数字位流。归因于SONET/SDH协议的中立性和面向输送的特征，SONET/SDH用于经由同一光纤或电线输送实质上大量的电话呼叫和数据业务而没有同步问题。SONET/SDH网络传输标准是基于时分多路复用(TDM)。TDM是两个或两个以上信号或位流在表面上作为一个通信信道中的子信道同时进行传递但在物理上在信道上轮流进行传递的一种技术。这通过将时域划分为例如具有大约相同长度的多个复现时隙来实现，其中每一子信道使用一个时隙。由此，对于每一子信道，一个TDM帧对应于一个时隙。在使用SONET/SDH和/或TDM的网络中，例如在一些以太网网络中，节点通过交换多个时间参考或时戳来使其传输同步。
发明内容
在一个方面中，本发明包括一种网络组件，其包含：源延迟锁定环路(S-DLL)；源时戳队列(S-Q)，其耦合到所述S-DLL；以及交换结构，其耦合到所述S-Q，使得所述S-Q定位于所述交换结构与所述S-DLL之间，且其中所述S-DLL经配置以耦合到绝对时序组件。
在另一方面中，本发明包括一种网络组件，其包含：S-DLL单元，其经配置以在多个时戳间隔处将多个时戳发送到目的地节点；以及源队列，其经配置以对在相同的时戳间隔处从所述目的地节点返回的所述时戳进行排队，其中所述S-DLL单元进一步经配置以处理排好队的时戳以基于去往所述目的地节点的所述时戳的虚拟延迟时间来计算对应于所述时戳的多个偏移且将所述偏移发送到所述目的地节点。
在第三方面中，本发明包括一种网络节点间传输同步的实现方法，其包含：对在多个时戳间隔处来自源节点的多个时戳进行排队；在相同的时戳间隔处将所述所接收的时戳返回到所述源节点；接收对应于所述时戳的多个偏移，所述偏移是使用来自所述源节点的所述时戳的虚拟延迟时间来计算的；以及在处理额外时戳以使传输同步且建立与所述源节点的频率对准之前，对准排好队的时戳以匹配于所述虚拟延迟时间。
从以下结合附图所进行的详细描述和权利要求书中将更清楚地理解这些和其它特征。
附图说明
为了更完整地理解本发明，现在参考以下结合附图和详细描述进行的简要描述，其中相同参考标号表示相同部分。
图1为时戳转发系统的实施例的示意图。
图2为时戳转发系统的另一实施例的示意图。
图3为网络架构的实施例的示意图。
图4为时戳转发序列的实施例的协议图。
图5为通用计算机系统的实施例的示意图。
具体实施方式
最初应理解，尽管下文提供一个或一个以上实施例的说明性实施方案，但可使用任何数目种技术，不管是当前已知还是现有的，来实施所揭示的系统和/或方法。本发明绝均不应限于下文所描述的说明性实施方案、图式和技术，包括本文中所说明和描述的示范性设计和实施方案，但可在所附权利要求书的范围及其等效物的全部范围内进行修改。
本文中所揭示的是用于使在例如以太网节点等网络节点之间的传输同步的系统和方法。为了使其传输同步，源节点与目的地节点可交换多个时戳并对其进行排队，所述时戳指示所述两个节点之间的虚拟延迟时间。所述虚拟延迟时间可对应于所述两个节点之间的最大预期半往返行程延迟。源节点可将时戳发送到目的地节点，目的地节点可将所述时戳排队且在不处理所述时戳的情况下返回所述时戳。所发送的时戳可指示目的地节点处的实际接收时间。源节点可接收所返回的时戳且将其排队。源节点可处理排好队的时戳以考虑到目的地节点处根据虚拟延迟时间的预期接收时间与目的地节点所指示的实际接收时间之间的任何偏移。目的地节点接着可使用所述偏移来准确地对准并处理排好队的时戳以使虚拟延迟时间匹配于所述时戳的实际半往返行程延迟。由于虚拟延迟时间超过所述两个节点之间的任何预期输送延迟，所以此时戳转发方案可考虑到所述节点之间的任何实际输送延迟且保证所述两个节点之间的大致相等的半往返行程延迟。
图1说明时戳转发系统100的实施例，其可改进网络节点之间的传输同步。举例来说，时戳转发系统100可在以太网网络、基于TDM的网络、LAN、无源光网络(PON)、数字订户线(DSL)系统或使用时钟/时序参考来使传输同步的任何网络中实施。时戳转发系统100可包含源节点101、目的地节点102，以及可选的定位于源节点101与目的地节点102之间的至少一个过渡节点103。时戳转发系统100还可包含绝对时序单元110和时序参考单元112，其可耦合到源节点101或位于网络中的任何其它组件或节点处。
源节点101、目的地节点102和过渡节点103可为经配置以在网络中传送例如以太网或因特网协议(IP)包等包或帧的任何装置、组件或设备。举例来说，源节点101、目的地节点102和过渡节点103可包括桥接器、交换机、路由器或此类装置的各种组合。所述节点可包含多个用于从其它节点接收包的进入端口或单元、用以确定将向哪些节点发送包的逻辑电路以及多个用于将帧发射到其它包的外出端口或单元。
源节点101可包含S-DLL单元114、第一振荡(OSC)电路115、第一本地时间单元116、S-Q118、第一交换结构120、第一转发MAC单元122、第一接收MAC单元123、第一发射物理层(PHY)单元124和第一接收PHY单元125。目的地节点102可包含第二接收PHY单元128、第二接收MAC单元130、第二转发MAC单元131、第二转发PHY单元129、第二交换结构132、目的地队列(D-Q)134、目的地延迟锁定环路(D-DLL)单元136、第二OSC电路137和第二本地时间单元138。源节点101和目的地节点102的组件可如图1所示来布置且可使用硬件、软件或两者来实施。
S-DLL单元114可经配置以接收时序参考，例如以包的形式。所述时序参考可由时序参考单元112基于绝对时间(Abs-Time)来发送，所述绝对时间可由例如网络时钟等绝对时序单元110来提供。可在等于绝对间隔(Abs-Int)，例如等于大约125微秒的多个后续时间间隔处例如周期性地产生多个时序参考。S-DLL单元114可在Abs-Int中接收每一时序参考且使用所述时序参考来更新第一本地时间单元116中的本地时间，所述第一本地时间单元116可为源节点的本地时钟。S-DLL单元114可使用来自第一OSC电路115的振荡信号来在正确的时间间隔处更新本地时间。举例来说，S-DLL单元114可在Abs-Time之后的时戳产生参考(TS-Gen-Ref)时间处接收来自时序参考单元112的时序参考，且第一本地时序单元116可在TS-Gen-Ref时间之后的源时间(Src-Time)处更新本地时间。
S-DLL可使用在Abs-Int中所接收的至少一个时序参考来在对应的时戳间隔(TS-Int)中产生至少一个时戳。因而，TS-Int的最小分辨率可为一个Abs-Int，例如，包括至少一个Abs-Int。或者，TS-Int可包含整数数目个Abs-Int。每一时戳可包含由本地时间单元116指示的本地时间。因而，S-DLL单元114可产生多个时戳且在多个后续时间间隔TS-Int内依序发射所述多个时戳。举例来说，S-DLL单元114可在X个TS-Int内在多个对应的X个包中将X个时戳(X为整数)发送到第一交换结构120。所述X个时戳可被发送以针对时戳到达目的地节点102处而引入虚拟延迟时间。所述虚拟延迟时间可等于用于一个时戳的时间间隔TS-Int与所转发时戳的数量X的乘积，例如，XxTS-Int。
数量X可根据网络参数和/或网络拓扑来估计或推导以考虑到源节点101与目的地节点102之间的最大预期半往返行程延迟。具体地说，可确定数量X以引入超过源节点101与目的地节点102之间的任何预期半往返行程延迟的虚拟延迟时间。因此，虚拟延迟时间可确定从源节点101到目的地节点102的前向行程延迟时间D1。所述预期半往返行程延迟可包含多个延迟源中的任一者。举例来说，延迟可包括数字化延迟、内部(节点)输送延迟、来自其它内部业务源的包争用延迟和/或源节点交换延迟。延迟还可包括源MAC延迟(用于传播和/或存储与转发)、源PHY延迟(用于传播和/或调整)、跨越延迟(固定和可变两者)、过渡节点/网络延迟、目的地PHY延迟(用于传播和/或调整)、目的地MAC延迟(用于传播和/或调整)和/或目的地节点交换延迟，例如，如果D-DLL单元136位于出口的话。
在一实施例中，X个TS-Int中的每一者可大约等于偶数整数数目个Abs-Int，例如可被二整除，以针对源节点101与目的地节点102之间的前向行程和反向行程提供大致相等的延迟。另外，X个转发时戳中的每一者可指示目的地节点102处的预期接收时间，所述预期接收时间是基于虚拟延迟时间XxTS-Int。举例来说，预期接收时间可大约等于来自源的用于每一时戳的前向传输(Fwd-Tx-S)时间(来自S-DLL单元114)与虚拟延迟时间XxTS-Int的总和。可根据第一本地时序单元116中的本地时间来获得用于每一时戳的Fwd-Tx-S时间。
第一交换结构120可经配置以接收并交换来自S-DLL单元114的不同业务类型且转发所述业务。举例来说，不同业务可对应于不同位速率和/或编码方案。第一交换结构120可将来自S-DLL114的X个时戳例如作为包或时序参考(值)而转发到第一转发MAC单元122，第一转发MAC单元122可将所述时戳包封/编码在MAC层包中。第一转发PHY单元124可接收来自第一转发MAC单元122的MAC层包，将所述MAC层包包封/编码在PHY层包中，例如在以太网包中，且将所述包发送到过渡节点103。随后，过渡节点103可将所述包转发到目的地节点102。在其它实施例中，可在没有过渡节点103的情况下直接将所述包从源节点101转发到目的地节点102。
在目的地节点102处，第二接收PHY单元128可对PHY层包进行去封/解码以获得MAC层包，且第二接收MAC单元130可接着对MAC层包进行去封/解码以获得X个时戳。接着可将X个时戳转发到第二交换结构132，所述第二交换结构132可经配置为大致类似于第一交换结构120且将X个时戳转发到D-Q134。
D-Q134可在TS-Int处接收N个时戳中的每一者且将X个时戳中的每一者排队。因此，可确定D-Q134的大小以容纳大约X个时戳。随后，可将X个时戳中的每一者从D-Q134转发到D-DLL单元136。D-DLL单元136可例如在目的地前向处理(Fwd-Pro-D)时间处接收每一时戳，且在不处理所述时戳的情况下在相同TS-Int处在反向方向上返回所述时戳。然而，D-DLL单元136可在返回时戳之前将实际接收时间，例如Fwd-Pro-D，添加到每一时戳。可根据第二本地时间单元138所指示的本地时间来将实际接收时间添加到时戳。第二交换结构132可例如在目的地反向传输(Rev-Tx-D)时间处接收每一返回时戳，且经由第二转发MAC单元131将所述时戳转发到第二转发PHY单元129。Fwd-Rx-D时间与Rev-Ts-D时间之间的差可等于D2。随后，可经由过渡节点103将所述时戳返回到源节点101。因此，可每次一个地且在对应的TS-Int内接收、排队且返回所述X个时戳。
可在源节点101中接收时戳且经由第一接收PHY单元125、第一接收MAC单元123和第一交换结构120将其转发到S-Q118。可在对应的TS-Int中接收每一时戳且在S-Q118中对其进行排队。可确定S-Q118的大小以容纳大约X个时戳。举例来说，S-Q118可在源反向接收(Rev-Rx-S)时间处接收每一时戳。由于在大致相等的TS-Int处转发和返回所述X个时戳中的每一者，所以反向行程中的虚拟延迟时间D3可等于前向行程中的虚拟延迟时间D1，例如，等于大约XxTS-Int。虚拟延迟时间D3可等于用于每一时戳的Rev-Rx-S时间与Rev-Tx-D时间之间的差。
在S-Q118接收所述X个时戳并对其进行排队之后，S-Q118可将排好队的时戳转发到S-DLL单元114。S-DLL单元114可处理S-Q118中的时戳中的每一者以获得或计算对应的往返行程延迟时间，例如D1、D2与D3的总和。举例来说，总往返行程延迟时间可等于Rev-Rx-S时间与Fwd-Tx-S之间的差。S-DLL单元114可接着针对每一时戳计算由目的地节点102所指示的实际接收时间与基于所使用的虚拟延迟时间的预期接收时间之间的差或偏移。举例来说，偏移可等于由S-DLL单元114获得的半往返行程与所使用的虚拟延迟时间之间的差。如果目的地节点102处的实际接收时间大于目的地节点102处的预期接收时间，那么偏移可为正，或如果实际接收时间小于预期接收时间，那么偏移可为负。因而，可每次一个地且在对应的TS-Int内接收所返回的X个时戳并对其进行排队，且随后可处理所述时戳。
由于虚拟延迟时间可在所述节点之间的两个方向上超过任何预期延迟，所以偏移可大致考虑到节点之间的任何输送延迟以及目的地节点102和/或源节点101中的内部延迟。举例来说，所计算的偏移可对应于目的地节点102处的Fwd-Rx-D时间与Fwd-Pro-D时间之间的差或滞后。偏移还可相当于时戳包延迟变化、无序包传输、重复包传输、丢失或损坏的包或其组合。
源节点101可接着将所计算的偏移发送到目的地节点102，目的地节点102可使用所述偏移来恰当地对准或移位D-Q134中的X个排好队的时戳，之后在D-DLL单元136中处理所述时戳。可每次一个地将所述偏移发送到目的地节点102且在对应的TS-Int内到达目的地节点102，或可在源节点101处处理所述X个时戳之后共同地发送。目的地节点102可使用每一所接收的偏移来恰当地对准对应于所述偏移的排好队的时戳(在D-Q134中)。举例来说，如果偏移为负，则可将D-Q134中的时戳移位到与所述偏移成比例的较高指数，或如果偏移为正，则可将其移位到与所述偏移成比例的较低指数。移位或恰当地对准D-Q134中的时戳可保证大致根据与虚拟延迟时间匹配的预期半往返行程延迟在预期接收或到达时间处在D-DLL136中接收每一时戳。因此，可每次一个地且在TS-Int内由D-DLL单元136处理经恰当对准且排好队的时戳以例如根据所述时戳中所指示的源节点101的本地时间来准确地更新第二本地时间单元138中的本地时间。
可在目的地节点102处在大约距源节点101处的本地时间有虚拟延迟时间处处理经恰当对准的X个时戳中的每一者，这可保证补偿所述两个节点之间的所有可能延迟。另外，可在源节点101中所使用的相同TS-Int处处理所述X个时戳中的每一者，这可改进所述两个节点之间的时间同步。D-DLL单元136可使用来自第二OSC电路137的振荡信号来在正确的时间间隔处，例如在每一Abs-Int处，更新本地时间。因此，目的地节点102处的本地时间和源节点101处的本地时间均可经同步或与Abs-Time匹配。
在源节点101与第二节点102之间使用所确定数量X个时戳来实施上述时戳转发方案。如所描述，所述数量X个时戳可针对在两个节点之间的前向方向和反向方向中的每一者上输送包引入大致相等的延迟时间。因此，此时戳转发方案可适合于在源节点与目的地节点之间具有不对称数据输送的网络，例如，其中前向(或上游)路径可具有与反向(或下游)路径不同的带宽。举例来说，所述时戳转发方案可在PON中实施，其中下游信道可具有比上游信道大的带宽。因此，可使用虚拟延迟时间来针对下游和上游信道两者中所输送的时戳引入大致相等的延迟时间，所述虚拟延迟时间可大于下游信道延迟和上游信道延迟中的每一者。
另外，在节点处对X个时戳进行排队可补偿节点之间的时戳包延迟变化(PDV)。目的地节点102中的时戳处理时间，例如D2，可能不受PDV影响，因为所引入的虚拟延迟时间XxTS-Int可能大于节点之间的任一方向上的最大网络包延迟。还可确定时间XxTS-Int以允许在D-Q134和/或S-Q118中进行充分缓冲，以便支持对无序时戳包的重新排序以及对重复时戳包的处置。还可设置时间XxTS-Int以允许进行充分缓冲，从而准确地内插由丢失或损坏的时戳包引起的丢失数据，例如，通过使用在队列中处于丢失的时戳数据之前和之后的时序数据来进行内插。还可将X个时戳交换多次，例如在不同的时间周期内，以重复所述时戳转发方案且因此周期性地或在需要时维持传输同步。
图2说明时戳转发系统200的另一实施例。时戳转发系统200可包含源节点201、目的地节点202、至少一个过渡节点203、绝对时序单元210和时序参考单元212，其可经配置为大致类似于时戳转发系统100的对应组件。因此，源节点201可包含S-DLL单元214、第一OSC电路215、第一本地时间单元216、S-Q218、第一交换结构220、第一转发MAC单元222、第一接收MAC单元223、第一转发PHY单元224和第一接收PHY单元225。目的地节点202可包含第二接收PHY单元228、第二接收MAC单元230、第二转发MAC单元231、第二转发PHY单元229、第二交换结构232、D-Q234、D-DLL单元236、第二OSC电路237和第二本地时间单元238。源节点201和目的地节点202的组件可经布置为大致类似于时戳转发系统100的对应组件。
另外，源节点201可包含生成队列(G-Q)219，其可定位于S-DLL214与第一交换结构220之间。G-Q219可在对应的TS-Int处从S-DLL单元214接收N个时戳中的每一者且对X个时戳中的每一者进行排队。G-Q219可在对应的TS-Int内每次一个地将排好队的时戳转发到第一交换结构220。举例来说，G-Q219可在TS-Gen-Src时间处接收时戳并对其进行排队，且在Fwd-Tx-S时间处转发排好队的时戳。可接着将所转发的时戳输送到目的地节点202。当S-DLL单元214处理S-Q218中的时戳以计算对应的偏移时，S-DLL单元214可随后将所述偏移发送到目的地节点202以进行处理(如上所述)且将所述偏移发送到G-Q219。类似于目的地节点202，可在G-Q219处使用所述偏移来恰当地对准排好队的时戳。在对应的TS-Int处将每一时戳发送到目的地节点202之前恰当地对准源节点201处排好队的时戳可改进对目的地节点202处(在D-Q234中)排好队的时戳的对准过程，从而匹配两个节点之间的虚拟延迟时间。因此，源节点201和目的地节点202处的此双对准方案可改进两个节点之间的时间同步。
在一些实施例中，目的地节点102或202还可经配置以充当类似于源节点101或201的源节点，且因而可包含类似于S-Q118或218的S-Q、类似于G-Q219的G-Q或两者。因此，目的地节点102或202可使用上述时戳转发方案来使与第二目的地节点(未图示)的传输或时间同步，所述第二目的地节点可直接或经由过渡节点103或203耦合到目的地节点102或202。
时戳转发系统100和200中的时戳转发方案可用以实现节点之间的大致准确的传输同步和频率对准，例如而不必修改网络拓扑且/或不会造成显著业务拥塞。然而，两个节点之间的相位对准的准确度可取决于源节点处的时戳处理时间(例如，Rev-Pro-S时间)与目的地节点处的时戳处理时间(例如，Fwd-Pro-D时间)之间的差。所述两个时间之间的差的不确定性，且因此，相位对准的不确定性，可与时戳生成以及处理间隔(例如，TS-Int)成比例。
在一实施例中，可将TS-Int设置为从约125微秒到约10毫秒的值。减小TS-Int可改进节点之间的频率/相位对准的准确度，但增大了时戳业务量，从而引入与较大TS-Int相同的虚拟延迟，且因此在网络中引起业务拥塞。或者，增大TS-Int可减小时戳业务量和业务拥塞，但减小了频率/相位对准的准确度。举例来说，可将TS-Int设置为大约1毫秒以实现频率对准准确度与业务拥塞之间的折衷。在一实施例中，为了改进相位对准准确度，可最初例如针对多个初始时戳使用第一减小的时戳值TS-Int'在突发模式中从源节点发送时戳。随后，可以工作时戳值TS-Int(例如，以大约1毫秒)发送额外时戳，所述工作时戳值TS-Int可大于TS-Int'。以TS-Int'发射初始时戳可最初改进两个节点之间的相位对准准确度。随后，将时间间隔切换到TS-Int可减小业务拥塞，而不会大致减小所建立的相位对准准确度。用于所有剩余时戳的TS-Int的总和或用于所有初始与剩余时戳的TS-Ints'与TS-Int的共同总和可确定节点之间的虚拟延迟时间。
举例来说，时戳包大小可为大约64个八位字节，包间间隙(IPG)可为大约12个八位字节，且TS-Int'可包含大约608个位。因此，对于100兆赫(M或MHz)以太网网络，TS-Int'可等于大约6.08微秒，对于千兆位以太网网络，TS-Int'可等于大约608毫微秒，且对于10千兆位(G)以太网网络，TS-Int'可等于大约60.8毫微秒。使用上述相位对准方案，可在大约+/-(TS-Int'/2)的范围内对准相位。这可在100M以太网网络下产生在大约+/-3.04微秒的范围内的源节点与目的地节点相位对准，在千兆位以太网网络下产生在大约+/-304毫微秒的范围内的源节点与目的地节点相位对准，且在10G以太网网络下产生在大约+/-30.4毫微秒的范围内的源节点与目的地节点相位对准。
在一种情形中，可在例如千兆位PON(GPON)等PON中在光线路终端(OLT)与经由光纤或光纤分配网络(ODN)耦合到OLT的光网络单元(ONU)之间实施所述时戳转发方案。OLT和ONU可分别包含源节点101(或201)和目的地节点102(或202)的类似组件。举例来说，OLT可接收多个精密时序协议(PTP)包并对其加时戳，且将所述PTP包发送到ONU。ONU还可向ONU发送PTP包的到达时间与系统时钟的参考时间之间的校正延迟或差。ONU可接着接收PTP包并对其加时戳，延迟所述PTP包(在队列中)以引入虚拟延迟时间，且接着将所述PTP包返回到ONU。随后，ONU可接收所返回的PTP包并对其进行排队，对所述PTP包加时戳，且接着发送所返回的PTP包的到达时间与系统时钟的参考时间之间的第二校正延迟或差。
在另一情形中，可在例如极高位速率DSL等DSL系统中在中心局处的极高位速率DSL(VDSL)收发器单元(VTU-O)与经由DSL耦合到VTU-O的居住地处的VDSL收发器单元(VTU-R)之间实施所述时戳转发方案。VTU-O和VTU-R可分别包含源节点101(或201)和目的地节点102(或202)的类似组件，可大致类似于上述OLT和ONU来对多个PTP包中的多个时戳进行交换、排队和处理。
在一些实施例中，可通过处理多个时间八位字节/位，例如代替时戳包，来实现进一步的频率/相位对准。因而，可有效地减小时戳间隔，而不会增大时戳包的数量且因此不会增大业务拥塞。可基于特定网络架构来实施其它相位对准方案。
图3说明可实施相位对准方案的网络架构300的实施例。网络架构300可包含源节点310、位于第一无线网络325中的第一目的地节点320、位于第二无线网络335中的第二目的地节点330和将源节点310耦合到第一目的地节点320和第二目的地节点330两者的第一基于包的网络340。网络架构300还可包含将第一目的地节点320耦合到源节点310的无线电网络控制器(RNC)342和第二基于包的网络344，以及将第二目的地节点330耦合到源节点310的数字订户线接入多路复用器(DSLAM)346。网络架构300中的不同组件可如图3所示来布置。
源节点310可经配置为类似于源节点101或201，且第一目的地节点320和第二目的地节点330可经配置为类似于目的地节点102或202。另外，第一目的地节点320可经配置以经由基站收发器台(BTS)322将移动装置，例如移动电话，连接到第一无线网络325。举例来说，第一目的地节点320可为通用移动电信系统(UMTS)或全球移动系统(GSM)技术中所使用的NodeB，且第一无线网络325可为巨型小区。第二目的地节点330也可经配置以将移动装置332连接到第二无线网络335，例如经由无线电天线或塔。举例来说，第二目的地节点330可为居住地中所使用的归属NodeB，且第二无线网络335可为毫微微型小区或无线保真(Wi-Fi)网络。第一基于包的网络340和第二基于包的网络344可包含在节点之间发射包，例如以太网或因特网协议(IP)包，的任何网络。RNC342可为经配置以控制耦合到其的NodeB的通信的任何装置、组件或设备。DSLAM346可为经配置以使用多路复用技术将多个客户端数字订户线(DSL)连接到因特网主干线的任何装置、组件或设备。DSLAM346可为在源节点310与第二目的地节点330之间路由IP包的IP DSLAM。
类似于时戳转发系统100和200，源节点310可实施上述时戳转发方案来实现与第一目的地节点320以及类似地与第二目的地节点330的大致准确的传输同步和频率对准。另外，源节点310可最初在突发模式中将时戳发送到第一目的地节点320和第二目的地节点330中的每一者，从而实现与所述目的地节点中的每一者的初始相位对准，如上所述。或者，第二无线网络335(例如，毫微微型小区)或移动装置332可经由空中接口且通过与第一目的地节点320(或NodeB)通信来建立与第一无线网络325(例如，巨型小区)的相位对准。在两个目的地节点320、330与源节点310之间实施时戳转发方案之后，可例如使用第一无线网络325和/或第二无线网络335所支持的任何相位对准方案来建立目的地节点之间的相位对准。
图4说明可在时戳转发系统100或200和网络架构300中使用的时戳转发序列400的实施例。可针对在源节点与目的地节点之间交换的多个X个时戳来实施时戳转发序列400以考虑到在目的地节点处所接收的时戳相对于所确定的虚拟延迟时间的任何偏移。在步骤404处，源节点可以X个TS-Int的序列中的一个TS-Int将X个时戳的序列中的每一时戳发送到目的地节点。每一时戳可包含指示源节点处的本地时间和/或绝对时间的时间参考。源节点还可在发送时戳之前在每一时戳中添加预期接收或到达时间。预期接收时间可等于本地时间和/或绝对时间及虚拟延迟时间，所述虚拟延迟时间与X和TS-Int成比例。
在步骤406处，目的地节点可以对应的TS-Int接收时戳且以接收所述时戳的序列例如在用于X个时戳的队列中对所述时戳进行排队。在步骤408处，在接收所述X个时戳并对其进行排队之后，目的地节点可将目的地节点处的实际接收或到达时间添加到每一所接收的时戳。在步骤410处，目的地节点可在对应的TS-Int中返回所述队列中的每一时戳，所述对应的TS-Int等于所接收的时戳的TS-Int。每一所返回的时戳可包含由源节点插入的预期接收时间和由目的地节点添加的实际接收时间。
在步骤412处，源节点可在对应的X个TS-Int的序列中接收所返回的时戳且以接收所述时戳的序列例如在X个时戳的队列中对所返回的时戳进行排队。在步骤414处，在接收到X个时间之后，源节点可处理所述队列中的每一时戳。可处理所述X个时戳以计算在每一时戳中所指示的预期接收时间与实际接收时间之间的多个偏移。可基于针对每一时戳所计算的往返行程延迟和由源节点使用的虚拟延迟时间来计算所述偏移。
在步骤416处，源节点可将针对X个时戳所计算的偏移发送到目的地节点。在步骤418处，目的地节点可基于对应的所接收偏移来在队列中恰当地对准所述X个时戳中的每一者，以确保队列中的每一时戳的延迟时间匹配于虚拟延迟时间。在步骤420处，目的地节点可处理所述X个排好队并对准的时戳以使其本地时间与源节点本地时间和/或绝对时间同步。
可在任何通用网络组件，例如具有足够处理功率、存储器资源和网络吞吐量能力来处置置于其上的必要工作负荷的计算机或网络组件，上实施上文所描述的网络组件。图5说明适合于实施本文中所揭示的组件的一个或一个以上实施例的典型通用网络组件500。网络组件500包括处理器502(其可称为中央处理器单元或(CPU))，处理器502与包括二级存储装置504、只读存储器(ROM)506、随机存取存储器(RAM)508在内的存储器装置、输入/输出(I/O)装置510和网络连接性装置512通信。处理器502可经实施为一个或一个以上CPU芯片，或可为一个或一个以上专用集成电路(ASIC)的一部分。
二级存储装置504通常包括一个或一个以上磁盘驱动器或磁带驱动器，且用于数据的非易失性存储，且在RAM508的大小不足以保持所有工作数据的情况下用作溢出数据存储装置。二级存储装置504可用于存储程序，其中当选择此些程序来执行时，将所述程序加载到RAM508中。ROM506用于存储在程序执行期间读取的指令以及可能的数据。ROM506为非易失性存储器装置，其通常具有相对于二级存储装置504的较大存储器容量来说较小的存储器容量。RAM508用于存储易失性数据且可能存储指令。对ROM506和RAM508两者的存取通常比对二级存储装置504的存取快。
揭示至少一个实施例，且所属领域的技术人员对所述实施例和/或所述实施例的特征所作的变化、组合和/或修改属于本发明的范围内。因组合、集成和/或省略所述实施例的特征而产生的替代实施例也属于本发明的范围内。在明确陈述数值范围或限制的情况下，应将此些明确范围或限制理解为包括属于明确陈述的范围或限制内的类似量值的迭代范围或限制(例如，从约1到约10包括2、3、4等；大于0.10包括0.11、0.12、0.13等)。举例来说，每当揭示具有下限Rl和上限Ru的数值范围时，具体揭示属于所述范围内的任何数字。明确地说，具体揭示以下属于所述范围内的数字：R＝Rl+k*(Ru-Rl)，其中k为在1％到100％的范围内的变量，其增量为百分之1，即，k为百分之1、百分之2、百分之3、百分之4、百分之5、…、百分之50、百分之51、百分之52、…、百分之95、百分之96、百分之97、百分之98、百分之99或百分之100。。此外，还具体揭示由如上文所定义的两个R数字定义的任何数值范围。相对于权利要求的任一元素使用术语“任选地”意味着所述元素是需要的，或者所述元素是不需要的，两种替代方案均属于所述权利要求的范围内。使用例如包含、包括和具有等较广术语应被理解为提供对例如由……组成、基本上由……组成以及大体上由……组成等较窄术语的支持。因此，保护范围不受上文所陈述的描述限制，而是由所附权利要求书界定，所述范围包含所附权利要求书的标的物的所有等效物。每一项权利要求作为进一步揭示内容并入说明书中，且权利要求是本发明的实施例。本发明中对参考案的论述并不是承认其为现有技术，尤其是具有在本申请案的在先申请优先权日期之后的公开日期的任何参考案。本发明中所引用的所有专利、专利申请案和公开案的揭示内容特此以引用的方式并入本文中，其提供补充本发明的示范性、程序性或其它细节。
虽然本发明中已提供若干实施例，但应理解，在不脱离本发明的精神或范围的情况下，所揭示的系统和方法可以许多其它特定形式来体现。本发明的实例应被视为说明性的而非限制性的，且本发明不应限于本文所给出的细节。举例来说，各种元件或组件可在另一系统中进行组合或集成，或某些特征可被省略或不实施。
另外，在不脱离本发明的范围的情况下，各种实施例中被描述和说明为离散或单独的技术、系统、子系统和方法可与其它系统、模块、技术或方法组合或集成。展示或论述为彼此耦合或直接耦合或通信的其它项目也可以电方式、机械方式或其它方式通过某一接口、装置或中间组件间接地耦合或通信。改变、替代和更改的其它实例可由所属领域的技术人员确定，且可在不脱离本文所揭示的精神和范围的情况下作出。

Claims (19)

1.一种网络组件，其包含：
源延迟锁定环路(S-DLL)；
源时戳队列(S-Q)，其耦合到所述S-DLL；以及
交换结构，其耦合到所述S-Q，使得所述S-Q定位于所述交换结构与所述S-DLL之间，
其中所述S-DLL经配置以耦合到绝对时序组件，所述S-DLL用于使用在绝对间隔(Abs-Int)中所接收的至少一个时序参考来在对应的时戳间隔(TS-Int)中产生至少一个时戳发送给所述交换结构。
2.根据权利要求1所述的网络组件，其进一步包含：
生成时戳队列(G-Q)，其耦合到所述S-DLL和所述交换结构，但不直接耦合到所述S-Q；
接收媒体接入控制(MAC)组件，其耦合到所述交换结构，使得所述交换结构定位于所述S-Q与所述接收MAC组件之间；
接收物理(PHY)层组件，其耦合到所述接收MAC组件，使得所述接收MAC组件定位于所述接收PHY层组件与所述交换结构之间；
转发MAC组件，其耦合到所述交换结构，使得所述交换结构定位于所述S-Q与所述接收MAC组件之间；
转发PHY层组件，其耦合到所述转发MAC组件，使得所述转发MAC组件定位于所述转发PHY层组件与所述交换结构之间；
振荡(OSC)电路，其耦合到所述S-DLL组件；以及
本地时间组件，其耦合到所述S-DLL。
3.根据权利要求2所述的网络组件，其中所述接收PHY层组件和所述转发PHY组件经配置以耦合到目的地节点，所述目的地节点包含：
目的地队列(D-Q)；
目的地延迟锁定环路(D-DLL)组件，其耦合到所述D-Q；以及
第二交换结构，其耦合到所述D-Q，使得所述D-Q定位于所述第二交换结构与所述D-DLL之间。
4.根据权利要求3所述的网络组件，其中所述目的地节点进一步包含：
第二接收MAC组件，其耦合到所述第二交换结构，使得所述第二交换结构定位于所述D-Q与所述第二接收MAC组件之间；
第二接收物理(PHY)层组件，其耦合到所述第二接收MAC组件，使得所述第二接收MAC组件定位于所述第二接收PHY层组件与所述第二交换结构之间；
第二转发MAC组件，其耦合到所述第二交换结构，使得所述交换结构定位于所述D-Q与所述第二接收MAC组件之间；
第二转发PHY层组件，其耦合到所述第二转发MAC组件，使得所述第二转发MAC组件定位于所述第二转发PHY层组件与所述第二交换结构之间；
第二振荡(OSC)电路，其耦合到所述D-DLL组件；以及
本地时序组件，其耦合到所述D-DLL。
5.根据权利要求3所述的网络组件，其中所述S-DLL和所述S-Q位于光线路终端(OLT)处，其中所述D-DLL和所述D-Q位于光网络单元(ONU)处，且其中时戳被封装在多个精密时序协议(PTP)包中。
6.根据权利要求3所述的网络组件，其中所述S-DLL和所述S-Q位于中心局处的极高位速率DSL(VDSL)收发器单元(VTU-O)中，其中所述D-DLL和所述D-Q位于居住地处的VDSL收发器单元(VTU-R)中，且其中所述时戳被包封在多个精密时序协议(PTP)包中。
7.根据权利要求3所述的网络组件，其中所述S-DLL和所述D-DLL经由前向路径和反向路径彼此耦合，且其中所述前向路径具有比所述反向路径大的带宽。
8.根据权利要求2所述的网络组件，其中所述S-DLL经配置以耦合到时序参考组件，使得所述时序参考组件定位于所述S-DLL与所述绝对时序组件之间。
9.一种网络组件，其包含：
源延迟锁定环路(S-DLL)单元，其经配置以在多个时戳间隔处将多个时戳发送到目的地节点，所述多个时戳是所述S-DLL使用在绝对间隔(Abs-Int)中所接收的至少一个时序参考来在对应的时戳间隔(TS-Int)中产生的；以及
源队列，其经配置以对在相同的时戳间隔处从所述目的地节点返回的所述时戳进行排队；
其中所述S-DLL单元进一步经配置以处理排好队的时戳以基于去往所述目的地节点的时戳的虚拟延迟时间来计算对应于所述时戳的多个偏移且将所述偏移发送到所述目的地节点。
10.根据权利要求9所述的网络组件，其中所述偏移等于所述虚拟延迟时间与针对所述时戳所计算的半往返行程延迟时间之间的差。
11.根据权利要求10所述的网络组件，其进一步包含生成器队列，所述生成器队列经配置以在将所述时戳发送到所述目的地节点之前对所述时戳进行排队，其中所述排好队的时戳在所述生成器队列中对准以补偿所述对应的偏移，且确保所述虚拟延迟时间等于针对所述时戳所计算的所述半往返行程延迟时间。
12.根据权利要求9所述的网络组件，其中所述虚拟延迟时间等于所述时戳间隔中的一者与经处理的时戳的数量的乘积，且其中所述虚拟延迟时间大于或等于用于将所述时戳发送到所述目的地节点的最大预期半往返行程延迟时间。
13.根据权利要求9所述的网络组件，其中所发送的时戳中的每一者包含本地时间和在所述目的地节点处的预期到达时间，所述预期到达时间等于所述本地时间与所述虚拟延迟时间的总和，且其中所返回的时戳中的每一者包含所述预期到达时间和在所述目的地节点处的实际到达时间。
14.根据权利要求13所述的网络组件，其中所述本地时间是在绝对时间间隔处产生，且其中所述时戳间隔包括一个或一个以上绝对时间间隔。
15.根据权利要求14所述的网络组件，其中所述时戳间隔包括偶数数量的绝对时间间隔。
16.根据权利要求9所述的网络组件，其中传输单元进一步经配置以在传输所述时戳以支持与所述目的地节点的相位对准之前，在突发传输模式中在多个减小的时戳间隔处发送多个初始时戳。
17.一种网络节点间传输同步的实现方法，其包含：
对在多个时戳间隔处来自源节点的多个时戳进行排队，所述多个时戳是所述S-DLL使用在绝对间隔(Abs-Int)中所接收的至少一个时序参考来在对应的时戳间隔(TS-Int)中产生的；
在相同的时戳间隔处将所述所接收的时戳返回到所述源节点；
接收对应于所述时戳的多个偏移，所述偏移是使用来自所述源节点的所述时戳的虚拟延迟时间来计算的；以及
在处理额外时戳以使传输同步且建立与所述源节点的频率对准之前，对准所述排好队的时戳以匹配于所述虚拟延迟时间。
18.根据权利要求17所述的方法，其进一步包含：减小所述时戳间隔且增大时戳包的数量，进而在不改变所述虚拟延迟时间的情况下改进与所述源节点的相位对准。
19.根据权利要求17所述的方法，其进一步包含：增大所述时戳间隔且减小时戳包的数量，进而在不改变所述虚拟延迟时间的情况下减少业务。
CN201080015430.0A 2010-01-05 2010-11-26 使用虚拟网络延迟的网络时序分配和同步 Expired - Fee Related CN102577193B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US29243310P 2010-01-05 2010-01-05
US61/292,433 2010-01-05
US12/902,457 US8571068B2 (en) 2010-01-05 2010-10-12 Network timing distribution and synchronization using virtual network delays
US12/902,457 2010-10-12
PCT/CN2010/079165 WO2011082609A1 (en) 2010-01-05 2010-11-26 Network timing distribution and synchronization using virtual network delays

Publications (2)

Publication Number Publication Date
CN102577193A CN102577193A (zh) 2012-07-11
CN102577193B true CN102577193B (zh) 2014-12-03

Family

ID=44224663

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080015430.0A Expired - Fee Related CN102577193B (zh) 2010-01-05 2010-11-26 使用虚拟网络延迟的网络时序分配和同步

Country Status (4)

Country Link
US (1) US8571068B2 (zh)
EP (1) EP2430784B1 (zh)
CN (1) CN102577193B (zh)
WO (1) WO2011082609A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9697159B2 (en) * 2011-12-27 2017-07-04 Intel Corporation Multi-protocol I/O interconnect time synchronization
US9769857B2 (en) * 2012-02-27 2017-09-19 Futurewei Technologies, Inc. System and method for allocating network resources
US20130343372A1 (en) * 2012-06-22 2013-12-26 Nicholas William Whinnett Femtocell base station synchronization
US9252866B2 (en) * 2012-08-02 2016-02-02 Sony Corporation Relay node aggregation of data transfers in a wireless telecommunication system
CN104113517A (zh) * 2013-04-22 2014-10-22 华为技术有限公司 时间戳生成方法、装置及系统
US11972177B2 (en) 2013-11-08 2024-04-30 Rockwell Automation Technologies, Inc. Interface for data exchange between industrial controllers and simulation applications for simulating a machine
US10755003B2 (en) * 2013-11-08 2020-08-25 Rockwell Automation Technologies, Inc. Time synchronization of signal transmission intervals for simulating a machine in industrial automation
US10979279B2 (en) 2014-07-03 2021-04-13 International Business Machines Corporation Clock synchronization in cloud computing
CN105933086B (zh) * 2016-07-01 2018-01-09 湖南恒茂高科股份有限公司 在媒体访问控制模块中实现精确时钟协议的方法和装置
JPWO2019017427A1 (ja) * 2017-07-19 2019-11-21 日本電信電話株式会社 仮想加入者線端局装置、および仮想加入者線端局装置の制御方法
AU2017437863B2 (en) 2017-10-30 2023-04-06 Huawei Technologies Co., Ltd. Clock synchronization method and apparatus
US11259058B2 (en) * 2019-03-25 2022-02-22 Apple Inc. Use of rendered media to assess delays in media distribution systems
US11876790B2 (en) * 2020-01-21 2024-01-16 The Boeing Company Authenticating computing devices based on a dynamic port punching sequence
EP4196822A4 (en) * 2020-08-13 2024-08-14 Fermat Int Inc SYSTEM AND METHOD FOR GLOBAL TIME SYNCHRONIZATION IN A DISTRIBUTED PROCESSING ENVIRONMENT
CN112330854B (zh) * 2020-09-24 2022-08-12 深圳市智莱科技股份有限公司 充电柜的开箱方法、服务器和计算机可读存储介质
US11831943B2 (en) * 2021-10-26 2023-11-28 Apple Inc. Synchronized playback of media content
US11785285B1 (en) * 2022-05-20 2023-10-10 Lenbrook Industries Limited Audio video receiver (AVR) architecture
US11870554B1 (en) * 2022-09-07 2024-01-09 Analog Devices, Inc. Enhanced ethernet timestamping on RGMII using existing DLL

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452324A (en) * 1992-09-23 1995-09-19 Texas Instruments Incorporated Packet data recovery system
US6044122A (en) * 1997-01-23 2000-03-28 Ericsson, Inc. Digital phase acquisition with delay locked loop
US6654345B1 (en) * 1998-11-05 2003-11-25 Agere Systems Inc. Single-bit timestamps for data transfer rate and delay guarantees in a packet network
US6975656B1 (en) * 2000-03-29 2005-12-13 Microsoft Corporation Method and system for accurately calculating latency variation on an end-to-end path in a network
US6868047B2 (en) * 2001-12-12 2005-03-15 Teradyne, Inc. Compact ATE with time stamp system
WO2005077063A2 (en) * 2004-02-09 2005-08-25 Semtech Corporation Method and apparatus for aligning time references when separated by an unreliable data packet network
CN100479361C (zh) * 2005-12-15 2009-04-15 中国人民解放军国防科学技术大学 同步媒介访问控制器
AU2007253824A1 (en) * 2006-05-19 2007-11-29 Symmetricom, Inc. Network time protocol precision timestamping service
US7693130B2 (en) * 2006-08-22 2010-04-06 Brilliant Telecommunications Inc. Apparatus and method of synchronizing distribution of packet services across a distributed network
EP2090003B1 (en) * 2006-08-22 2017-12-13 Juniper Networks, Inc. Apparatus and method of controlled delay packet forwarding
CN101271720B (zh) 2008-04-22 2011-06-22 中兴通讯股份有限公司 一种手机流媒体音视频的同步方法
CN101431385B (zh) * 2008-08-26 2012-03-07 中兴通讯股份有限公司 一种无源光网络中频率及时间的同步方法

Also Published As

Publication number Publication date
US20110164625A1 (en) 2011-07-07
EP2430784A4 (en) 2012-10-17
CN102577193A (zh) 2012-07-11
EP2430784A1 (en) 2012-03-21
EP2430784B1 (en) 2019-06-26
WO2011082609A1 (en) 2011-07-14
US8571068B2 (en) 2013-10-29

Similar Documents

Publication Publication Date Title
CN102577193B (zh) 使用虚拟网络延迟的网络时序分配和同步
RU2598034C2 (ru) Распространение информации тактовой синхронизации в оптической сети связи
CN102484548B (zh) 用于周期性时间戳传输的设备、网络组件及方法
US10432553B2 (en) Systems and methods for transportation of multiple constant bitrate data streams
JP5314768B2 (ja) パッシブ光ネットワークシステムの時間同期化方法及びその同期化システム
WO2010047968A2 (en) Synchronization transport over passive optical networks
JP2018520534A (ja) 時刻同期方法およびシステム、ならびにネットワーク装置
EP3278518B1 (en) A network node
CN104782064A (zh) 通过非对称网络的公用公共无线电接口的使用
CN104579533A (zh) 调度定时分组以增强电信网络中的时间分布的装置和方法
US8842994B2 (en) Distributing clock synchronization information within an optical communications network
US8547864B2 (en) Layer one path delay compensation
Murakami et al. Improvement of synchronization accuracy in IEEE 1588 using a queuing estimation method
JP6426459B2 (ja) Ｐｏｎシステム、ｏｎｕ、ｏｌｔおよび伝送方法
Bahnasy et al. CPRI over Ethernet: Towards fronthaul/backhaul multiplexing
Lee et al. NetFPGA based IEEE 1588 module for time-synchronized software-defined networking
Ilišević et al. Synchronization in mobile backhaul using hybrid microwave links
Kordnooria et al. Time synchronization and IEEE 1588v2 solutions
Pinchas et al. A combined PTP and circuit-emulation system
WO2021031153A1 (zh) 一种数据处理的设备以及系统
Anand et al. EQUALIZING ASYMMETRY DELAY FOR ALIGNING SIGNALS ON AIR INTERFACE IN 5G/LTE-A XHAUL/FRONTHAUL C-RAN NETWORK
CN115868145A (zh) 一种通信方法及相关设备
Vaez-Ghaemi Timing and Synchronization in Packet Networks
Aweya Backhaul over Gigabit Passive Optical Networks (GPONs)–Network Architectures and Synchronization Issues
Gang et al. A Distributable Traffic-Based MPLS Dynamic Traffic Distribution Scheme

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141203

CF01 Termination of patent right due to non-payment of annual fee