JP2023019552A - 通信装置、通信方法およびプログラム - Google Patents

Abstract

【課題】タイムスタンプとパケットの対応付けを適正化する。【解決手段】一態様に係る通信装置は、パケットの送信要求を行う要求手段と、前記パケットの送信要求に基づいて前記パケットを転送する転送手段と、前記転送手段にて転送された前記パケットを送信するとともに、前記パケットの送信に基づいてタイムスタンプを出力する送信手段と、前記転送手段と前記送信手段との間のインターフェースから読み取り可能な所定情報に基づいて、前記パケットと前記タイムスタンプとを対応付けるタグの出力を制御する制御手段と、を備える。【選択図】 図１

Description

本発明は、通信装置、通信方法およびプログラムに関する。

複数のカメラを異なる位置に設置して多視点で同期撮像し、同期撮像により得られた複数視点の画像を用いて仮想視点コンテンツを生成する技術が注目されている。仮想視点コンテンツを用いることにより、例えば、サッカーやバスケットボールのハイライトシーンを様々な角度から視聴することができるため、通常の画像と比較して視聴者に高臨場感を与えることができる。

同期撮像を実現するため、ネットワークを用いた同期方法の一つに、ＰＴＰ（Ｐｒｅｃｉｓｉｏｎ Ｔｉｍｅ Ｐｒｏｔｏｃｏｌ）がある。ＰＴＰでは、正確な時刻を発生させるマスタ装置がＰＴＰパケットにその時刻の情報を付して送信し、スレーブ装置がそのＰＴＰパケットを受信することで時刻同期が行われる。

ネットワークを構成する複数の通信装置の接続方法として、各通信装置を直列に接続するデイジーチェーンと呼ばれる接続方法がある。各通信装置は、複数のコネクタを持ち、各コネクタを介して別々の通信装置と接続することでデイジーチェーンの接続を確立することができる。

各通信装置がデイジーチェーンで接続される通信ネットワークでは、様々な通信パケットが転送されている。このような通信パケットとして、例えば、通信装置間またはマスタ装置と通信装置との間の時刻同期を行うＰＴＰパケット、通信装置の制御を行うＴＣＰ／ＩＰパケット、カメラにより撮像された画像／映像パケットなどがある。

これらの通信パケットは、ＤＭＡＣ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌｌｅｒ）の送信順の制御に基づいて転送される。このとき、リクエスタがＤＭＡＣに転送要求することで、通信パケットがＭＡＣ（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ）／ＰＨＹ（Ｐｈｙｓｉｃａｌ Lａｙｅｒ）へ転送される。そして、ＭＡＣ／ＰＨＹがハードウェアタイムスタンプ出力に対応する場合、１マイクロｓｅｃ以下の非常に高い同期精度で通信パケットのタイムスタンプを出力することができる。ハードウェアタイムスタンプを出力させる場合、通信パケットと出力するタイムスタンプを対応付けるタグと呼ばれる識別情報をＰＨＹ／ＭＡＣに対してセットすることが一般的である。

特許文献１には、ＤＭＡＣを用いて通信パケットを転送する方法が開示されている。特許文献１に開示された方法では、データ送信する複数のリクエスタがＤＭＡＣに対して送信要求する際、データサイズに応じて優先順位を付けてデータ転送のアービトレーションを実施する。転送するデータのサイズが小さい場合は、転送するデータのサイズが大きい場合と比較して優先的に転送処理される。そして、データサイズが小さい転送が行われていない場合、データサイズが大きい転送が優先的に転送処理される。

特開２００５－２４２７１８号公報

しかしながら、特許文献１に開示されたＤＭＡ転送では、アービトレーションされることでＤＭＡＣが転送するデータの順番とリクエスタが送信要求した順番とが異なることがあり、リクエスタが送信要求した順番でＤＭＡＣからデータ転送されないことがある。この場合、リクエスタは、転送されるデータの順番が分からないため、適切なタグをＰＨＹ／ＭＡＣにセットすることができず、ＰＨＹ／ＭＡＣから出力されるタイムスタンプと、リクエスタが送信要求した通信パケットとの対応付けができなかった。
本発明が解決しようとする課題は、タイムスタンプとパケットの対応付けを適正化することである。

一態様に係る通信装置は、パケットの送信要求を行う要求手段と、前記パケットの送信要求に基づいて前記パケットを転送する転送手段と、前記転送手段にて転送された前記パケットを送信するとともに、前記パケットの送信に基づいてタイムスタンプを出力する送信手段と、前記転送手段と前記送信手段との間のインターフェースから読み取り可能な所定情報に基づいて、前記パケットと前記タイムスタンプとを対応付けるタグの出力を制御する制御手段と、を備える。

本発明の１つの態様によれば、タイムスタンプとパケットの対応付けを適正化することができる。

第１実施形態に係る同期撮像システムの構成例を示すブロック図。 第１実施形態に係るカメラアダプタの構成例を示すブロック図。 第１実施形態に係るＰＴＰ時刻同期処理を示す図。 第１実施形態に係るパケット送信要求処理を示すフローチャート。 第１実施形態に係るパケット送信処理を示すフローチャート。 第１実施形態に係る送信タイムスタンプ制御処理を示すフローチャート。 第１実施形態に係るＰＴＰ時刻同期処理を示すフローチャート。 第２実施形態に係るパケット送信要求処理を示すフローチャート。 第３実施形態に係るパケット送信要求処理を示すフローチャート。 第４実施形態に係るカメラアダプタの構成例を示すブロック図。

以下、添付図面を参照して本発明の実施形態を詳細に説明する。なお、以下の実施形態は本発明を限定するものではなく、また、実施形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。実施形態の構成は、本発明が適用される装置の仕様や各種条件（使用条件、使用環境等）によって適宜修正または変更され得る。本発明の技術的範囲は、特許請求の範囲によって確定され、以下の個別の実施形態によって限定されない。

＜第１実施形態＞
図１は、第１実施形態に係る同期撮像システムの構成例を示すブロック図である。
図１において、同期撮像システム１００は、例えば、体育館、スタジアムまたはコンサートホールなどにおいて、異なる位置に設置された複数のカメラで多視点から同期撮像し、同期撮像により得られた複数視点の画像を用いて仮想視点画像を生成可能である。同期撮像システム１００は、仮想視点画像を生成することにより、ユーザは、例えば、サッカーまたはバスケットボールのハイライトシーンを様々な角度から視聴したり、体操や格闘技などを所望の視点から視聴したりすることができる。このとき、同期撮像システム１００は、同期撮像を実現するため、ＰＴＰを用いる。そして、同期撮像システム１００は、通信パケットのタイムスタンプに基づいて、ＰＴＰ時刻同期処理を実施する。なお、同期撮像システム１００は、静止画および動画の何れについても処理可能である。本実施形態では、特に断らない限り、画像は、動画と静止画を含むものとする。

同期撮像システム１００は、タイムサーバ１０１、ハブ１０２、制御端末１０３、画像コンピューティングサーバ１０４、ユーザ端末１０５およびセンサシステム１１０ａ～１１０ｚを備える。ハブ１０２と各センサシステム１１０ａ～１１０ｚは、デイジーチェーン１０６ａ－１０６ｚを介して接続される。

なお、センサシステム１１０ａ～１１０ｚの台数は限定されることなく、何台でもよい。また、各センサシステム１１０ａ～１１０ｚは、必ずしも同一の構成でなくてもよく、例えば、各センサシステム１１０ａ～１１０ｚは、それぞれが異なる機種であってもよい。

タイムサーバ１０１は、時刻情報を配信する機能を有し、ＧＮＳＳ（Ｇｌｏｂａｌ Ｎａｖｉｇａｔｉｏｎ Ｓａｔｅｌｌｉｔｅ Ｓｙｓｔｅｍ）１０７に時刻同期した時刻情報を各センサシステム１１０ａ～１１０ｚに配信する。なお、タイムサーバ１０１は、タイムサーバ１０１が発生させるローカル時刻をマスタ時刻として、各センサシステム１１０ａ～１１０ｚに配信してもよい。

ハブ１０２は、タイムサーバ１０１が配信する時刻情報が付加されたＰＴＰパケットを各宛先に振り分けたり、各センサシステム１１０ａ～１１０ｚが画像コンピューティングサーバ１０４に送信する画像データを各宛先に振り分けたりする。

制御端末１０３は、同期撮像システム１００に含まれる各ブロックの動作状態を、ネットワークを通じて管理したり、パラメータ設定制御などを行ったりする。ここで、ネットワークは、Ｅｔｈｅｒｎｅｔ（登録商標）であるＩＥＥＥ標準準拠のＧｂＥ（ギガビットイーサーネット）または１０ＧｂＥでもよいし、インターコネクトＩｎｆｉｎｉｂａｎｄ、産業用イーサーネットなどの組み合わせでもよい。ネットワークは、これらに限定されず、他の種別のネットワークでもよい。

各センサシステム１１０ａ～１１０ｚは、カメラ１１１ａ～１１１ｚおよびカメラアダプタ１１２ａ～１１２ｚを備える。各センサシステム１１０ａ～１１０ｚは、必ずしもこの構成に限定されなくてもよい。例えば、マイクなどの音声デバイス、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）などのストレージ装置またはカメラの向きを制御する雲台等を含んでもよい。また、例えば、各センサシステム１１０ａ～１１０ｚは、１台のカメラアダプタと、複数のカメラで構成されてもよいし、１台のカメラと、複数のカメラアダプタで構成されてもよい。

センサシステム１１０ａ～１１０ｚ同士はデイジーチェーンにより接続される。デイジーチェーン接続により、撮像画像の４Ｋまたは８Ｋなどへの高解像度化および高フレームレート化に伴う画像データの大容量化において、接続ケーブル数の削減および配線作業の省電力化を図ることができる。ただし、接続形態として、各センサシステム１１０ａ～１１０ｚがハブ１０２を経由してセンサシステム１１０ａ～１１０ｚ間のデータ送受信を行うスター型のネットワーク構成でもよい。

また、図１では、センサシステム１１０ａ～１１０ｚの全てがデイジーチェーン接続されている例を示したが、これに限定するものではない。例えば、複数のセンサシステム１１０ａ～１１０ｚをいくつかのグループに分割し、分割したグループ単位でセンサシステム１１０ａ～１１０ｚ間をデイジーチェーン接続してもよい。このような構成は、スタジアムにおいて特に有効である。例えば、スタジアムが複数階で構成され、センサシステム１１０ａ～１１０ｚをフロア毎に配備する場合がある。この場合に、フロア毎、あるいはスタジアムの半周毎に画像コンピューティングサーバ１０４への入力を行うことができる。そして、全てのセンサシステム１１０ａ～１１０ｚを１つのデイジーチェーンで接続する配線が困難な場所でも、設置の簡便化およびシステムの柔軟化を図ることができる。

各カメラ１１１ａ～１１１ｚは、互いに異なる方向から被写体を撮像する。なお、以下の説明では、各カメラ１１１ａ～１１１ｚは、同一構成の場合を例にとるが、性能または機種が異なっていてもよい。

各カメラアダプタ１１２ａ~１１２ｚは、カメラ１１１ａ～１１１ｚにそれぞれ接続され、各カメラ１１１の制御、撮像画像取得、同期信号提供、および時刻設定などを実施する。また、各カメラアダプタ１１２ａ~１１２ｚは、各カメラ１１１ａ～１１１ｚで撮像された撮像データに対して画像処理を施す。

例えば、各カメラアダプタ１１２ａ~１１２ｚは、各カメラ１１１ａ～１１１ｚで撮像された撮像データから前景画像と背景画像とを出力することで、複数の視点から撮像された前景画像と背景画像に基づいて仮想視点画像を生成する。なお、カメラアダプタ１１２ａ~１１２ｚの一部は、撮像画像から分離した前景画像を出力し、背景画像は出力しなくてもよい。そして、各カメラアダプタ１１２ａ~１１２ｚは、画像処理したデータをデイジーチェーンで接続されたハブ１０２を介して、画像コンピューティングサーバ１０４へ伝送する。

このとき、各カメラアダプタ１１２ａ~１１２ｚは、ＰＴＰスレーブとして動作し、ＧＭ（Ｇｒａｎｄ Ｍａｓｔｅｒ）装置であるタイムサーバ１０１と時刻同期する。また、各カメラアダプタ１１２ａ~１１２ｚは、ＰＴＰマスタとしても動作し、他のセンサシステム１１０ａ~１１０ｚとも時刻同期するＢＣ（Ｂｏｕｎｄａｒｙ Ｃｌｏｃｋ）装置として動作する。

あるいは、各カメラアダプタ１１２ａ~１１２ｚは、ＧＭ装置からのＰＴＰパケットに対して時刻補正を行い他のセンサシステム１１０ａ~１１０ｚに転送するＴＣ（Ｔｒａｎｓｐａｒｅｎｔ Ｃｌｏｃｋ）装置として動作してもよい。あるいは、各カメラアダプタ１１２ａ~１１２ｚは、ＧＭ装置からのＰＴＰパケット、別のセンサシステム１１０ａ~１１０ｚから転送されたＰＴＰパケットを用いて時刻同期のみを行うＯＣ（Ｏｒｄｉｎａｒｙ Ｃｌｏｃｋ）装置として動作してもよい。

あるいは、各カメラアダプタ１１２ａ~１１２ｚは、ＧＭ装置からのＰＴＰパケット、別のセンサシステム１１０ａ~１１０ｚから転送されたＰＴＰパケットを用いて時刻同期を行い、かつＰＴＰパケットに対して時刻補正を行ってもよい。このとき、各カメラアダプタ１１２ａ~１１２ｚは、時刻補正したＰＴＰパケットを他のセンサシステム１１０ａ~１１０ｚに転送するＴＣ＋ＯＣ装置として動作をしてもよい。そして、各カメラアダプタ１１２ａ~１１２ｚは、同期した時刻やリファレンス信号を利用し、撮像タイミング（制御クロック）を各カメラ１１１ａ~１１１ｚに提供することができる。

画像コンピューティングサーバ１０４は、各センサシステム１１０ａ~１１０ｚから取得したデータの処理を行う。例えば、画像コンピューティングサーバ１０４は、各センサシステム１１０ａ~１１０から取得した撮像データを再構成してデータ形式を変換した後、各カメラ１１１ａ~１１１ｚの識別子、データ種別およびフレーム番号に応じて記憶する。そして、画像コンピューティングサーバ１０４は、制御端末１０３から視点の指定を受け付け、指定された視点に基づいて、記憶した情報から対応する撮像データを読み出し、レンダリング処理を行って仮想視点画像を生成する。なお、画像コンピューティングサーバ１０４の機能の少なくとも一部を制御端末１０３、各センサシステム１１０ａ~１１０ｚまたはユーザ端末１０５が有してもよい。

ユーザ端末１０５は、画像コンピューティングサーバ１０４からレンダリング処理された画像を受信し、ユーザ端末１０５を操作するユーザの指定に応じた視点の画像を提供する。なお、仮想視点コンテンツは、画像コンピューティングサーバ１０４により生成されてもよいが、制御端末１０３またはユーザ端末１０５により生成されてもよい。

図２は、第１実施形態に係るカメラアダプタの構成例を示すブロック図である。
図２に示す各機能ブロックのうち、ソフトウェアにより実現される機能については、各機能ブロックの機能を提供するためのプログラムがＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等のメモリに記憶される。そして、そのプログラムをＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）に読み出してＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）が実行することにより実現される。ハードウェアにより実現される機能については、例えば、所定のコンパイラを用いることで、各機能ブロックの機能を実現するためのプログラムからＦＰＧＡ上に自動的に専用回路を生成すればよい。ＦＰＧＡとは、Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙの略である。また、ＦＰＧＡと同様にしてゲートアレイ回路を形成し、ハードウェアとして実現するようにしてもよい。また、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）により実現するようにしてもよい。なお、図２に示した機能ブロックの構成は一例であり、複数の機能ブロックが１つの機能ブロックを構成するようにしてもよいし、いずれかの機能ブロックが複数の機能を行うブロックに分かれてもよい。

図２において、センサシステム１１０は、カメラ１１１およびカメラアダプタ１１２を備える。なお、センサシステム１１０は、図１の各センサシステム１１０ａ~１１０ｚとして用いることができる。カメラ１１１は、図１の各カメラ１１１ａ～１１１ｚとして用いることができる。カメラアダプタ１１２は、図１の各カメラアダプタ１１２ａ~１１２ｚとして用いることができる。

カメラアダプタ１１２は、ＣＰＵ２００、映像パケット処理部２０１、第一記憶部２０２、第二記憶部２０３、ＤＭＡ制御部２０４、ＰＨＹ／ＭＡＣ２０５およびタイムスタンプ制御部２１０を備える。ＣＰＵ２００、映像パケット処理部２０１、第一記憶部２０２、第二記憶部２０３、ＤＭＡ制御部２０４およびタイムスタンプ制御部２１０は、システムバス２０６を介して相互に接続されている。また、カメラアダプタ１１２は、画像伝送用ケーブル２０９を介してカメラ１１１と接続されている。

ＣＰＵ２００は、ＯＳＩ（Ｏｐｅｎ Ｓｙｓｔｅｍｓ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）参照モデルで定義されるアプリケーション層でアプリケーションソフトウエアを実行したり、カメラアダプタ１１２全体の制御を実行したりする。このとき、ＣＰＵ２００は、アプリケーションソフトウエアを実行する上で必要となるデータおよびプログラムなどを第一記憶部２０２の内部に記憶する。そして、ＣＰＵ２００は、必要に応じてシステムバス２０６を介して第一記憶部２０２との間でデータの読み出しおよび書き込みを行う。具体的には、ＣＰＵ２００は、ＰＴＰスタック処理、ＤＭＡ制御部２０４を用いたＤＭＡ転送制御のためのディスクリプタ生成、ＰＨＹ／ＭＡＣ２０５にセットするタグの生成などを行う。タグは、ＤＭＡ制御部２０４に対して送信要求した通信パケットと、ＰＨＹ／ＭＡＣ２０５が出力したタイムスタンプとを対応付ける識別情報である。なお、ＣＰＵ２００は、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）であってもよい。

映像パケット処理部２０１は、カメラ１１１で撮像された画像データを、画像伝送用ケーブル２０９を介して受信し、画像データのパケタイズを行う。そして、映像パケット処理部２０１は、ＤＭＡ制御部２０４を用いたＤＭＡ転送制御のためのディスクリプタを生成する。なお、映像パケット処理部２０１の機能は、ＡＳＩＣなどの専用ハードウェアで実現してもよいし、ＣＰＵで実現してもよいし、ＦＰＧＡなどを用いたハードウェアで実現してもよい。カメラアダプタ１１２は、映像パケット処理部２０１の機能をＣＰＵで実現するため、ＣＰＵ２００と別個のＣＰＵを備えてもよい。

第一記憶部２０２は、ＣＰＵ２００が用いる記憶領域である。第一記憶部２０２は、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）またはＳＲＡＭＳｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの半導体メモリで構成することができる。第一記憶部２０２の内部領域は、プログラムを格納する領域およびアプリケーションソフトウエアが使用するアプリケーションバッファ領域などに分けられ、パケット転送用のディスクリプタおよびタグなどが格納される。ディスクリプタは、ＤＭＡ制御部２０４がパケット転送に用いる情報である。ディスクリプタは、データ転送を行うソース側のアドレス情報、ディスティネーション側のアドレス情報、データ転送の転送サイズ等の情報を含む。

第二記憶部２０３は、映像パケット処理部２０１が用いる記憶領域である。第二記憶部２０３は、ＤＲＡＭまたはＳＲＡＭなどの半導体メモリで構成することができる。第二記憶部２０３の内部領域は、画像パケット伝送するためのディスクリプタが格納される。

なお、第一記憶部２０２および第二記憶部２０３は、ＣＰＵ２００および映像パケット処理部２０１がそれぞれ占有している使用してもよいが、そのような使用に限定されない。第一記憶部２０２および第二記憶部２０３を一つの記憶部にまとめて、ＣＰＵ２００および映像パケット処理部２０１で共有して使用してもよい。

ＤＭＡ制御部２０４は、ＣＰＵ２００もしくは映像パケット処理部２０１からのパケット送信要求により、ＤＭＡ転送を実行する。このとき、ＤＭＡ制御部２０４は、ＣＰＵ２００または映像パケット処理部２０１が生成したディスクリプタの内容に従ってＤＭＡ転送を実行する。ここで、ＤＭＡ制御部２０４は、ＤＭＡ転送要求を受ける送信要求口を複数持ち、送信要求口単位で優先制御を実施する。このとき、送信要求口単位でパケットの送信順番が入れ替わる。なお、一つの送信要求口の内部では、パケット送信順番が入れ替わることはない。そして、ＤＭＡ制御部２０４は、ＤＭＡ転送完了後に使用したディスクリプタに対応した完了割り込み２０７をＣＰＵ２００または映像パケット処理部２０１に通知する。

ＰＨＹ／ＭＡＣ２０５は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）などのネットワーク２０８とのインターフェースである。ＰＨＹ／ＭＡＣ２０５は、通信におけるＰＨＹ層（物理層）とＭＡＣ層（データリンク層）の通信制御を担う。そして、ＰＨＹ／ＭＡＣ２０５は、ネットワーク２０８との間で送信または受信する通信パケットの送受信タイムスタンプとタグを出力する。タイムスタンプは、ＰＨＹ／ＭＡＣ２０５がパケットを送信または受信したタイミングの時刻情報である。タイムスタンプは、ＰＴＰプロトコル処理の時刻補正の計算などに使用される。

タイムスタンプ制御部２１０は、ＤＭＡ制御部２０４とＰＨＹ／ＭＡＣ２０５との間のインターフェースから読み取り可能な所定情報に基づいて、通信パケットとタイムスタンプとを対応付けるタグの出力を制御する。例えば、タイムスタンプ制御部２１０は、ＤＭＡ制御部２０４とＰＨＹ／ＭＡＣ２０５との間のインターフェースのスヌープ処理に基づいて、所定情報を読み取ることができる。所定情報は、パケット送信要求を出すリクエスタがＤＭＡ制御部２０４の送信要求口に対して送信要求した情報と、ＤＭＡ制御部２０４が送信したパケットのパケット種別と、送信パケットのヘッダ領域およびデータ領域に埋め込まれたタグである。このとき、ＣＰＵ２００または映像パケット処理部２０１は、リクエスタとして動作することができる。また、タイムスタンプ制御部２１０は、ＤＭＡ制御部２０４から出力されるパケットの順番に合わせてパケットとタイムスタンプを対応付けるタグをＰＨＹ／ＭＡＣ２０５に入力する。

タイムスタンプ制御部２１０は、レジスタ部２１１、ＴＡＧ記憶部＃Ｎ２１２、選択処理部２１３、ＴＳ＆ＴＡＧ一時記憶部２１４、振分処理部２１５およびＴＳ＆ＴＡＧ記憶部＃Ｎ２１６を備える。

レジスタ部２１１は、ＣＰＵ２００によってタグをセットされる。このとき、レジスタ部２１１には、ＣＰＵ２００によるＤＭＡ転送要求前、あるいはＤＭＡ転送要求と同時にタグがセットされる。そして、ＣＰＵ２００は、ＰＨＹ／ＭＡＣ２０５が出力したタイムスタンプとタグを、レジスタ部２１１を経由してリードする。なお、映像パケット処理部２０１は、ＣＰＵ２００と同様に、タグのセットおよびタイムスタンプとタグのリードを実施してもよい。以下の説明では、ＣＰＵ２００がタグのセットおよびタイムスタンプとタグのリードを実施するものとする。

ＴＡＧ記憶部＃Ｎ２１２は、ＣＰＵ２００がレジスタ部２１１を経由して書き込んだタグを格納する。ＴＡＧ記憶部＃Ｎ２１２は、複数個の先入れ先出し可能なＦＩＦＯ（Ｆｉｒｓｔ Ｉｎｐｕｔ Ｆｉｒｓｔ Ｏｕｔｐｕｔ）メモリで構成することができ、ＤＭＡ制御部２０４が持つ送信要求口の数だけ用意される。ＴＡＧ記憶部＃Ｎ２１２は、通信パケットの送信要求を行うリクエスタにて生成されたタグを格納する複数のキューとして用いることができる。このとき、それぞれのＴＡＧ記憶部＃Ｎ２１２は、送信要求口と対応付けられる。

選択処理部２１３は、通信パケットの転送時に用いられるインターフェースから読み取り可能な所定情報に基づいて、通信パケットとタイムスタンプとを対応付けるタグの出力を制御する。このとき、選択処理部２１３は、ＤＭＡ制御部２０４とＰＨＹ／ＭＡＣ２０５とのバスインターフェースをスヌープ処理することで所定情報を読み取ることができる。所定情報は、送信要求したリクエスタ情報、送信パケットがＤＭＡ制御部２０４のどの送信要求口から送信されているのかの情報、送信パケットのパケット種別および送信パケットに付与されたタグなどを含む。そして、選択処理部２１３は、所定情報を基にＴＡＧ記憶部＃Ｎ２１２を選択し、その選択したＴＡＧ記憶部＃Ｎ２１２に格納されているタグをＰＨＹ／ＭＡＣ２０５に送出する。

ＴＳ＆ＴＡＧ一時記憶部２１４は、ＰＨＹ／ＭＡＣ２０５が出力したタイムスタンプとタグを一時的に格納する。ＴＳ＆ＴＡＧ一時記憶部２１４は、ＦＩＦＯメモリで構成することができる。そして、ＴＳ＆ＴＡＧ一時記憶部２１４は、タイムスタンプとタグが格納されると、それらの情報が格納されたことを振分処理部２１５に通知する。

振分処理部２１５は、ＴＳ＆ＴＡＧ一時記憶部２１４に格納されたタイムスタンプとタグをＴＳ＆ＴＡＧ記憶部＃Ｎ２１６に振り分ける。例えば、振分処理部２１５は、リクエスタごと、リクエスタがＤＭＡ制御部２０４に送信要求した送信要求口ごと、ＤＭＡ制御部２０４が転送したパケットの種別ごと、あるいはこれらの組み合わせに基づいて、タイムスタンプおよびタグを振り分ける。このとき、選択処理部２１３は、所定情報を基にＴＡＧ記憶部＃Ｎ２１２を選択した選択情報を振分処理部２１５に通知し、振分処理部２１５は、その選択情報に基づいて振分処理を実施することができる。あるいは、ＣＰＵ２００または映像パケット処理部２０１は、振分条件情報をタグに含めてレジスタ部２１１にセットする。そして、振分処理部２１５は、ＴＳ＆ＴＡＧ一時記憶部２１４に格納されたタグから振分条件情報を読み取り、振り分け処理を実施してもよい。

ＴＳ＆ＴＡＧ記憶部＃Ｎ２１６は、振分処理部２１５により振り分けられたタイムスタンプとタグを格納する。ＴＳ＆ＴＡＧ記憶部＃Ｎ２１６は、複数個のＦＩＦＯメモリで構成することができる。そして、ＴＳ＆ＴＡＧ記憶部＃Ｎ２１６に格納されたタイムスタンプとタグは、レジスタ部２１１を経由してＣＰＵ２００によってリードされる。ＴＳ＆ＴＡＧ記憶部＃Ｎ２１６は、ＰＨＹ／ＭＡＣ２０５から出力されたタイムスタンプおよびタグを格納する複数のキューとして用いることができる。

図３は、第１実施形態に係るＰＴＰ時刻同期処理を示す図である。なお、図３では、ＰＴＰ時刻同期におけるＧＭＣ（Ｇｒａｎｄ Ｍａｓｔｅｒ Ｃｌｏｃｋ）装置とＰＴＰスレーブ装置の同期パケットの送受信シーケンスを例にとる。このとき、図１のタイムサーバ１０１はＧＭＣ装置として動作し、図２のセンサシステム１１０はＰＴＰスレーブ装置として動作する。

図３のステップＳ３０１において、タイムサーバ１０１は、同期パケットＳｙｎｃをセンサシステム１１０に一定間隔で送信する。タイムサーバ１０１は、同期パケットＳｙｎｃを送信すると、その時の送信タイムスタンプｔ１を保持する。センサシステム１１０は、同期パケットＳｙｎｃを受信すると、その時の受信タイムスタンプｔ２を保持する。

次に、ステップＳ３０２において、タイムサーバ１０１は、同期パケットＳｙｎｃを送信した送信タイムスタンプｔ１を同期パケットＦｏｌｌｏｗ＿Ｕｐに載せて、センサシステム１１０に送信する。センサシステム１１０は、同期パケットＦｏｌｌｏｗ＿Ｕｐを受信すると、同期パケットＦｏｌｌｏｗ＿Ｕｐに載せられている送信タイムスタンプｔ１を保持する。なお、図３では、タイムサーバ１０１は、同期パケットＳｙｎｃの送信タイムスタンプｔ１を同期パケットＦｏｌｌｏｗ＿Ｕｐに載せて送信する方法を示した。この方法以外にも、タイムサーバ１０１は、同期パケットＳｙｎｃの送信タイムスタンプｔ１を同期パケットＦｏｌｌｏｗ＿Ｕｐに載せず、同期パケットＳｙｎｃ自身に載せて送信してもよい。

次に、ステップＳ３０３において、センサシステム１１０は、同期パケットＤｅｌａｙ＿Ｒｅｑｕｅｓｔをタイムサーバ１０１に送信する。センサシステム１１０は、同期パケットＤｅｌａｙ＿Ｒｅｑｕｅｓｔを送信すると、その時のＤｅｌａｙ＿Ｒｅｑｕｅｓｔの送信タイムスタンプｔ３を保持する。タイムサーバ１０１は、同期パケットＤｅｌａｙ＿Ｒｅｑｕｅｓｔを受信すると、その時のＤｅｌａｙ＿Ｒｅｑｕｅｓｔの受信タイムスタンプｔ４を保持する。

次に、ステップＳ３０４において、タイムサーバ１０１は、同期パケットＤｅｌａｙ＿Ｒｅｓｐｏｎｓｅをセンサシステム１１０に送信する。このとき、タイムサーバ１０１は、同期パケットＤｅｌａｙ＿Ｒｅｑｕｅｓｔの受信タイムスタンプｔ４を同期パケットＤｅｌａｙ＿Ｒｅｓｐｏｎｓｅに載せてセンサシステム１１０に送信する。センサシステム１１０は、同期パケットＤｅｌａｙ＿Ｒｅｓｐｏｎｓｅを受信すると、同期パケットＤｅｌａｙ＿Ｒｅｓｐｏｎｓｅに載せられている受信タイムスタンプｔ４を保持する。

センサシステム１１０は、ステップＳ３０１～Ｓ３０４の同期パケットＳｙｎｃ、Ｆｏｌｌｏｗ＿Ｕｐ、Ｄｅｌａｙ＿Ｒｅｑｕｅｓｔ、Ｄｅｌａｙ＿Ｒｅｓｐｏｎｓｅのやりとりから平均伝送遅延時間Ｔｄを算出し、センサシステム１１０内の時刻を補正する。平均伝送遅延時間Ｔｄは、以下の式で与えることができる。
Ｔｄ＝｛（ｔ２－ｔ１）＋（ｔ４－ｔ３）｝／２

具体的には、センサシステム１１０は、同期パケットＤｅｌａｙ＿Ｒｅｑｕｅｓｔをタイムサーバ１０１に送信する。そして、図２のタイムスタンプ制御部２１０は、ＰＴＰ時刻同期処理シーケンスにおける送信タイムスタンプｔ３を所定のＴＳ＆ＴＡＧ記憶部＃Ｎ２１６に格納する。そして、ＣＰＵ２００は、送信タイムスタンプｔ３を用いてＰＴＰ時刻同期処理を実行する。

以下、図２のＰＨＹ／ＭＡＣ２０５へのタグの送出、タイムスタンプとタグの振分処理およびＰＴＰ時刻同期処理について説明する。

図４は、第１実施形態に係るパケット送信要求処理を示すフローチャートである。第１実施形態では、図２のＣＰＵ２００および映像パケット処理部２０１がＤＭＡ制御部２０４に送信要求し、ＤＭＡ制御部２０４の送信要求口を一つずつ使用する場合を例にとる。なお、ステップＳ４０２～Ｓ４０６は、ＣＰＵ２００による処理を示し、ステップＳ４１２～Ｓ４１６は、映像パケット処理部２０１による処理を示す。

図４のステップＳ４０１において、図２のセンサシステム１１０の起動後、本処理が開始される。
次に、ステップＳ４０２において、ＣＰＵ２００は、送信するパケットがあるかどうかを判断する。送信するパケットは、例えば、アプリケーションから送信要求され、制御端末１０３とセンサシステム１１０との間の制御のためのＴＣＰ／ＩＰパケットである。送信するパケットは、タイムサーバ１０１とセンサシステム１１０との間の時刻同期のためのＰＴＰパケットであってもよい。ＣＰＵ２００は、送信するパケットがある場合は、ステップＳ４０３に移行し、送信するパケットがない場合は、ステップＳ４０２に戻る。

ステップＳ４０３において、ＣＰＵ２００は、パケット送信の準備を行う。具体的には、ＣＰＵ２００は、第一記憶部２０２に送信データを格納し、ＤＭＡ制御部２０４がパケット転送するためのディスクリプタおよびタグを生成する。ＣＰＵ２００は、パケット送信準備を完了すると、ステップＳ４０４に移行する。

ステップＳ４０４において、ＣＰＵ２００は、ステップＳ４０３で生成したタグをレジスタ部２１１にセットする。具体的には、ＣＰＵ２００は、ＣＰＵ２００が使用するＤＭＡ制御部２０４の要求口に対応したレジスタ部２１１にタグを書き込む。ＣＰＵ２００は、タグの書き込みを完了すると、ステップＳ４０５に移行する。

ステップＳ４０５において、ＣＰＵ２００は、ＤＭＡ制御部２０４にパケット送信を要求する。ＣＰＵ２００は、パケットの送信要求を完了すると、ステップＳ４０６に移行する。

ステップＳ４０６において、ＣＰＵ２００は、ステップＳ４０２～Ｓ４０５の一連の処理を継続するかどうかを判断する。このとき、ＣＰＵ２００は、外部機器との通信状態を終了させる要因が発生した場合はステップＳ４０７に移行し、外部機器との通信状態を終了させる要因が発生してない場合はステップＳ４０２に戻る。

ステップＳ４１２において、映像パケット処理部２０１は、送信するパケットがあるかどうかを判断する。例えば、映像パケット処理部２０１は、制御端末１０３からセンサシステム１１０に対してカメラ１１１を用いた撮像を要求された場合、撮像データを処理し、映像パケットを生成・送信する。映像パケット処理部２０１は、送信するパケットがある場合は、ステップＳ４１３に移行し、送信するパケットがない場合は、ステップＳ４１２に戻る。

ステップＳ４１３において、映像パケット処理部２０１は、パケット送信の準備を行う。具体的には、映像パケット処理部２０１は、第二記憶部２０３に送信データを格納し、ＤＭＡ制御部２０４がパケット転送するためのディスクリプタおよびタグを生成する。なお、映像パケット処理部２０１は、その内部に記憶部を別途持ち、その記憶部にディスクリプタおよびタグを生成してもよい。映像パケット処理部２０１は、パケット送信準備を完了すると、ステップＳ４１４に移行する。

ステップＳ４１４において、映像パケット処理部２０１は、ステップＳ４１３で生成したタグをレジスタ部２１１にセットする。具体的には、映像パケット処理部２０１は、映像パケット処理部２０１が使用するＤＭＡ制御部２０４の要求口に対応したレジスタ部２１１にタグを書き込む。映像パケット処理部２０１は、タグの書き込みを完了すると、ステップＳ４１５に移行する。

ステップＳ４１５において、映像パケット処理部２０１は、ＤＭＡ制御部２０４にパケット送信を要求する。映像パケット処理部２０１は、パケットの送信要求を完了すると、ステップＳ４１６に移行する。

ステップＳ４１６において、映像パケット処理部２０１は、ステップＳ４１２～Ｓ４１５の一連の処理を継続するかどうかを判断する。このとき、映像パケット処理部２０１は、外部機器との通信状態を終了させる要因が発生した場合は、ステップＳ４０７に移行し、外部機器との通信状態を終了させる要因が発生してない場合は、ステップＳ４１２に戻る。

ＣＰＵ２００および映像パケット処理部２０１は、ステップＳ４０７に移行すると、処理を終了する。このとき、ＣＰＵ２００および映像パケット処理部２０１は、ＤＭＡ制御部２０４へパケット送信要求を実施せず、センサシステム１１０は、外部機器と非通信状態になる。

図５は、第１実施形態に係るパケット送信処理を示すフローチャートである。
図５のステップＳ５０１において、図２のセンサシステム１１０の起動後、本処理が開始される。
次に、ステップＳ５０２において、ＤＭＡ制御部２０４は、図４のステップＳ４０５またはステップＳ４１５のパケット送信要求を受信したかどうかを判断する。このとき、ＤＭＡ制御部２０４は、送信要求を受信した場合は、ステップＳ５０３に移行し、送信要求を受信してない場合は、ステップＳ５０２に戻る。

ステップＳ５０３において、ＤＭＡ制御部２０４は、パケット送信の優先制御を実施する。このとき、ＤＭＡ制御部２０４には、ＣＰＵ２００と映像パケット処理部２０１のそれぞれに割り当てられた専用の送信要求口を設けることができる。そして、ＣＰＵ２００と映像パケット処理部２０１は、それぞれに割り当てられた専用の送信要求口に送信要求する。ここで、ＤＭＡ制御部２０４は、予め決められた優先制御ルールに従ってパケット送信の順番を決定する。

例えば、ＣＰＵ２００が映像パケット処理部２０１よりも先に送信要求していた場合でも、映像パケット処理部２０１の映像パケットを最優先で送信する優先制御ルールが設定されているものとする。このとき、ＤＭＡ制御部２０４は、ＣＰＵ２００から送信要求されたパケットよりも先に映像パケット処理部２０１から送信要求された映像パケットを送信する。
あるいは、ＣＰＵ２００または映像パケット処理部２０１は、送信要求口をパケット種別によって使い分けるようにしてもよい。例えば、時刻同期に用いるＰＴＰパケットが優先的に送信され、映像パケットまたは制御で使用するＴＣＰ／ＩＰパケットなどは優先度を下げて送信されるように優先制御ルールを設定してもよい。これらの優先制御ルールは一例であり、優先制御ルールはこれに限らない。ＤＭＡ制御部２０４は、パケット送信の順番を決定すると、ステップＳ５０４に移行する。

ステップＳ５０４において、ＤＭＡ制御部２０４は、ステップＳ５０３で決定したパケット送信の順番によりディスクリプタに従ってＰＨＹ／ＭＡＣ２０５にパケットを送信する。ＤＭＡ制御部２０４は、パケット送信が完了すると、ステップＳ５０５に移行する。

ステップＳ５０５において、ＰＨＹ／ＭＡＣ２０５は、ＤＭＡ制御部２０４によって送出されたパケットを受信するとともに、図２のタイムスタンプ制御部２１０によって送出されたタグを受信する。タイムスタンプ制御部２１０からＰＨＹ／ＭＡＣ２０５に送出されるタグは、所定情報を基に選択処理部２１３により選択されたタグである。ＰＨＹ／ＭＡＣ２０５は、パケットとタグを受信すると、ステップＳ５０６に移行する。

ステップＳ５０６において、ＰＨＹ／ＭＡＣ２０５は、ＤＭＡ制御部２０４から受信したパケットをネットワーク２０８へ送信する。そして、ＰＨＹ／ＭＡＣ２０５は、パケット送信完了のタイミングに基づいてタイムスタンプおよびタグをタイムスタンプ制御部に２１０に送信する。ＰＨＹ／ＭＡＣ２０５は、ネットワーク２０８へパケットを送信し、タイムスタンプおよびタグをタイムスタンプ制御部に２１０に送信すると、ステップＳ５０７に移行する。

ステップＳ５０７において、ＰＨＹ／ＭＡＣ２０５は、ステップＳ５０２～Ｓ５０６の一連の処理を継続するかどうかを判断する。ＰＨＹ／ＭＡＣ２０５は、外部機器との通信状態を終了させる要因が発生した場合は、ステップＳ５０８に移行し、部機器との通信状態を終了させる要因が発生してない場合は、ステップＳ５０２に処理を戻す。

ＰＨＹ／ＭＡＣ２０５は、ステップＳ５０８に移行すると、処理を終了する。このとき、ＣＰＵ２００および映像パケット処理部２０１は、ＤＭＡ制御部２０４へパケット送信要求を実施せず、センサシステム１１０は、外部機器と非通信状態になる。

図６は、第１実施形態に係る送信タイムスタンプ制御処理を示すフローチャートである。
図６のステップＳ６０１において、図２のセンサシステム１１０の起動後、本処理が開始される。
次に、ステップＳ６０２では、タイムスタンプ制御部２１０は、図４のステップＳ４０２またはステップＳ４１２においてＣＰＵ２００または映像パケット処理部２０１がタグをレジスタ部２１１に書き込んだかどうかを判断する。タイムスタンプ制御部２１０は、レジスタ部２１１にタグが書き込まれた場合は、ステップＳ６０３に移行し、レジスタ部２１１にタグが書き込まれてない場合は、ステップＳ６０２に戻る。

ステップＳ６０３において、レジスタ部２１１は、ＣＰＵ２００または映像パケット処理部２０１によって書き込まれたタグをＴＡＧ記憶部＃Ｎ２１２に格納する。このとき、レジスタ部２１１は、ＤＭＡ制御部２０４が持つ送信要求口単位でタグをＴＡＧ記憶部＃Ｎ２１２に格納する。例えば、レジスタ部２１１は、ＣＰＵ２００が書き込んだタグをＣＰＵ２００専用のＴＡＧ記憶部２１２に格納し、映像パケット処理部２０１が書き込んだタグを映像パケット処理部２０１専用のＴＡＧ記憶部２１２に格納する。ここでは、ＣＰＵ２００および映像パケット処理部２０１がそれぞれ一つの送信要求口を使用する場合を例にとるが、ＣＰＵ２００および映像パケット処理部２０１は、二つ以上の送信要求口を使用してもよい。レジスタ部２１１は、ＴＡＧ記憶部＃Ｎ２１２にタグを書き込むと、ステップＳ６０４に処理を移行させる。

ステップＳ６０４において、タイムスタンプ制御部２１０は、ステップＳ６０２～Ｓ６０３の一連の処理を継続するかどうかを判断する。タイムスタンプ制御部２１０は、外部機器との通信状態を終了させる要因が発生した場合は、ステップＳ６０５に移行し、外部機器との通信状態を終了させる要因が発生してない場合は、ステップＳ６０２に戻る。

また、ステップＳ６１２では、選択処理部２１３は、図５のステップＳ５０４においてＤＭＡ制御部２０４がＰＨＹ／ＭＡＣ２０５に送信したパケットを検知したかどうかを判断する。例えば、選択処理部２１３は、ＡＸＩ４－ＳＴＲＥＡＭにおけるＴＶＡＬＩＤ信号がアサートされることでパケット送信を検知できる。ただし、パケット送信の検知方法は、ＡＸＩ４－ＳＴＲＥＡＭインターフェースを用いる方法に限定されることなく、これ以外の方法でもよい。選択処理部２１３は、パケットを検知すると、ステップＳ６１３に移行する。

ステップＳ６１３において、選択処理部２１３は、ＤＭＡ制御部２０４とＰＨＹ／ＭＡＣ２０５とのバスインターフェースをスヌープ処理することで所定情報を読み取る。所定情報は、送信要求したリクエスタの情報、送信パケットがＤＭＡ制御部２０４のどの送信要求口から送信されているのかの情報、送信パケットのパケット種別、あるいは送信パケットに付与されたタグなどである。選択処理部２１３は、所定情報を読み取ると、ステップＳ６１４に移行する。

所定情報を読み取る方法としては、例えば、ＤＭＡ制御部２０４がＡＸＩ４－ＳＴＲＥＡＭのＴＵＳＥＲ、ＴＤＥＳＴ信号などに送信要求口情報を載せて送信し、選択処理部２１３がスヌープ処理して、その送信要求口情報を読み取る方法がある。

あるいは、選択処理部２１３は、ＤＭＡ制御部２０４が送信したパケットのＭＡＣヘッダをスヌープ処理してＥｔｈｅｒＴｙｐｅ領域を読み取る方法でもよい。このとき、選択処理部２１３は、ＥｔｈｅｒＴｙｐｅ領域に格納された値から送信パケットの種別を判別することができる。

あるいは、ＣＰＵ２００または映像パケット処理部２０１は、送信パケットのヘッダ領域またはデータ領域にタグを埋め込んでもよい。そして、選択処理部２１３は、ＤＭＡ制御部２０４とＰＨＹ／ＭＡＣ２０５間の通信インターフェースをスヌープ処理し、送信パケットのヘッダ領域またはデータ領域に埋め込まれたタグを読み取る方法でもよい。ここで、送信パケットのヘッダ領域またはデータ領域にタグを埋め込むことにより、ＤＭＡ制御部２０４から出力されるパケットの順番の変更に合わせてタグの順番も変更される。このため、選択処理部２１３は、ＭＡ制御部２０４から出力されるパケットの順番が変更された場合においても、ＤＭＡ制御部２０４から出力されるパケットの順番に合わせてパケットとタイムスタンプを対応付けるタグを読み取ることができる。

あるいは、所定情報を送信する専用インターフェースをＤＭＡ制御部２０４に設けてもよい。このとき、ＤＭＡ制御部２０４は、専用インターフェースを介して所定情報を選択処理部２１３に直接送信することで、選択処理部２１３は、所定情報を取得することができる。

ステップＳ６１４において、選択処理部２１３は、ステップＳ６１３で読み取った所定情報を基にＴＡＧ記憶部＃Ｎ２１２を選択する。例えば、選択処理部２１３は、ステップＳ６１３で読み取った所定情報を基にＣＰＵ２００または映像パケット処理部２０１のどちらが送信したパケットかを判断し、ＴＡＧ記憶部＃Ｎ２１２を選択する。あるいは、選択処理部２１３は、ＥｔｈｅｒＴｙｐｅよりパケット種別情報を取得し、ＣＰＵ２００または映像パケット処理部２０１のどちらが送信したパケットかどうかを判断し、ＴＡＧ記憶部＃Ｎ２１２を選択してもよい。選択処理部２１３は、ＴＡＧ記憶部＃Ｎ２１２の選択を完了すると、ステップＳ６１５に移行する。

ステップＳ６１５において、選択処理部２１３は、ステップＳ６１４で決定したＴＡＧ記憶部＃Ｎ２１２に格納されているタグをＰＨＹ／ＭＡＣ２０５に送信する。ここで、選択処理部２１３は、ステップＳ６１４で決定したＴＡＧ記憶部＃Ｎ２１２にタグが格納されていない場合、ＣＰＵ２００または映像パケット処理部２０１がセットするタグでなく、任意のタグをＰＨＹ／ＭＡＣ２０５に送信する。選択処理部２１３は、ＰＨＹ／ＭＡＣ２０５にタグを送信すると、ステップＳ６１６に移行する。

ステップＳ６１６において、選択処理部２１３は、ステップＳ６１２～Ｓ６１５の一連の処理を継続するかどうかを判断する。選択処理部２１３は、外部機器との通信状態を終了させる要因が発生した場合は、ステップＳ６０５に移行し、外部機器との通信状態を終了させる要因が発生してない場合は、ステップＳ６１２に移行する。

また、ステップＳ６２２において、ＴＳ＆ＴＡＧ一時記憶部２１４は、ＰＨＹ／ＭＡＣ２０５が出力したタイムスタンプとタグを一時的に格納する。そして、ＴＳ＆ＴＡＧ一時記憶部２１４は、タイムスタンプとタグの格納完了を振分処理部２１５に通知する。ＴＳ＆ＴＡＧ一時記憶部２１４は、タイムスタンプとタグの格納が完了すると、ステップＳ６２３に移行し、タイムスタンプとタグの格納が完了してないならば、ステップＳ６２２に戻る。

ステップＳ６２３において、振分処理部２１５は、ＴＳ＆ＴＡＧ一時記憶部２１４から、タイムスタンプとタグの格納完了の通知を受信する。そして、振分処理部２１５は、所定情報に基づいて、ＴＳ＆ＴＡＧ一時記憶部２１４に格納されたタイムスタンプとタグをＴＳ＆ＴＡＧ記憶部＃Ｎ２１６に振り分ける。

具体的には、振分処理部２１５は、ＴＳ＆ＴＡＧ一時記憶部２１４からのタイムスタンプとタグの格納完了の通知を受信し、所定情報を基に選択処理部２１３がどのＴＡＧ記憶部＃Ｎ２１２を選択したかを示す選択情報を受信する。そして、振分処理部２１５は、それらの情報に基づいて振分処理を実施する。あるいは、ＣＰＵ２００および映像パケット処理部２０１は、振分条件情報をタグに含めてレジスタ部２１１にセットする。そして、振分処理部２１５は、ＴＳ＆ＴＡＧ一時記憶部２１４に格納されたタグから振分条件情報を読み取り、振り分け処理を実行するようにしてもよい。振分処理部２１５は、タイムスタンプとタグの振り分け処理を完了すると、ステップＳ６２４に移行する。

ステップＳ６２４において、振分処理部２１５は、ステップＳ６２２～Ｓ６２３の一連の処理を継続するかどうかを判断する。振分処理部２１５は、外部機器との通信状態を終了させる要因が発生した場合は、ステップＳ６０５に移行し、外部機器との通信状態を終了させる要因が発生してない場合は、ステップＳ６２２に処理を戻す。

タイムスタンプ制御部２１０は、ステップＳ６０５に移行すると、処理を終了する。このとき、ＣＰＵ２００および映像パケット処理部２０１は、ＤＭＡ制御部２０４へパケット送信要求を実施せず、センサシステム１１０は、外部機器と非通信状態になる。

図７は、第１実施形態に係るＰＴＰ時刻同期処理を示すフローチャートである。ＰＴＰ時刻同期処理では、ＣＰＵ２００は、タイムスタンプ制御部２１０によって振り分けられた同期パケットＤｅｌａｙ＿Ｒｅｑｕｅｓｔの送信タイムスタンプを用いる。そして、ＣＰＵ２００は、タイムサーバ１０１とセンサシステム１１０間のＰＴＰ時刻同期処理を実施する。

図７のステップＳ７０１において、図１の同期撮像システム１００のタイムサーバ１０１がＰＴＰマスタ、図２のセンサシステム１１０がＰＴＰスレーブと決定されると、本処理が開始される。

次に、ステップＳ７０２において、センサシステム１１０は、タイムサーバ１０１から同期パケットＳｙｎｃ、Ｆｏｌｌｏｗ＿Ｕｐを受信したかどうかを判断する。センサシステム１１０は、同期パケットＳｙｎｃ、Ｆｏｌｌｏｗ＿Ｕｐを受信した場合は、ステップＳ７０３、ステップＳ７０４に移行し、同期パケットＳｙｎｃ、Ｆｏｌｌｏｗ＿Ｕｐを受信してない場合は、ステップＳ７０２に戻る。
ここで、同期パケットＳｙｎｃ、Ｆｏｌｌｏｗ＿Ｕｐの送受信処理およびＰＴＰ時刻同期処理は、センサシステム１０１のＣＰＵ２００または映像パケット処理部２０１によって実施される。以下の説明では、同期パケットの処理はＣＰＵ２００によって実施されるものとする。

ステップＳ７０３において、ＣＰＵ２００は、同期パケットＳｙｎｃ、Ｆｏｌｌｏｗ＿Ｕｐのタイムスタンプｔ１、ｔ２を取得する。ＣＰＵ２００は、タイムスタンプｔ１、ｔ２の取得を完了すると、ステップＳ７０８に移行する。

また、ステップＳ７０４において、ＣＰＵ２００は、同期パケットＤｅｌａｙ＿Ｒｅｑｕｅｓｔをタイムサーバ１０１に送信し、タイムスタンプｔ３を取得する。具体的には、ＣＰＵ２００は、パケット送信をＤＭＡ制御部２０４に要求し、同期パケットＤｅｌａｙ＿Ｒｅｑｕｅｓｔのタグをタイムスタンプ制御部２１０のレジスタ部２１１にセットする。そして、タイムスタンプ制御部２１０は、ＰＨＹ／ＭＡＣ２０５に対してタグを送信する。そして、ＰＨＹ／ＭＡＣ２０５は、同期パケットＤｅｌａｙ＿Ｒｅｑｕｅｓｔを送信完了するタイミングでタイムスタンプとタグを出力する。そして、タイムスタンプ制御部２１０は、タイムスタンプとタグをＴＳ＆ＴＡＧ記憶部＃Ｎ２１６に格納してレジスタ部２１１から読み取り可能な状態にする。そして、ＤＭＡ制御部２０４は、同期パケットＤｅｌａｙ＿Ｒｅｑｕｅｓｔの送信を完了することで、ＣＰＵ２００に送信完了を通知する。そして、ＣＰＵ２００は、ＤＭＡ制御部２０４から送信完了通知を受信すると、パケット送信要求時に生成したタグとレジスタ部２１１から読み取ったタグが一致することを確認する。そして、ＣＰＵ２００は、タグが一致したタイムスタンプを同期パケットＤｅｌａｙ＿Ｒｅｑｕｅｓｔのタイムスタンプｔ３として取得する。ＣＰＵ２００は、同期パケットＤｅｌａｙ＿Ｒｅｑｕｅｓｔの送信が完了した場合、ステップＳ７０５に移行する。

ステップＳ７０５において、ＣＰＵ２００は、タイムサーバ１０１から同期パケットＤｅｌａｙ＿Ｒｅｓｐｏｎｓｅを受信したかどうかを判断する。ＣＰＵ２００は、同期パケットＤｅｌａｙ＿Ｒｅｓｐｏｎｓｅを受信した場合は、ステップＳ７０７に移行し、同期パケットＤｅｌａｙ＿Ｒｅｓｐｏｎｓｅを受信してない場合は、ステップＳ７０６に移行する。

ステップＳ７０６において、ＣＰＵ２００は、タイムサーバ１０１から同期パケットＤｅｌａｙ＿Ｒｅｓｐｏｎｓｅを受信せず、一定時間経過したかどうかを判断する。ＣＰＵ２００は、一定時間経過した場合は、ステップＳ７０２に戻り、一定時間経過してない場合は、ステップＳ７０５に戻る。

ステップＳ７０７において、ＣＰＵ２００は、同期パケットＤｅｌａｙ＿Ｒｅｓｐｏｎｓｅよりタイムスタンプｔ４を取得する。このとき、ＰＨＹ／ＭＡＣ２０５は、タイムサーバ１０１から送信された同期パケットＤｅｌａｙ＿Ｒｅｓｐｏｎｓｅを受信し、ＤＭＡ制御部２０４により所定の記憶部にＤＭＡ転送される。そして、ＣＰＵ２００は、タイムサーバ１０１が同期パケットＤｅｌａｙ＿Ｒｅｑｕｅｓｔを受信したタイムスタンプｔ４を、同期パケットＤｅｌａｙ＿Ｒｅｓｐｏｎｓｅから取得する。ＣＰＵ２００は、タイムスタンプｔ４を取得すると、ステップＳ７０８に移行する。

ステップＳ７０８において、ＣＰＵ２００は、取得したタイムスタンプｔ１～ｔ４を用いてタイムサーバ１０１の時刻とセンサシステム１１０の時刻との時刻差を計算して補正量を決定する。ＣＰＵ２００は、時刻の補正量を決定すると、ステップＳ７０９に移行する。

ステップＳ７０９において、ＣＰＵ２００は、ステップＳ７０８で決定した補正量に基づいてセンサシステム１１０の時刻を補正する。センサシステム１１０は、この補正処理が完了することで、タイムサーバ１０１と時刻同期することができる。ＣＰＵ２００は、時刻補正が完了すると、ステップＳ７１０に移行する。

ここで、一度に時刻補正する量が大きい場合、センサシステム１１０全体の動作が不安定になることがある。そのため、ＣＰＵ２００は、一定時間をかけて徐々に時刻補正してもよいし、一度に補正する量に制限をかけるようにしてもよい。

ステップＳ７１０において、センサシステム１１０は、継続して稼働し続けるかどうかを判断する。このとき、図１の制御端末１０３は、全てのセンサシステム１１０ａ～１１０ｚの同期処理を停止するように指示してもよいし、指定したセンサシステム１１０ａ～１１０ｚのみの同期処理を停止するように指示してもよい。センサシステム１１０は、稼働を継続する場合は、ステップＳ７０２に戻り、稼働を継続する場合は、ステップＳ７１１に移行し、この処理を終了する。

以上説明したように、上述した第１実施形態によれば、ＤＭＡ制御部２０４は、リクエスタが送信要求した順番と異なる順番で通信パケットをＰＨＹ／ＭＡＣ２０５に転送することがある。ここで、タイムスタンプ制御部２１０は、ＤＭＡ制御部２０４とＰＨＹ／ＭＡＣ２０５との間のインターフェースから読み取り可能な所定情報を取得する。そして、タイムスタンプ制御部２１０は、その所定情報に基づいて、通信パケットとタイムスタンプとを対応付けるタグの出力を制御する。これにより、リクエスタは、ＰＨＹ／ＭＡＣ２０５から出力されるタイムスタンプと、リクエスタが送信要求した通信パケットとの対応付けが可能となる。

＜第２実施形態＞
第２実施形態では、図２のＣＰＵ２００がＤＭＡ制御部２０４に送信要求し、ＤＭＡ制御部２０４の送信要求口を２つ以上使用する場合を例にとる。なお、ＤＭＡ制御部２０４、ＰＨＹ／ＭＡＣ２０５およびタイムスタンプ制御部２１０については、第１実施形態と同様に動作するため、説明を省略する。

図８は、第２実施形態に係るパケット送信要求処理を示すフローチャートである。なお、図８では、ＣＰＵ２００がＤＭＡ制御部２０４に対してパケット種別ごと送信要求する場合を例にとる。第２実施形態では、パケット種別がＴＣＰ／ＩＰパケット、ＰＴＰパケット、それ以外のパケットの場合を例にとるが、これは一例であり、パケット種別はこれらに限らない。

図８のステップＳ８０１において、センサシステム１１０の起動後、本処理が開始される。
次に、ステップＳ８０２において、ＣＰＵ２００は、送信するパケットがあるかどうかを判断する。送信するパケットは、例えば、アプリケーションから送信要求され、制御端末１０３とセンサシステム１１０との間の制御のためのＴＣＰ／ＩＰパケットである。送信するパケットは、タイムサーバ１０１とセンサシステム１１０との間の時刻同期のためのＰＴＰパケットであってもよい。ＣＰＵ２００は、送信するパケットがある場合は、ステップＳ８０３に移行し、送信するパケットがない場合は、ステップＳ８０２に戻る。

ステップＳ８０３において、ＣＰＵ２００は、ステップＳ８０２で送信するパケットがＴＣＰ／ＩＰパケットであるかどうかを判断する。ＣＰＵ２００は、送信するパケットがＴＣＰ／ＩＰパケットである場合は、ステップＳ８０４に移行し、送信するパケットがＴＣＰ／ＩＰパケットでない場合は、ステップＳ８１３に移行する。

ステップＳ８０４において、ＣＰＵ２００は、パケット送信の準備を行う。具体的には、ＣＰＵ２００は、第一記憶部２０２に送信データを格納し、ＤＭＡ制御部２０４がパケット転送するためのディスクリプタおよびタグを生成する。ＣＰＵ２００は、パケット送信準備を完了すると、ステップＳ８０５に移行する。

ステップＳ８０５において、ＣＰＵ２００は、ステップＳ８０３で生成したタグをレジスタ部２１１にセットする。具体的には、ＣＰＵ２００は、ＣＰＵ２００が使用するＤＭＡ制御部２０４の送信要求口に対応したレジスタ部２１１にタグを書き込む。例えば、ＣＰＵ２００は、ＴＣＰ／ＩＰパケット、ＰＴＰパケット、それ以外のパケットを送信するために３つに送信要求口を使用する。そして、ＣＰＵ２００は、それぞれの送信要求口に対応するレジスタ部２１１にそれぞれのタグを書き込む。ＣＰＵ２００は、タグの書き込みを完了すると、ステップＳ８０６に移行する。

ステップＳ８０６において、ＣＰＵ２００は、ＤＭＡ制御部２０４にパケット送信を要求する。具体的には、ＣＰＵ２００は、ＴＣＰ／ＩＰパケット、ＰＴＰパケット、それ以外のパケットに対応するＤＭＡ制御部２０４の送信要求口に送信要求する。ＣＰＵ２００は、送信要求を完了すると、ステップＳ８０７に移行する。

ステップＳ８１３において、ＣＰＵ２００は、ステップＳ８０２で送信するパケットがＰＴＰパケットであるかどうかを判断する。ＣＰＵ２００は、送信するパケットがＰＴＰパケットである場合は、ステップＳ８１４に移行し、送信するパケットがＰＴＰパケットでない場合はステップＳ８２４に移行する。

ステップＳ８１４～Ｓ８１６の処理は、ステップＳ８０４～Ｓ８０６の処理に相当する。ただし、ステップＳ８１４～Ｓ８１６では、ＰＴＰパケットの送信処理を実施する。ＣＰＵ２００は、ステップＳ８１６の処理を完了すると、ステップＳ８０７に移行する。

ステップＳ８２４～Ｓ８２６の処理は、ステップＳ８０４～Ｓ８０６の処理に相当する。ただし、ステップＳ８２４～Ｓ８２６では、ＴＣＰ／ＩＰパケットおよびＰＴＰパケット以外の送信パケットの送信処理を実施する。ＣＰＵ２００は、ステップＳ８２６の処理を完了すると、ステップＳ８０７に移行する。

ステップＳ８０７において、ＣＰＵ２００は、ステップＳ８０２～Ｓ８０６、Ｓ８１３～Ｓ８１６、Ｓ８２４～Ｓ８２６の一連の処理を継続するかどうかを判断する。このとき、ＣＰＵ２００は、外部機器との通信状態を終了させる要因が発生した場合は、ステップＳ８０８に移行し、外部機器との通信状態を終了させる要因が発生してない場合は、ステップＳ８０２に戻る。

ＣＰＵ２００は、ステップＳ８０８に移行すると、処理を終了する。このとき、ＣＰＵ２００は、ＤＭＡ制御部２０４へパケット送信要求を実施せず、センサシステム１１０は、外部機器と非通信状態になる。

以上説明したように、上述した第２実施形態によれば、リクエスタが送信要求した順番と異なる順番でＤＭＡ制御部２０４が通信パケットをＰＨＹ／ＭＡＣ２０５に転送したものとする。この場合においても、リクエスタは、ＤＭＡ制御部２０４の送信要求口を２つ以上使用することを可能としつつ、ＰＨＹ／ＭＡＣ２０５から出力されるタイムスタンプと、リクエスタが送信要求した通信パケットとの対応付けが可能となる。

＜第３実施形態＞
第３実施形態では、図２のＣＰＵ２００および映像パケット処理部２０１がＤＭＡ制御部２０４に送信要求し、ＣＰＵ２００および映像パケット処理部２０１がそれぞれＤＭＡ制御部２０４の送信要求口を２つ以上使用する場合を例にとる。なお、ＤＭＡ制御部２０４、ＰＨＹ／ＭＡＣ２０５およびタイムスタンプ制御部２１０については、第１実施形態と同様に動作するため、説明は省略する。

図９は、第３実施形態に係るパケット送信要求処理を示すフローチャートである。なお、図９では、ＣＰＵ２００および映像パケット処理部２０１がＤＭＡ制御部２０４に対してパケット種別ごとに送信要求する場合を例にとる。

図９のステップＳ９０１において、センサシステム１１０の起動後、本処理が開始される。なお、図９のステップＳ８０２～Ｓ８０７、Ｓ８１３～Ｓ８１６、Ｓ８２４～Ｓ８２６の処理は、図８の処理と同様のため、説明を省略する。
ステップＳ９０２において、映像パケット処理部２０１は、送信するパケットがあるかどうかを判断する。例えば、映像パケット処理部２０１は、制御端末１０３からセンサシステム１１０に対してカメラ１１１を用いた撮像を要求された場合、撮像データを処理し、映像パケットを生成・送信する。映像パケット処理部２０１は、映像パケット以外のデータを処理してパケットを生成・送信してもよい。映像パケット処理部２０１は、送信するパケットがある場合は、ステップＳ９０３に移行し、送信するパケットがない場合は、ステップＳ９０２に戻る。

ステップＳ９０３において、映像パケット処理部２０１は、ステップＳ９０２で送信するパケットが映像パケットであるかどうかを判断する。映像パケット処理部２０１は、送信するパケットが映像パケットである場合は、ステップＳ９０４に移行し、送信するパケットが映像パケットでない場合は、ステップＳ９１４に移行する。

ステップＳ９０４において、映像パケット処理部２０１は、パケット送信の準備を行う。具体的には、映像パケット処理部２０１は、第二記憶部２０３に送信データを格納し、ＤＭＡ制御部２０４がパケット転送するためのディスクリプタおよびタグを生成する。あるいは、映像パケット処理部２０１は、その内部に記憶部を別途持ち、その記憶部にディスクリプタおよびタグを生成してもよい。映像パケット処理部２０１は、パケット送信準備を完了すると、ステップＳ９０５に移行する。

ステップＳ９０５において、映像パケット処理部２０１は、ステップＳ９０４で生成したタグをレジスタ部２１１にセットする。具体的には、映像パケット処理部２０１は、映像パケット処理部２０１が使用するＤＭＡ制御部２０４の要求口に対応したレジスタ部２１１にタグを書き込む。例えば、映像パケット処理部２０１は、映像パケットまたはそれ以外のパケットを送信するために２つの送信要求口を使用する。そして、映像パケット処理部２０１は、それぞれの送信要求口に対応するレジスタ部２１１にそれぞれのタグを書き込む。映像パケット処理部２０１は、タグの書き込みを完了すると、ステップＳ９０６に移行する。

ステップＳ９０６において、映像パケット処理部２０１は、ＤＭＡ制御部２０４にパケット送信を要求する。そして、映像パケット処理部２０１は、映像パケットおよびそれ以外の通信パケットに対応するＤＭＡ制御部２０４の送信要求口に送信要求する。映像パケット処理部２０１は、送信要求を完了すると、ステップＳ９０７に移行する。

ステップＳ９１４～Ｓ９１６の処理は、ステップＳ９０４～Ｓ９０６の処理に相当する。ただし、ステップＳ９１４～Ｓ９１６では、映像パケット処理部２０１は、映像パケット以外の通信パケットの送信処理を実施する。映像パケット処理部２０１は、ステップＳ９１６の処理を完了すると、ステップＳ９０７に移行する。

ステップＳ９０７において、映像パケット処理部２０１は、ステップＳ９０２～Ｓ９０６、Ｓ９１４～Ｓ９１６の一連の処理を継続するかどうかを判断する。このとき、映像パケット処理部２０１は、外部機器との通信状態を終了させる要因が発生した場合は、ステップＳ９０８に移行し、外部機器との通信状態を終了させる要因が発生してない場合は、ステップＳ９０２に戻る。

映像パケット処理部２０１は、ステップＳ９０８に移行すると、処理を終了する。このとき、映像パケット処理部２０１は、ＤＭＡ制御部２０４へパケット送信要求を実施せず、センサシステム１１０は、外部機器と非通信状態になる。

以上説明したように、上述した第３実施形態によれば、複数のリクエスタのそれぞれが送信要求した順番と異なる順番でＤＭＡ制御部２０４が通信パケットをＰＨＹ／ＭＡＣ２０５に転送したものとする。この場合においても、複数のリクエスタのそれぞれは、ＤＭＡ制御部２０４の送信要求口を２つ以上使用することを可能としつつ、ＰＨＹ／ＭＡＣ２０５から出力されるタイムスタンプと、リクエスタが送信要求した通信パケットとの対応付けが可能となる。

＜第４実施形態＞
図１０は、第４実施形態に係るカメラアダプタの構成例を示すブロック図である。
図１０において、センサシステム１１０´は、図２のカメラアダプタ１１２の代わりにカメラアダプタ１１２´を備える。カメラアダプタ１１２´は、図２のカメラアダプタ１１２にＦＩＦＯ２２０が追加されている。ＦＩＦＯ２２０は、ＤＭＡ制御部２０４とＰＨＹ／ＭＡＣ２０５との間に設けられる。ここで、タイムスタンプ制御部２１０が通信パケットと同時、または通信パケットよりも前にタグをＰＨＹ／ＭＡＣ２０５に入力する場合、ＤＭＡ制御部２０４は、通信パケットをＦＩＦＯ２２０に格納してからＰＨＹ／ＭＡＣ２０５に入力する。

以上説明したように、上述した第４実施形態によれば、ＤＭＡ制御部２０４とＰＨＹ／ＭＡＣ２０５との間にＦＩＦＯ２２０を設けることにより、所定情報を読み取り、タグを送信パケットに付与するまでのタイミング調整を実施することができる。

＜その他の実施形態＞
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワークまたは記憶媒体を介してシステムまたは装置に供給してもよい。そして、上述の実施形態の１以上の機能は、そのシステムまたは装置のコンピュータにおける１つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＦＰＧＡまたはＡＳＩＣ）でも実現可能である。

１００ 同期撮像システム、１０１ タイムサーバ、１０２ ハブ、１０３ 制御端末、１０４ 画像コンピューティングサーバ、１０５ ユーザ端末、１０７ ＧＮＳＳ、１１０ センサシステム

Claims (10)

1. パケットの送信要求を行う要求手段と、
   前記パケットの送信要求に基づいて前記パケットを転送する転送手段と、
   前記転送手段にて転送された前記パケットを送信するとともに、前記パケットの送信に基づいてタイムスタンプを出力する送信手段と、
   前記転送手段と前記送信手段との間のインターフェースから読み取り可能な所定情報に基づいて、前記パケットと前記タイムスタンプとを対応付けるタグの出力を制御する制御手段と、
   を備えることを特徴とする通信装置。
2. 前記制御手段は、前記転送手段と前記送信手段との間のインターフェースのスヌープ処理に基づいて、前記所定情報を読み取ることを特徴とする請求項１に記載の通信装置。
3. 前記制御手段は、前記転送手段にて転送される前記パケットの順番に合わせて、前記パケットと前記タイムスタンプとを対応付けるタグを前記送信手段に入力することを特徴とする請求項１または２に記載の通信装置。
4. 前記所定情報は、前記転送手段の送信要求口に送信要求された情報、前記転送手段にて転送されたパケットのパケット種別および前記パケットのヘッダ領域およびデータ領域に埋め込まれたタグのうちの少なくとも１つを含むことを特徴とする請求項１から３のいずれか１項に記載の通信装置。
5. 前記制御手段は、
   前記要求手段にて生成されたタグを格納する複数の第１キューと、
   前記所定情報に基づいて前記複数の第１キューから一つの第１キューを選択し、前記選択した第１キューに格納されたタグを前記送信手段に出力する選択処理手段と、
   を備えることを特徴とする請求項１から４のいずれか１項に記載の通信装置。
6. 前記制御手段は、
   前記送信手段から出力されたタイムスタンプおよびタグを格納する複数の第２キューと、
   前記要求手段ごと、前記要求手段が前記転送手段に送信要求した送信要求口ごと、前記転送手段が転送したパケットの種別ごと、あるいはこれらの組み合わせに基づいて、前記タイムスタンプおよびタグを前記第２キューに振り分ける振分処理手段と、
   を備えることを特徴とする請求項１から５のいずれか１項に記載の通信装置。
7. 前記転送手段と前記送信手段との間に設けられ、先入れ先出し可能な記憶手段をさらに備え、
   前記制御手段が前記パケットと同時、または前記パケットよりも前に前記タグを前記送信手段に入力する場合、前記転送手段は、前記パケットを前記記憶手段に格納してから前記送信手段に入力することを特徴とする請求項１から７のいずれか１項に記載の通信装置。
8. 前記要求手段は、ＰＴＰ（Ｐｒｅｃｉｓｉｏｎ Ｔｉｍｅ Ｐｒｏｔｏｃｏｌ）に対応していることを特徴とする請求項１から７のいずれか１項に記載の通信装置。
9. パケットの送信要求を行うステップと、
   前記パケットの送信要求に基づいて前記パケットを転送するステップと、
   前記転送された前記パケットを送信するとともに、前記パケットの送信に基づいてタイムスタンプを出力するステップと、
   前記パケットの転送時に用いられるインターフェースから読み取り可能な所定情報に基づいて、前記パケットと前記タイムスタンプとを対応付けるタグの出力を制御するステップと、
   を備えることを特徴とする通信方法。
10. コンピュータを請求項１から８のいずれか１項に記載の通信装置として動作させるためのプログラム。

Images