CN102576517A - 显示驱动电路、显示装置和显示驱动方法 - Google Patents

Abstract

在进行CC驱动的显示装置，将在列方向将视频信号的分辨率转换为2倍进行显示的第一模式，切换为以视频信号的分辨率进行显示的第二模式。在第一模式，向与相邻的2条扫描信号线对应的在列方向相邻的2个像素所包括的各像素电极，供给相同极性且相同灰度等级的信号电位，并且使被写入像素电极的信号电位的变化方向按每相邻的2行而不同(2线反转驱动)。在第二模式，使被写入像素电极的信号电位的变化方向按每相邻的1行而不同(1线反转驱动)。提供如下的显示驱动电路：在进行CC驱动的显示装置，能够不引起显示品质的下降地在第一模式与第二模式之间相互切换，该第一模式是将视频信号的分辨率转换为n倍(n为整数)进行显示的模式，该第二模式是将视频信号的分辨率转换为m倍(m是与n不同的整数)进行显示的模式。

Description

显示驱动电路、显示装置和显示驱动方法

技术领域

本发明涉及例如具有有源矩阵型液晶显示面板的液晶显示装置等的显示装置的驱动，特别涉及用于对采用称为CC(Charge Coupling：电荷耦合)驱动的驱动方式的显示装置的显示面板进行驱动的显示驱动电路和显示驱动方法。

背景技术

现有技术中，在有源矩阵方式的液晶显示装置中采用的CC驱动方式，例如在专利文献1中有所公开。以该专利文献1的公开内容为例对CC驱动进行说明。

图26表示实现CC驱动的装置的结构。图27表示在图26的装置的CC驱动中的各种信号的动作波形。

如图26所示，进行CC驱动的液晶显示装置具备图像显示部110、源极线驱动电路111、栅极线驱动电路112和CS总线驱动电路113。

图像显示部110包括多条源极线(信号线)101、多条栅极线(扫描线)102、开关元件103、像素电极104、多条CS(Capacity Storage：电容存储器)总线(共用电极线)105、保持电容106、液晶107、对置电极109。在多条源极线101与多条栅极线102交叉的交点附近配置有开关元件103。在该开关元件103连接有像素电极104。

CS总线105与栅极线102成对且平行地配置。保持电容106的一端与像素电极104连接，另一端与CS总线105连接。对置电极109设置为隔着液晶107与像素电极104相对。

源极线驱动电路111设置为用于驱动源极线101，栅极线驱动电路112设置为用于驱动栅极线102。另外，CS总线驱动电路113设置为用于驱动CS总线105。

开关元件103由非晶硅(a-Si)、多晶硅(p-Si)、单晶硅(c-Si)等形成。在这样的结构上，在开关元件103的栅极-漏极间形成电容108。由于该电容108，发生来自栅极线102的栅极脉冲使像素电极104的电位向负侧移位(漂移)的现象。

如图27所示，在上述的液晶显示装置，某栅极线102的电位Vg仅在该栅极线102被选择的H期间(水平扫描期间)成为Von，在其它期间被保持为Voff。源极线101的电位Vs根据所显示的视频信号的不同其振幅不同，但对同一行的全部像素而言极性相同，并且成为极性按每1行(一个水平扫描期间)反转而形成的波形(1线(1H)反转驱动)。另外，在图27中，设想输入相同的视频信号的情况，因此电位Vs以一定的振幅变化。

像素电极104的电位Vd，在电位Vg为Von的期间开关元件103导通，所以成为与源极线101的电位Vs相同的电位，在电位Vg成为Voff的瞬间，通过栅极-漏极间电容108稍向负侧移位。

CS总线105的电位Vc在对应的栅极线102被选择的H期间和其下一个H期间为Ve+。此外，电位Vc在更下一个H期间向Ve-切换，之后，保持Ve-至下一个场。通过该切换，电位Vd通过保持电容106向负侧移位。

其结果，电位Vd以比电位Vs大的振幅变化，因此能够进一步减小电位Vs的变化振幅。由此，能够实现源极线驱动电路111的电路结构的简化和消耗电力的削减。

现有技术文献

专利文献

专利文献1：日本国公开专利公报“特开2001-83943号公报”(2001年3月30日公开)

发明内容

发明所要解决的问题

但是，上述液晶显示装置是以按每一行(1线，1水平扫描期间)使像素电极的电压的极性反转的线(1H)反转驱动为前提，以使CS信号按每一行不同的方式进行驱动的液晶显示装置，因此不能使CS信号的电位例如按每两行不同。因此，例如如果将通过1线反转驱动来进行显示的显示模式(以下也称为“通常显示驱动”)，切换为将视频信号的分辨率转换为高分辨率(例如2倍角)来进行显示的模式(以下也称为“分辨率转换驱动”)，则发生在显示视频中产生由明暗形成的横线的问题。

以下，对在将通常显示驱动切换为分辨率转换驱动时产生横线的原因进行说明。图28(a)表示有通常显示驱动中的、显示视频和供给到与该显示视频对应的像素电极的信号电位的极性，(b)表示有(a)的左上栏(虚线围成的部分)的显示视频、和在行方向和列方向上将与该显示视频对应的视频信号的分辨率转换为2倍(2倍角显示)的情况下的供给到像素电极的信号电位的极性。在转换为2倍角的情况下，例如排列在图28(a)的第三行第二列的一个像素，与排列在(b)的第五行第三列～第六行第四列的四个像素对应。

在分辨率转换驱动中，根据转换倍率，向在列方向(扫描方向)相邻的多个像素的像素电极供给相同极性且相同电位(灰度等级)的信号。当在第一帧进行通常显示驱动而在第二帧进行2倍角显示驱动时，被供给到排列在图28(a)所示的第三行第二列的像素的像素电极的源极信号S和被供给到排列在(b)所示的第五行第三列～第六行第四列的各像素的像素电极的源极信号S，彼此之间极性(此处为负极性)和电位(灰度等级)相等。

图29是表示在现有的液晶显示装置中将通常显示驱动切换为分辨率转换驱动(2倍角显示驱动)的情况下的各种信号的波形的时序图。

在图29，以显示视频的任意的帧为第X帧，以第X帧的前1帧为第(X-1)帧，以第X帧的后1帧为第(X+1)帧。而且，在第X帧进行通常显示驱动(1线反转驱动)，在第(X+1)帧进行分辨率转换驱动(2倍角显示驱动)。

在图29，GSP是规定垂直扫描的定时的栅极开始脉冲，GCK1(CK)和GCK2(CKB)是从控制电路输出的、规定移位寄存器的动作定时的栅极时钟。从GSP的下降起至下一次下降为止的期间相当于一个垂直扫描期间(1V期间)。从GCK1的上升起至GCK2的上升为止的期间和从GCK2的上升起至GCK1的上升为止的期间为一个水平扫描期间(1H期间)。CMI是极性按每1水平扫描期间进行反转的极性信号。

此外，在图29，依次图示有：在第X帧，从源极线驱动电路111供给到设置在第x列的源极线101的源极信号S(视频信号)；在第(X+1)帧，从源极线驱动电路111供给到设置在第y列(与第x列对应的分辨率转换后的像素列)的源极线101的源极信号S(视频信号)；从栅极线驱动电路112和CS总线驱动电路113分别供给到设置在第一行的栅极线102和CS总线105的栅极信号G1和CS信号CS1；和设置在第一行的第x列(第X帧)和第y列(第(X+1)帧)的像素电极的电位Vpix1。同样，依次图示有：分别供给到设置在第二行的栅极线102和CS总线105的栅极信号G2和CS信号CS2；和设置在第二行的第x列(第X帧)和第y列(第(X+1)帧)的像素电极的电位Vpix2。第三行～第五行也与上述说明一样。

另外，电位Vpix1～Vpix5的虚线表示对置电极109的电位。

在第X帧，源极信号S中所示的标记“甲”～“己”分别对应一个水平扫描期间，表示各一个水平扫描期间的信号电位(灰度等级)。例如，源极信号S在第一个水平扫描期间表示负极性的信号电位(“甲”)，在第二个水平扫描期间表示正极性的信号电位(“乙”)，在第三个水平扫描期间表示负极性的信号电位(“丙”)。

而且，CS信号CS1～CS5的波形设为：在对应的栅极信号G1～G5下降后反转，且其反转方向成为彼此相反的关系。具体而言，CS信号CS2、CS4在对应的栅极信号G2、G4下降之后上升，CS信号CS1、CS3、CS5在对应的栅极信号G1、G3、G5下降之后下降。

由此，在第X帧，像素电极的电位Vpix1～Vpix5按照CS信号CS1～CS5的电位变化而发生电位移位，因此能够适当地实现1线反转驱动。

相对于此，在第(X+1)帧，源极信号S在第一个和第二个水平扫描期间表示为正极性且相同的信号电位(“甲”)，在第三个和第四个水平扫描期间表示为负极性且相同的信号电位(“乙”)。

而且，CS信号CS1～CS5与第X帧相同，CS信号CS2、CS4在对应的栅极信号G2、G4下降之后上升，CS信号CS1、CS3、CS5在对应的栅极信号G1、G3、G5下降之后下降。

这样，在第(X+1)帧，源极信号S的极性按每2线进行反转，CS信号CS的极性按每1线进行反转，因此，像素电极的电位Vpix2、Vpix3不能按照CS信号CS2、CS3的电位变化而适当地发生电位移位。因此，在第一行和第二行，无论是否被输入相同灰度等级(“甲”)的源极信号S，电位Vpix1与Vpix2不同，从而产生亮度差，同样，在第三行和第四行，无论是否被输入相同灰度等级(“乙”)的源极信号S，电位Vpix3和Vpix4不同，从而产生亮度差。由此，在第(X+1)帧，在显示视频中观察到由明暗形成的横线(横纹)(图29的斜线部)。

这样，在现有的液晶显示装置，如果将通常显示驱动的显示模式切换为分辨率转换驱动的显示模式，则发生在显示视频中产生由明暗形成的横线的问题。上述的例子是转换倍率为2倍角的的情况，例如在令转换倍率为3倍角的情况下、或仅在列方向转换分辨率的情况下也同样地，在显示视频中产生由明暗形成的横线。即，在现有的技术中，难以不使显示品质下降地在以下两种模式之间相互切换：将视频信号的分辨率转换为n倍(n为整数)进行显示的第一模式(在上述例子中，n＝1)；将视频信号的分辨率转换为m倍(m为与n不同的整数)进行显示的第二模式(在上述例子中，m＝2)。

本发明是鉴于上述的问题点而完成的，其目的在于，提供一种显示驱动电路和显示驱动方法，通过该显示驱动电路和显示驱动方法能够在进行CC驱动的显示装置中不引起显示品质的下降地在以下两种模式之间相互切换：将视频信号的分辨率转换为n倍(n为整数)进行显示的第一模式；将视频信号的分辨率转换为m倍(m为与n不同的整数)进行显示的第二模式。

用于解决问题的方式

本发明的显示驱动电路的特征在于：

该显示驱动电路用于显示装置，通过向与像素所包括的像素电极形成电容的保持电容配线供给保持电容配线信号，使从数据信号线写入像素电极的信号电位变化为与该信号电位的极性相应的方向，

在以扫描信号线的延伸方向为行方向的情况下，在第一模式与第二模式之间相互切换，上述第一模式是将视频信号的分辨率至少在列方向转换为n倍(n是整数)进行显示的模式，上述第二模式是将视频信号的分辨率至少在列方向转换为m倍(m是与n不同的整数)进行显示的模式，

在上述第一模式，向与相邻的n条扫描信号线对应的在列方向相邻的n个像素所包括的各像素电极，供给相同极性且相同灰度等级的信号电位，并且使从数据信号线写入像素电极的信号电位的变化方向按每相邻的n行而不同，

另一方面，在上述第二模式，向与相邻的m条扫描信号线对应的在列方向相邻的m个像素所包括的各像素电极，供给相同极性且相同灰度等级的信号电位，并且使从数据信号线写入像素电极的信号电位的变化方向按每相邻的m行而不同。

在上述显示驱动电路，通过保持电容配线信号，使写入像素电极的信号电位变化为与该信号电位的极性相应的方向。由此实现CC驱动。

在这样的CC驱动的上述显示驱动电路中，具有如下结构：在第一模式与第二模式之间相互切换，上述第一模式是将视频信号的分辨率至少在列方向转换为n倍(n是整数)进行显示的模式，上述第二模式是将视频信号的分辨率至少在列方向转换为m倍(m是与n不同的整数)进行显示的模式。此外，上述显示驱动电路，在第一模式，向与在列方向相邻的n个像素所包括的各像素电极供给相同灰度等级的信号电位，并且进行n线反转驱动，在第二模式，向与在列方向相邻的m个像素所包括的各像素电极供给相同灰度等级的信号电位，并且进行m线反转驱动。

由此，能够使被写入像素电极的信号电位适当地电位移位，因此能够消除在显示视频中产生由明暗形成的横线(参照图29)的问题。由此，能够在进行CC驱动的显示装置中不引起显示品质的下降地在以下两种模式之间相互切换：将视频信号的分辨率转换为n倍(n为整数)进行显示的第一模式；将视频信号的分辨率转换为m倍(m为与n不同的整数)进行显示的第二模式。

本发明的显示装置的特征在于，具备上述任一显示驱动电路和显示面板。

本发明的显示驱动方法的特征在于：

其是驱动显示装置的显示驱动方法，通过向与像素所包括的像素电极形成电容的保持电容配线供给保持电容配线信号，使从数据信号线写入像素电极的信号电位变化为与该信号电位的极性相应的方向，

在以扫描信号线的延伸方向为行方向的情况下，在第一模式与第二模式之间相互切换，上述第一模式是将视频信号的分辨率至少在列方向转换为n倍(n是整数)进行显示的模式，上述第二模式是将视频信号的分辨率至少在列方向转换为m倍(m是与n不同的整数)进行显示的模式，

在上述第一模式，向与相邻的n条扫描信号线对应的在列方向相邻的n个像素所包括的各像素电极，供给相同极性且相同灰度等级的信号电位，并且使从数据信号线写入像素电极的信号电位的变化方向按每相邻的n行而不同，

另一方面，在上述第二模式，向与相邻的m条扫描信号线对应的在列方向相邻的m个像素所包括的各像素电极，供给相同极性且相同灰度等级的信号电位，并且使从数据信号线写入像素电极的信号电位的变化方向按每相邻的m行而不同

根据上述显示驱动方法，能够得到与利用上述显示驱动电路的结构得到的效果相同的效果。

发明的效果

如上所述，本发明的显示驱动电路和显示驱动方法构成为：在CC驱动中，在以扫描信号线的延伸方向为行方向的情况下，在第一模式与第二模式之间相互切换，上述第一模式是将视频信号的分辨率至少在列方向转换为n倍(n是整数)进行显示的模式，上述第二模式是将视频信号的分辨率至少在列方向转换为m倍(m是与n不同的整数)进行显示的模式，在上述第一模式，向与相邻的n条扫描信号线对应的在列方向相邻的n个像素所包括的各像素电极，供给相同极性且相同灰度等级的信号电位，并且使从数据信号线写入像素电极的信号电位的变化方向按每相邻的n行而不同，另一方面，在上述第二模式，向与相邻的m条扫描信号线对应的在列方向相邻的m个像素所包括的各像素电极，供给相同极性且相同灰度等级的信号电位，并且使从数据信号线写入像素电极的信号电位的变化方向按每相邻的m行而不同。

由此，能够在进行CC驱动的显示装置中不引起显示品质的下降地在以下两种模式之间相互切换：将视频信号的分辨率转换为n倍(n为整数)进行显示的第一模式；将视频信号的分辨率转换为m倍(m为与n不同的整数)进行显示的第二模式。

附图说明

图1是表示本发明的一个实施方式的液晶显示装置的结构的框图。

图2是表示图1的液晶显示装置的各像素的电结构的等效电路图。

图3是表示实施例1的栅极线驱动电路和CS总线驱动电路的结构的框图。

图4是表示实施例1的液晶显示装置的各种信号的波形的时序图。

图5是表示在实施例1的CS总线驱动电路中被输入输出的各种信号的波形的时序图。

图6是表示实施例2的栅极线驱动电路和CS总线驱动电路的结构的框图。

图7是表示实施例2的液晶显示装置的各种信号的波形的时序图。

图8是表示在实施例2的CS总线驱动电路中被输入输出的各种信号的波形的时序图。

图9是表示实施例3的栅极线驱动电路和CS总线驱动电路的结构的框图。

图10是表示实施例3的液晶显示装置的各种信号的波形的时序图。

图11是表示在实施例3的CS总线驱动电路中被输入输出的各种信号的波形的时序图。

图12是表示实施例4的栅极线驱动电路和CS总线驱动电路的结构的框图。

图13是表示实施例4的液晶显示装置的各种信号的波形的时序图。

图14是表示在实施例4的CS总线驱动电路中被输入输出的各种信号的波形的时序图。

图15是表示实施例5的栅极线驱动电路和CS总线驱动电路的结构的框图。

图16是表示实施例5的液晶显示装置的各种信号的波形的时序图。

图17是表示在实施例5的CS总线驱动电路中被输入输出的各种信号的波形的时序图。

图18是表示实施例6的栅极线驱动电路和CS总线驱动电路的结构的框图。

图19是表示实施例6的液晶显示装置的各种信号的波形的时序图。

图20是表示在实施例6的CS总线驱动电路中被输入输出的各种信号的波形的时序图。

图21是表示图3所示的栅极线驱动电路和CS总线驱动电路的其它结构的框图。

图22是表示图21所示的栅极线驱动电路的信息情况的框图。

图23是表示构成图22所示的栅极线驱动电路的移位寄存器电路的结构的框图。

图24是表示构成图23所示的移位寄存器电路的触发器(flip flop：触发电路)的结构的电路图。

图25是表示图24所示的触发器的动作的时序图。

图26是表示进行CC驱动的现有液晶显示装置的结构的框图。

图27是表示图26所示的液晶显示装置的各种信号的波形的时序图。

图28是在现有的液晶显示装置中向像素电极供给的信号电位的极性的图，(a)表示通常驱动中的向像素电极供给的信号电位的极性，(b)表示对于(a)的左上栏(虚线围成的部分)的显示视频，将视频信号的分辨率转换为2倍(2倍角显示)的情况下的供给到像素电极的信号电位的极性。

图29是表示在现有的液晶显示装置中将通常显示驱动切换为分辨率转换驱动(2倍角显示驱动)的情况下的各种信号的波形的时序图。

具体实施方式

(实施方式1)

根据附图对本发明的一个实施方式进行如下说明。

首先，根据图1和图2，对与本发明的显示装置相当的液晶显示装置1的结构进行说明。其中，图1是表示液晶显示装置1的整体结构的框图，图2是表示液晶显示装置1的像素的电结构的等效电路图。

液晶显示装置1包括：分别与本发明的显示面板、数据信号线驱动电路、扫描信号线驱动电路、保持电容配线驱动电路和控制电路相当的有源矩阵型液晶显示面板10；源极总线驱动电路20；栅极线驱动电路30；CS总线驱动电路40；和控制电路50。

液晶显示面板10，在未图示的有源矩阵基板和对置基板(相对基板)之间夹持有液晶而构成，具有排列成矩阵状的大量的像素P。

而且，液晶显示面板10，在有源矩阵基板上设置有分别与本发明的数据信号线、扫描信号线、开关元件、像素电极和保持电容配线相当的源极总线11、栅极线12、薄膜晶体管(Thin Film Transistor：以下称为“TFT”)13、像素电极14和CS总线15，在对置基板上设置有对置电极19。另外，TFT13仅在图2图示，而在图1中省略。

源极总线11以在列方向(纵方向)相互平行的方式在各列各形成一条，栅极线12以在行方向(横方向)相互平行的方式在各行各形成一条。TFT13和像素电极14分别与源极总线11和栅极线12的各交叉点(交点)对应地形成，TFT13的源极电极s与源极总线11连接，栅极电极g与栅极线12连接，漏极电极d与像素电极14连接。此外，像素电极14在其与对置电极19之间隔着液晶地形成有液晶电容17。

由此，当通过供给到栅极线12的栅极信号(扫描信号)而使TFT13的栅极导通，来自源极总线11的源极信号(数据信号)被写入像素电极14时，对像素电极14施加与上述源极信号相应的电位。其结果是，对处于像素电极14与对置电极19之间的液晶施加与上述源极信号相应的电压，由此，能够实现与上述源极信号相应的灰度等级显示。

CS总线15以在行方向(横方向)相互平行的方式在各行各形成一条，且以与栅极线12成对的方式配置。该各CS总线15，通过在分别配置于各行的像素电极14之间形成保持电容16(也称为“補助电容”)，而与像素电极14电容耦合。

另外，在TFT13，其结构上，由于在栅极电极g与漏极电极d之间形成引入电容18，像素电极14的电位受到由栅极线12的电位变化引起的影响(引入)。但是，在此为了说明的简略，对上述影响不予考虑。

如上所述那样构成的液晶显示面板10由源极总线驱动电路20、栅极线驱动电路30和CS总线驱动电路40驱动。此外，控制电路50向源极总线驱动电路20、栅极线驱动电路30和CS总线驱动电路40供给液晶显示面板10的驱动所需的各种信号。

在本实施方式中，在周期性重复的垂直扫描期间中的有效期间(有效扫描期间)，依次分配各行的水平扫描期间，并依次扫描各行。因此，栅极线驱动电路30与各行的水平扫描期间同步地将用于使TFT13导通的栅极信号依次输出向对应的栅极线12。对该栅极线驱动电路30的详细说明在之后进行。

源极总线驱动电路20向各源极总线11输出源极信号。该源极信号是：将从液晶显示装置1的外部经由控制电路50供给到源极总线驱动电路20的视频信号分配给源极总线驱动电路20的各列，进行升压等的信号。

此外，源极总线驱动电路20，为了进行n线(nH)反转驱动或m线(mH)反转驱动，而使得输出的源极信号的极性对同一行的全部像素而言极性相同，并且按每n线或每m线反转。其中，n和m是相互不同的整数。例如，在表示在第一帧进行2线(2H)反转驱动、在第二帧进行1线(1H)反转驱动的驱动定时的图4中，在第一帧，在第一行和第二行的水平扫描期间与第三行和第四行的水平扫描期间，源极信号S的极性反转，在第二帧，在第一行的水平扫描期间与第二行的水平扫描期间，源极信号S的极性反转。即，在n线(nH)反转驱动中，源极信号S的极性(像素电极的电位的极性)按每n线(n个水平扫描期间)反转，在m线(mH)反转驱动中，源极信号S的极性(像素电极的电位的极性)按每m线(m个水平扫描期间)反转。此处，切换n线(nH)反转驱动与m线(mH)反转驱动的定时能够任意地设定，例如也能够按每一帧切换。

而且，为了将视频信号的分辨率至少在列方向转换为高分辨率(n倍或m倍)进行显示，源极总线驱动电路20每n行(n线)或m行(m线)输出相同极性且相同灰度等级的信号电位。例如，在将视频信号的分辨率在列方向转换为2倍进行显示的情况下，输出至第一行的源极信号S与输出至第二行的源极信号S彼此电压极性和灰度等级相等，输出至第三行的源极信号S和输出至第四行的源极信号S彼此电压极性和灰度等级相等。另外，以下以1行(1线)对应1水平扫描期间地进行说明，但本发明并不仅限于此。

CS总线驱动电路40将与本发明的保持电容配线信号相当的CS信号输出向各CS总线15。该CS信号，是电位在2值(电位电平的高低)间切换(上升或下降)的信号，且以如下的方式被控制：该行的TFT13从导通被切换到断开的时刻(栅极信号下降后的时刻)的电位按每n线或每m线互不相同。对该CS总线驱动电路40的详细说明在之后进行。

控制电路50通过控制上述的栅极线驱动电路30、源极总线驱动电路20、CS总线驱动电路40，使图4所示的信号从这些电路中的各电路输出。

具备上述结构的液晶显示装置构成为：在将视频信号的分辨率转换为n倍(n为整数)进行显示的第一模式与将视频信号的分辨率转换为m倍(m为与n不同的整数)进行显示的第二模式之间相互切换，在第一模式进行n线反转驱动，在第二模式进行m线反转驱动。另外，本液晶显示装置，可以是将视频信号的分辨率至少在列方向转换为n倍或m倍的结构，但也可以是不仅在列方向而且在行方向转换为n倍或m倍的结构(参照图28)。在仅在列方向转换为n(或m)倍进行显示的方式中，表示为“纵n(或m)倍显示驱动”转换驱动，在列方向和行方向转换为n(或m)倍进行显示的方式中，表示为“n(或m)倍角显示驱动”。以下对本液晶显示装置的具体例子进行说明。另外，在以下的说明中，为了便于说明，主要着眼于同一像素列，以仅在列方向转换为n倍或m倍进行显示的方式为例进行说明。

(实施例1)

图4是表示将在第一帧中将视频信号的分辨率仅在列方向转换为2倍(n＝2)而进行显示的显示模式(纵2倍显示驱动)切换为在第二帧不转换视频信号的分辨率(m＝1)而进行显示的显示模式(通常显示驱动)的情况下的各种信号的波形的时序图。在图4中，与图29相同，GSP表示规定垂直扫描的定时的栅极开始脉冲，GCK1(CK)和GCK2(CKB)表示从控制电路50输出的、规定移位寄存器的动作定时的栅极时钟。从GSP的下降起至下一次下降为止的期间相当于一个垂直扫描期间(1V期间)。从GCK1的上升起至GCK2的上升为止的期间和从GCK2的上升起至GCK1的上升为止的期间为一水平扫描期间(1H期间)。CMI是极性按照规定的定时进行反转的极性信号。

此外，图4中，依次图示有：从源极总线驱动电路20供给到某源极总线11(设置在第x列的源极总线11)的源极信号S(视频信号)；从栅极线驱动电路30和CS总线驱动电路40分别供给到设置在第一行的栅极线12和CS总线15的栅极信号G1和CS信号CS1；和设置在第一行且第x列的像素电极14的电位波形Vpix1。依次图示有：分别供给到设置在第二行的栅极线12和CS总线15的栅极信号G2和CS信号CS2；和设置在第二行且第x列的像素电极14的电位波形Vpix2。依次图示有：分别供给到设置在第三行的栅极线12和CS总线15的栅极信号G3和CS信号CS3；和设置在第三行且第x列的像素电极14的电位波形Vpix3。第四行和第五行也一样，依次图示有栅极信号G4、CS信号CS4、电位波形Vpix4、以及、栅极信号G5、CS信号CS5、电位波形Vpix5。

另外，电位Vpix1、Vpix2、Vpix3、Vpix4、Vpix5的虚线表示对置电极19的电位。

以下，令显示视频的最初的帧为第一帧，以其之前的状态为初始状态。如图4所示，在初始状态，CS信号CS1～CS5均被固定在一方的电位(在图4中为低电平)。在第一帧，第一行的CS信号CS1在对应的栅极信号Gl(与对应的移位寄存器电路SRl的输出SRO1相当)下降的时刻为高电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻为高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻为低电平，第四行的CS信号CS4在对应的栅极信号G4下降的时刻为低电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为高电平。

而且，CS信号CS1～CS5在对应的栅极信号G1～G5下降之后电位电平在高低之间切换。具体而言，在第一帧，CS信号CS1、CS2各自在对应的栅极信号G1、G2下降之后下降，CS信号CS3、CS4各自在对应的栅极信号G3、G4下降之后上升。

第一帧的源极信号S为具有与视频信号所示的灰度等级相应的振幅且极性按每两个水平扫描期间(2H)反转的信号。此外，第一帧的源极信号S每两个水平扫描期间(2H)为相同的电位。即，图4中的“甲”～“丙”分别对应一个水平扫描期间，表示各一个水平扫描期间的信号电位(灰度等级)。例如，第一个和第二个水平扫描期间是负极性且为相同的信号电位(灰度等级)(“甲”)，第三个和第四个水平扫描期间是正极性且为相同的信号电位(“乙”)。栅极信号G1～G5分别在各帧的有效期间(有效扫描期间)的第一个～第五个1H期间为栅极导通电位，在其它期间为栅极断开电位。

相对于此，在第二帧，源极信号S具有与视频信号所示的灰度等级相应的振幅且为极性按每一个水平扫描期间(1H)反转的信号。此外，第二帧的源极信号S与第一帧的灰度等级对应，第二帧的源极信号S的标记“甲”～“丙”分别与第一帧的标记“甲”～“丙”对应。即，第一帧的第一行和第二行的灰度等级(“甲”)与第二帧的第一行的灰度等级(“甲”)彼此相等，第一帧的第三行和第四行的灰度等级(“乙”)与第二帧的第二行的灰度等级(“乙”)彼此相等，第一帧的第五行和第六行的灰度等级(“丙”)与第二帧的第三行的灰度等级(“丙”)彼此相等。栅极信号G1～G5分别在各帧的有效期间(有效扫描期间)的第一个～第五个1H期间为栅极导通电位，在其它期间为栅极断开电位。

第二帧的CS信号CS1～CS5中，第一行的CS信号CS1在对应的栅极信号Gl(与对应的移位寄存器电路SRl的输出SRO1相当)下降的时刻为低电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻为高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻为低电平，第四行的CS信号CS4在对应的栅极信号G4下降的时刻为高电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为低电平。

而且，CS信号CS1、CS3各自在对应的栅极信号G1、G3下降之后上升，CS信号CS2、CS4各自在对应的栅极信号G2、G4下降之后下降。

这样，在进行纵2倍显示驱动的第一帧，栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应地每两行互不相同，因此，像素电极14的电位Vpix1～Vpix5均通过CS信号CS1～CS5适当地移位。因此，当输入相同灰度等级的源极信号S时，对置电极电位与移位后的像素电极14的电位的电位差在正极性和负极性相同。即，在第一帧，在同一像素列，负极性且相同电位(灰度等级)的源极信号被写入与相邻的两行对应的像素，并且正极性且相同电位(灰度等级)的源极信号被写入与该两行的下一相邻的两行对应的像素，与最初的两行对应的CS信号的电位，在向与上述最初的两行对应的像素进行的写入中，不进行极性反转，在写入后，向负方向进行极性反转，并且，直至下次的写入为止，不进行极性反转，与下一个(后续的)两行对应的CS信号的电位，在向与上述下一个两行对应的像素进行的写入中，不进行极性反转，在写入后，向正方向进行极性反转，直至下次的写入为止，不进行极性反转。由此，在CC驱动中，实现纵2倍显示驱动(2线反转驱动)。此外，根据上述结构，能够通过CS信号CS1～CS5适当地使像素电极14的电位Vpix1～Vpix5移位，因此，还能够消除在显示视频的最初的帧可能产生的横线。

此外，在进行通常驱动(1线反转驱动)的第二帧，栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应地每相邻的行互不相同，因此，像素电极14的电位Vpix1～Vpix5均通过CS信号CS1～CS5适当地移位。因此，当输入相同灰度等级的源极信号S时，对置电极电位与移位后的像素电极14的电位的电位差在正极性和负极性相同。即，在第二帧，正极性的源极信号被写入同一像素列的第奇数个像素，并且，负极性的源极信号被写入第偶数个像素，与第奇数个像素对应的CS信号的电位，在向上述第奇数个像素进行的写入中，不进行极性反转，在写入后，向正方向进行极性反转，并且，直至下次的写入为止，不进行极性反转，与第偶数个像素对应的CS信号的电位，在向上述第偶数个像素进行的写入中，不进行极性反转，在写入后，向负方向进行极性反转，直至下次的写入为止，不进行极性反转。由此，在CC驱动中实现1线反转驱动。

因此，根据上述结构，在将纵2倍显示驱动(2线反转驱动)切换为通常显示驱动(1线反转驱动)的情况下，也能够通过CS信号CS1～CS5适当地使像素电极14的电位Vpix1～Vpix5移位，因此能够在第一帧和第二帧使供给相同的信号电位的像素电极14的电位相等，能够消除图29所示的横线的产生。

此处，对用于实现上述的控制的栅极线驱动电路30和CS总线驱动电路40的具体结构进行说明。

图3表示栅极线驱动电路30和CS总线驱动电路40的结构。CS总线驱动电路40与各行对应地包括多个CS电路41、42、43、…、4n。各CS电路41、42、43、…、4n分别包括：D闩锁电路41a、42a、43a、…、4na；或门电路(OR电路)41b、42b、43b、…、4nb；和MUX电路(multiplexer：多路复用器)41c、42c、43c、…、4nc。栅极线驱动电路30包括多个移位寄存器电路SR1、SR2、SR3、…、SRn。另外，在图1和图3，栅极线驱动电路30和CS总线驱动电路40形成于液晶显示面板的一端侧，但是，并不仅限于此，也可以分别形成于互不相同的侧。

输向CS电路41的输入信号为：与栅极信号G1对应的移位寄存器输出SRO1；MUX电路41c的输出；极性信号CMI；和复位信号RESET，输向CS电路42的输入信号为：与栅极信号G2对应的移位寄存器输出SRO2；MUX电路42c的输出；极性信号CMI；和复位信号RESET，输向CS电路43的输入信号为：与栅极信号G3对应的移位寄存器输出SRO3；MUX电路43c的输出；极性信号CMI；和复位信号RESET，输向CS电路44的输入信号为：与栅极信号G4对应的移位寄存器输出SRO4；MUX电路44c的输出；极性信号CMI；和复位信号RESET。这样，向各CS电路4n，输入对应的第n行的移位寄存器输出SROn和MUX电路41n的输出，并且输入极性信号CMI。从控制电路50输入极性信号CMI和复位信号RESET。

以下，为了便于说明，主要以与第二和第三行对应的CS电路42、43为例进行说明。

向D闩锁电路42a的复位端子CL输入复位信号RESET，向数据端子D输入极性信号CMI(保持对象信号)，向时钟端子CK输入或门电路42b的输出。该D闩锁电路42a，根据被输入至时钟端子CK的信号的电位电平的变化(从低电平到高电平或从高电平到低电平)，将被输入至数据端子D的极性信号CMI的输入状态(低电平或高电平)，作为表示电位电平的变化的CS信号CS2来输出。

具体而言，D闩锁电路42a，在被输入至时钟端子CK的信号的电位电平为高电平时，将被输入至数据端子D的极性信号CMI的输入状态(低电平或高电平)输出。此外，D闩锁电路42a，在被输入至时钟端子CK的信号的电位电平从高电平变化为低电平时，将变化的时刻的被输入至端子D的极性信号CMI的输入状态(低电平或高电平)闩锁，并且将闩锁的状态保持至下次被输入至时钟端子CK的信号的电位电平成为高电平为止。然后，D闩锁电路42a从输出端子Q输出表示电位电平的变化的CS信号CS2。

向D闩锁电路43a的复位端子CL和数据端子D，同样地分别输入复位信号RESET和极性信号CMI。另一方面，向D闩锁电路43a的时钟端子CK输入或门电路43b的输出。由此，从D闩锁电路43a的输出端子Q输出表示电位电平的变化的CS信号CS3。

或门电路42b，通过被输入对应的第二行的移位寄存器电路SR2的输出信号SRO2和MUX电路42c的输出信号，输出图3和图5所示的信号M2。此外，或门电路43b，通过被输入对应的第三行的移位寄存器电路SR3的输出信号SRO3和MUX电路43c的输出信号，输出图3和图5所示的信号M3。

向MUX电路42c输入第三行的移位寄存器电路SR3的输出信号SRO3、第四行的移位寄存器电路SR4的输出信号SRO4和选择信号SEL，并根据选择信号SEL，将移位寄存器输出SRO3或移位寄存器输出SRO4输出向或门电路42b。例如，在选择信号SEL为高电平的情况下，从MUX电路42c输出移位寄存器输出SRO4，在选择信号SEL为低电平的情况下，从MUX电路42c输出移位寄存器输出SRO3。

这样，向或门电路4nb输入第n行的移位寄存器电路SRn的输出信号SROn和第(n+1)行的移位寄存器电路SRn+1的输出信号SROn+1或第(n+2)行的移位寄存器电路SRn+2的输出信号SROn+2。

选择信号SEL是在2线反转驱动和1线反转驱动之间进行切换的切换信号，此处，在选择信号SEL为高电平时进行2线反转驱动，在选择信号SEL为低电平时进行1线反转驱动。极性信号CMI的极性反转定时根据选择信号SEL进行切换，此处，在选择信号SEL为高电平时，极性按每两个水平扫描期间反转，在选择信号SEL为低电平时，极性按每一个水平扫描期间反转。

另外，移位寄存器输出SRO通过众所周知的方法在图3所示的设置有D型触发电路(D型触发器电路)的栅极线驱动电路30而被生成。栅极线驱动电路30，按照具有一个水平扫描期间的周期的栅极时钟GCK的定时，使从控制电路50供给来的栅极开始脉冲GSP依次移位至下级的移位寄存器电路SR。栅极线驱动电路30的结构并不仅限于此，也可以采用其它结构。

图5表示在实施例1的液晶显示装置1的CS总线驱动电路40被输入输出的各种信号的波形。此处表示在第一帧进行2线反转驱动且在第二帧进行1线反转驱动的情况下的波形。即，在第一帧，选择信号SEL被设定为高电平，极性信号CMI按每两个水平扫描期间极性反转，在第二帧，选择信号SEL被设定为低电平，极性信号CMI按每一个水平扫描期间极性反转。

首先，对第二行的各种信号的波形的变化进行说明。在初始状态，向CS电路42的D闩锁电路42a的端子D输入极性信号CMI，向复位端子CL输入复位信号RESET。通过该复位信号RESET，从D闩锁电路42a的输出端子Q输出的CS信号CS2的电位被保持在低电平。

之后，与被供给到第二行的栅极线12的栅极信号G2对应的移位寄存器输出SRO2从移位寄存器电路SR2输出，并被输入至CS电路42的或门电路42b的一个端子。于是，向时钟端子CK输入信号M2的移位寄存器输出SRO2的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即高电平被转送。即，在移位寄存器输出SRO2发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平切换为高电平。输出高电平直至被输入至时钟端子CK的信号M2的移位寄存器输出SRO2的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO2的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即高电平被闩锁。之后，将高电平保持至信号M2成为高电平为止。

接着，向或门电路42b的另一个端子输入MUX电路42c的输出信号。此处，由于选择信号SEL被设定为高电平，因此移位寄存器输出SRO4从MUX电路42c输出，并被输入至或门电路42b。另外，该移位寄存器输出SRO4还被输入至CS电路44的或门电路44b的一个端子。

向在D闩锁电路42a的时钟端子CK输入信号M2的移位寄存器输出SRO4的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即低电平被转送。即，在移位寄存器输出SRO4发生电位变化(从低到高)的定时，CS信号CS2的电位从高电平切换为低电平。输出低电平直至被输入至时钟端子CK的信号M2的移位寄存器输出SRO4的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO4的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即低电平被闩锁。之后，将低电平保持至信号M2在第二帧成为高电平为止。

在第二帧，移位寄存器输出SRO2从移位寄存器电路SR2输出，并被输入至CS电路42的或门电路42b的一个端子。于是，向时钟端子CK输入信号M2的移位寄存器输出SRO2的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即高电平被转送。即，在移位寄存器输出SRO2发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平切换为高电平。输出高电平直至被输入至时钟端子CK的信号M2的移位寄存器输出SRO2的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO2的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即高电平被闩锁。之后，将高电平保持至信号M2成为高电平为止。

接着，向或门电路42b的另一个端子输入MUX电路42c的输出信号。此处，由于选择信号SEL被设定为低电平，因此移位寄存器输出SRO3从MUX电路42c被输出，并被输入至或门电路42b。另外，该移位寄存器输出SRO3还被输入至CS电路43的或门电路43b的一个端子。

向D闩锁电路42a的时钟端子CK输入信号M2的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即低电平被转送。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS2的电位从高电平切换为低电平。输出低电平直至被输入至时钟端子CK的信号M2的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即低电平被闩锁。之后，将低电平保持至信号M2在第三帧成为高电平为止。

接着，对第三行的各种信号的波形的变化进行说明。在初始状态，向CS电路43的D闩锁电路43a的端子D输入极性信号CMI，向复位端子CL输入复位信号RESET。通过该复位信号RESET，从D闩锁电路43a的输出端子Q输出的CS信号CS3的电位被保持在低电平。

然后，与被供给到第三行的栅极线12的栅极信号G3对应的移位寄存器输出SRO3从移位寄存器电路SR3输出，并被输入至CS电路43的或门电路43b的一个端子。于是，向时钟端子CK输入信号M3的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至数据端子D的极性信号CMI的输入状态即低电平被转送。然后，输出低电平直至下次被输入至时钟端子CK的信号M3的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即低电平被闩锁。之后，将低电平保持至信号M3成为高电平为止。

接着，向或门电路43b的另一端子输入MUX电路43c的输出信号。此处，由于选择信号SEL被设定为高电平，因此移位寄存器输出SRO5从MUX电路43c输出，并被输入至或门电路43b。另外，该移位寄存器输出SRO5还被输入至CS电路45的或门电路45b的一个端子。

向D闩锁电路43a的时钟端子CK输入信号M3的移位寄存器输出SRO5的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即高电平被转送。即，在移位寄存器输出SRO5发生电位变化(从低到高)的定时，CS信号CS3的电位从低电平切换为高电平。然后，输出高电平直至下次被输入至时钟端子CK的信号M3的移位寄存器输出SRO5的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO5的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即高电平被闩锁。之后，将高电平保持至信号M3在第二帧成为高电平为止。

在第二帧，移位寄存器输出SRO3从移位寄存器电路SR3输出，并被输入至CS电路43的或门电路43b的一个端子。这样，在时钟端子CK，被输入信号M3的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即低电平被转送。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS3的电位从高电平切换为低电平。输出低电平直至被输入至时钟端子CK的信号M3的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即低电平被闩锁。之后，将低电平保持至信号M3成为高电平为止。

接着，向或门电路43b的另一端子输入MUX电路43c的输出信号。此处，由于选择信号SEL被设定为低电平，因此移位寄存器输出SRO4从MUX电路43c输出，并被输入至或门电路43b。另外，该移位寄存器输出SRO4还被输入至CS电路44的或门电路44b的一个端子。

向D闩锁电路43a的时钟端子CK输入信号M3的移位寄存器输出SRO4的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即高电平被转送。即，在移位寄存器输出SRO4发生电位变化(从低到高)的定时，CS信号CS3的电位从低电平切换为高电平。输出高电平直至被输入至时钟端子CK的信号M3的移位寄存器输出SRO4的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO4的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即高电平被闩锁。之后，将高电平保持至信号M3在第三帧成为高电平为止。

另外，在第四行，在第一帧，利用移位寄存器输出SRO4、SRO6将极性信号CMI闩锁，在第二帧，利用移位寄存器输出SRO4、SRO5将极性信号CMI闩锁，由此输出图5所示的CS信号CS4。

这样，在第一帧，通过与各行对应的CS电路41、42、43、…、4n，在2线反转驱动中，能够在整个帧，将该行的栅极信号下降的时刻(TFT13从导通被切换为断开的时刻)的CS信号的电位电平在该行的栅极信号下降之后在高低之间切换。此外，在第二帧，通过与各行对应的CS电路41、42、43、…、4n，在1线反转驱动中，能够在整个帧，将该行的栅极信号下降的时刻(TFT13从导通被切换为断开的时刻)的CS信号的电位电平在该行的栅极信号下降之后在高低之间切换。

即，在进行2线反转驱动的第一帧，输出至第n行的CS总线15的CS信号CSn，通过将第n行的栅极信号Gn上升时的极性信号CMI的电位电平和第(n+2)行的栅极信号G(n+2)上升时的极性信号CMI的电位电平闩锁而被生成，输出至第(n+1)行的CS总线15的CS信号CSn+1，通过将第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI的电位电平和第(n+3)行的栅极信号G(n+3)上升时的极性信号CMI的电位电平闩锁而被生成。

此外，在进行1线反转驱动的第二帧，输出至第n行的CS总线15的CS信号CSn，通过将第n行的栅极信号Gn上升时的极性信号CMI的电位电平和第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI的电位电平闩锁而被生成，输出至第(n+1)行的CS总线15的CS信号CSn+1，通过将第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI的电位电平和第(n+2)行的栅极信号G(n+2)上升时的极性信号CMI的电位电平闩锁而被生成。

由此，在纵2倍显示驱动和通常显示驱动中的任一方式中，均能够使CS总线驱动电路40适当地动作，因此能够防止第一帧的横线的产生，此外，还能够防止因将纵2倍显示驱动切换为通常显示驱动而可能产生的横线。另外，在本实施例1中，列举了将分辨率转换驱动(纵2倍显示驱动)切换为通常显示驱动的结构的例子，当然对将通常显示驱动切换为分辨率转换驱动(纵2倍显示驱动)的结构也能够通过与实施例1相同的结构得到相同的效果。对这一点，在以下的各实施例也相同。

(实施例2)

图7是表示将在第一帧将视频信号的分辨率仅在列方向转换为3倍(n＝3)进行显示的显示模式(纵3倍显示驱动)切换为在第二帧不转换视频信号的分辨率(m＝1)进行显示的显示模式(通常显示驱动)的情况下的各种信号的波形的时序图，图6是表示用于实现该动作的栅极线驱动电路30和CS总线驱动电路40的结构的图。

在本实施例2的液晶显示装置1中，被输入至MUX电路4nc的移位寄存器电路SR的输出信号与实施例1不同，此外，极性信号CMI的极性反转的定时与实施例1不同。

在本液晶显示装置1中，如图6所示，向与第一行对应的MUX电路41c输入第二行的移位寄存器电路SR2的输出信号SRO2、第四行的移位寄存器电路SR4的输出信号SRO4和选择信号SEL，并根据选择信号SEL，将移位寄存器输出SRO2或移位寄存器输出SRO4输出向或门电路41b。向与第二行对应的MUX电路42c输入第三行的移位寄存器电路SR3的输出信号SRO3、第五行的移位寄存器电路SR5的输出信号SRO5和选择信号SEL，并根据选择信号SEL，将移位寄存器输出SRO3或移位寄存器输出SRO5输出向或门电路42b。例如，如果以第二行的MUX电路42c为例，则在选择信号SEL为高电平的情况下，从MUX电路42c输出移位寄存器输出SRO5，在选择信号SEL为低电平的情况下，从MUX电路42c输出移位寄存器输出SRO3。

即，如图6所示，向或门电路4nb输入：第n行的移位寄存器电路SRn的输出信号SROn；和第(n+1)行的移位寄存器电路SRn+1的输出信号SROn+1或第(n+3)行的移位寄存器电路SRn+3的输出信号SROn+3。

选择信号SEL是在3线反转驱动与1线反转驱动之间进行切换的切换信号，此处，在选择信号SEL为高电平时进行3线反转驱动，在选择信号SEL为低电平时进行1线反转驱动。极性信号CMI根据选择信号SEL，极性反转定时切换，此处，在选择信号SEL为高电平时，极性按每三个水平扫描期间反转，在选择信号SEL为低电平时，极性按每一个水平扫描期间反转。

如图7所示，在初始状态，CS信号CS1～CS7均被固定在一方的电位(图7中为低电平)。在第一帧，第一行的CS信号CS1在对应的栅极信号G1下降的时刻为高电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻为高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻为高电平。另一方面，第四行的CS信号CS4在对应的栅极信号G4下降的时刻为低电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为低电平。第六行的CS信号CS6在对应的栅极信号G6下降的时刻为低电平。而且，第七行的CS信号CS7在对应的栅极信号G7下降的时刻为高电平。

在对应的栅极信号G1～G7下降之后，CS信号CS1～CS7电位电平在高低之间切换。具体而言，在第一帧，CS信号CS1、CS2、CS3各自在对应的栅极信号G1、G2、G3下降之后下降，CS信号CS4、CS5、CS6各自在对应的栅极信号G4、G5、G6下降之后上升。

第一帧的源极信号S为具有与视频信号所示的灰度等级相应的振幅且极性按每两个水平扫描期间(3H)反转的信号。此外，第一帧的源极信号S每三个水平扫描期间(3H)成为相同的电位。即，图7中的“甲”～“丙”分别对应一个水平扫描期间，表示各一个水平扫描期间的信号电位(灰度等级)。例如，第一个、第二个和第三个水平扫描期间是负极性且为相同的信号电位(“甲”)，第四个、第五个和第六个水平扫描期间是正极性且为相同的信号电位(“乙”)。栅极信号G1～G7分别在各帧的有效期间(有效扫描期间)的第一个～第七个1H期间为栅极导通电位，在其它期间为栅极断开电位。

相对于此，在第二帧，源极信号S为具有与视频信号所示的灰度等级相应的振幅且极性按每一个水平扫描期间(1H)反转的信号。此外，第二帧的源极信号S与第一帧的灰度等级对应，第二帧的源极信号S的标记“甲”～“丙”分别与第一帧的标记“甲”～“丙”对应。即，第一帧的第一行、第二行和第三行的灰度等级(“甲”)与第二帧的第一行的灰度等级(“甲”)彼此相等，第一帧的第四行、第五行和第六行的灰度等级(“乙”)与第二帧的第二行的灰度等级(“乙”)彼此相等。栅极信号G1～G7分别在各帧的有效期间(有效扫描期间)的第一个～第七个1H期间为栅极导通电位，在其它期间为栅极断开电位。

第二帧的CS信号CS1～CS5中，第一行的CS信号CS1在对应的栅极信号Gl(相当于对应的移位寄存器电路SRl的输出SRO1)下降的时刻为低电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻为高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻为低电平，第四行的CS信号CS4在对应的栅极信号G4下降的时刻为高电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为低电平。

而且，CS信号CS1、CS3各自在对应的栅极信号G1、G3下降之后上升，CS信号CS2、CS4各自在对应的栅极信号G2、G4下降之后下降。

这样，在进行纵3倍显示驱动的第一帧，栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应地每三行互不相同，因此，像素电极14的电位Vpix1～Vpix7均通过CS信号CS1～CS7适当地移位。因此，当输入相同灰度等级的源极信号S时，对置电极电位与移位后的像素电极14的电位的电位差在正极性和负极性相同。即，在第一帧，在同一像素列，负极性且相同电位(灰度等级)的源极信号被写入与相邻的三行对应的像素，并且正极性且相同电位(灰度等级)的源极信号被写入与该三行的下一相邻的三行对应的像素，与最初的三行对应的CS信号的电位，在向与上述最初的三行对应的像素进行的写入中，不进行极性反转，在写入后，向负方向进行极性反转，并且，直至下次的写入为止，不进行极性反转，与下一个(后续的)三行对应的CS信号的电位，在向与上述下一个三行对应的像素进行的写入中，不进行极性反转，在写入后，向正方向进行极性反转，直至下次的写入为止，不进行极性反转。由此，在CC驱动中，实现纵3倍显示驱动(3线反转驱动)。此外，根据上述结构，能够通过CS信号CS1～CS7适当地使像素电极14的电位Vpix1～Vpix7移位，因此，还能够消除在显示视频的最初的帧可能产生的横线。

此外，在进行通常驱动(1线反转驱动)的第二帧，栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应地每相邻的行互不相同，因此，像素电极14的电位Vpix1～Vpix7均通过CS信号CS1～CS7适当地移位。因此，当输入相同灰度等级的源极信号S时，对置电极电位与移位后的像素电极14的电位的电位差在正极性和负极性相同。即，在第二帧，正极性的源极信号被写入同一像素列的第奇数个像素，并且，负极性的源极信号被写入第偶数个像素，与第奇数个像素对应的CS信号的电位，在向上述第奇数个像素进行的写入中，不进行极性反转，在写入后，向正方向进行极性反转，并且，直至下次的写入为止，不进行极性反转，与第偶数个像素对应的CS信号的电位，在向上述第偶数个像素进行的写入中，不进行极性反转，在写入后，向负方向进行极性反转，直至下次的写入为止，不进行极性反转。由此，在CC驱动中实现1线反转驱动。

因此，根据上述结构，在将纵3倍显示驱动(3线反转驱动)切换为通常显示驱动(1线反转驱动)的情况下，也能够通过CS信号CS1～CS7适当地使像素电极14的电位Vpix1～Vpix7移位，因此能够在第一帧和第二帧使供给相同的信号电位的像素电极14的电位相等，能够消除图29所示的横线的产生。

此处，使用图7和图8对实施例2的液晶显示装置1的动作进行说明。图8表示在实施例2的液晶显示装置1的CS总线驱动电路40被输入输出的各种信号的波形。以下，为了便于说明，以与第二、第三行对应的CS电路42、43为例。

首先，对第二行的各种信号的波形的变化进行说明。在初始状态，向CS电路42的D闩锁电路42a的端子D输入极性信号CMI，向复位端子CL输入复位信号RESET。通过该复位信号RESET，从D闩锁电路42a的输出端子Q输出的CS信号CS2的电位被保持在低电平。

之后，与被供给到第二行的栅极线12的栅极信号G2对应的移位寄存器输出SRO2从移位寄存器电路SR2输出，并被输入至CS电路42的或门电路42b的一个端子。于是，向时钟端子CK输入信号M2的移位寄存器输出SRO2的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即高电平被转送。即，在移位寄存器输出SRO2发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平切换为高电平。输出高电平直至被输入至时钟端子CK的信号M2的移位寄存器输出SRO2的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO2的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即高电平被闩锁。之后，将高电平保持至信号M2成为高电平为止。

接着，向或门电路42b的另一端子输入MUX电路42c的输出信号。此处，由于选择信号SEL被设定为高电平，因此移位寄存器输出SRO5从MUX电路42c输出，并被输入至或门电路42b。另外，该移位寄存器输出SRO5还被输入至CS电路45的或门电路45b的一个端子。

向D闩锁电路42a的时钟端子CK输入信号M2的移位寄存器输出SRO5的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即低电平被转送。即，在移位寄存器输出SRO5电位变化(从低到高)的定时，CS信号CS2的电位从高电平切换为低电平。输出低电平直至被输入至时钟端子CK的信号M2的移位寄存器输出SRO5的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO5的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即低电平被闩锁。之后，将低电平保持至信号M2在第二帧成为高电平为止。

在第二帧，移位寄存器输出SRO2从移位寄存器电路SR2输出，被输入至CS电路42的或门电路42b的一个端子。于是，向时钟端子CK输入信号M2的移位寄存器输出SRO2的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即高电平被转送。即，在移位寄存器输出SRO2发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平切换为高电平。输出高电平直至被输入至时钟端子CK的信号M2的移位寄存器输出SRO2的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO2的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即高电平被闩锁。之后，将高电平保持至信号M2成为高电平为止。

接着，向或门电路42b的另一端子输入MUX电路42c的输出信号。此处，由于选择信号SEL被设定为低电平，因此移位寄存器输出SRO3从MUX电路42c输出，并被输入至或门电路42b。另外，该移位寄存器输出SRO3还被输入至CS电路43的或门电路43b的一个端子。

向D闩锁电路42a的时钟端子CK输入信号M2的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即低电平被转送。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS2的电位从高电平切换为低电平。输出低电平直至被输入至时钟端子CK的信号M2的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即低电平被闩锁。之后，将低电平保持至信号M2在第三帧成为高电平为止。

接着，对第三行的各种信号的波形的变化进行说明。在初始状态，向CS电路43的D闩锁电路43a的端子D输入极性信号CMI，向复位端子CL输入复位信号RESET。通过该复位信号RESET，从D闩锁电路43a的输出端子Q输出的CS信号CS3的电位被保持在低电平。

然后，与被供给到第三行的栅极线12的栅极信号G3对应的移位寄存器输出SRO3从移位寄存器电路SR3输出，并被输入至CS电路43的或门电路43b的一个端子。于是，向时钟端子CK输入信号M3的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即高电平被转送。然后，输出高电平直至下次被输入至时钟端子CK的信号M3的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即高电平被闩锁。之后，将高电平保持至信号M3成为高电平为止。

接着，向或门电路43b的另一端子输入MUX电路43c的输出信号。此处，由于选择信号SEL被设定为高电平，因此移位寄存器输出SRO6从MUX电路43c输出，并被输入至或门电路43b。另外，该移位寄存器输出SRO6还被输入至CS电路46的或门电路46b的一个端子。

向D闩锁电路43a的时钟端子CK输入信号M3的移位寄存器输出SRO6的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即低电平被转送。即，在移位寄存器输出SRO6发生电位变化(从低到高)的定时，CS信号CS3的电位从高电平切换为低电平。然后，输出低电平直至下次被输入至时钟端子CK的信号M3的移位寄存器输出SRO6的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO6的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即低电平被闩锁。之后，将低电平保持至信号M3在第二帧成为高电平为止。

在第二帧，移位寄存器输出SRO3从移位寄存器电路SR3输出，被输入至CS电路43的或门电路43b的一个端子。这样，在时钟端子CK，被输入信号M3的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即低电平被转送。在信号M3的移位寄存器输出SRO3的高电平的期间，被输入至数据端子D的极性信号CMI的输入状态(低电平)被转送之后，移位寄存器输出SRO3的电位变化(从高到低)被输入时的极性信号CMI的输入状态(低电平)被闩锁，将低电平保持至信号M3下次成为高电平为止。

接着，向或门电路43b的另一端子输入MUX电路43c的输出信号。此处，由于选择信号SEL被设定为低电平，因此移位寄存器输出SRO4从MUX电路43c输出，并被输入至或门电路43b。另外，该移位寄存器输出SRO4还被输入至CS电路44的或门电路44b的一个端子。

向D闩锁电路43a的时钟端子CK输入移位寄存器输出SRO4的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即高电平被转送。即，在移位寄存器输出SRO4发生电位变化(从低到高)的定时，CS信号CS3的电位从低电平切换为高电平。然后，输出高电平直至被输入至时钟端子CK的移位寄存器输出SRO4的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即高电平被闩锁。之后，将高电平保持至信号M3在第三帧成为高电平为止。

另外，在第四行，在第一帧，利用移位寄存器输出SRO4、SRO7将极性信号CMI闩锁，在第二帧，利用移位寄存器输出SRO4、SRO5将极性信号CMI闩锁，由此输出图8所示的CS信号CS4。

这样，在第一帧，通过与各行对应的CS电路41、42、43、…、4n，能够在3线反转驱动中，在整个帧，将该行的栅极信号下降的时刻(TFT13从导通被切换为断开的时刻)的CS信号的电位电平在该行的栅极信号下降之后在高低之间切换。另外，在第二帧，通过与各行对应的CS电路41、42、43、…、4n，能够在1线反转驱动中，在整个帧，将该行的栅极信号下降的时刻(TFT13从导通被切换为断开的时刻)的CS信号的电位电平在该行的栅极信号下降之后在高低之间切换。

即，在进行3线反转驱动的第一帧，输出至第n行的CS总线15的CS信号CSn，通过将第n行的栅极信号Gn上升时的极性信号CMI的电位电平和第(n+3)行的栅极信号G(n+3)上升时的极性信号CMI的电位电平闩锁而被生成，输出至第(n+1)行的CS总线15的CS信号CSn+1，通过将第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI的电位电平和第(n+4)行的栅极信号G(n+4)上升时的极性信号CMI的电位电平闩锁而被生成。

此外，在进行1线反转驱动的第二帧，输出至第n行的CS总线15的CS信号CSn，通过将第n行的栅极信号Gn上升时的极性信号CMI的电位电平和第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI的电位电平闩锁而被生成，输出至第(n+1)行的CS总线15的CS信号CSn+1，通过将第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI的电位电平和第(n+2)行的栅极信号G(n+2)上升时的极性信号CMI的电位电平闩锁而被生成。

由此，在纵3倍显示驱动和通常显示驱动中的任一方式中，均能够使CS总线驱动电路40适当地动作，因此能够防止第一帧的横线的产生，此外，还能够防止因将纵3倍显示驱动切换为通常显示驱动而可能产生的横线。

(实施例3)

图10是表示将在第一帧将视频信号的分辨率仅在列方向转换为3倍(n＝3)进行显示的显示模式(纵3倍显示驱动)切换为在第二帧将视频信号的分辨率在列方向转换为2倍(m＝2)进行显示的显示模式(纵2倍显示驱动)的情况下的各种信号的波形的时序图，图9是表示用于实现该动作的栅极线驱动电路30和CS总线驱动电路40的结构的图。

在本实施例3的液晶显示装置1中，被输入至MUX电路4nc的移位寄存器电路SR的输出信号与实施例1不同，此外，CMI的极性反转的定时与实施例1不同。

在本液晶显示装置1中，如图9所示，向与第一行对应的MUX电路41c输入第三行的移位寄存器电路SR3的输出信号SRO3、第四行的移位寄存器电路SR4的输出信号SRO4和选择信号SEL，并根据选择信号SEL，将移位寄存器输出SRO3或移位寄存器输出SRO4输出向或门电路41b。向与第二行对应的MUX电路42c输入第四行的移位寄存器电路SR4的输出信号SRO4、第五行的移位寄存器电路SR5的输出信号SRO5和选择信号SEL，并根据选择信号SEL，将移位寄存器输出SRO4或移位寄存器输出SRO5输出向或门电路42b。例如，如果以第二行的MUX电路42c为例，则在选择信号SEL为高电平的情况下，从MUX电路42c输出移位寄存器输出SRO5，在选择信号SEL为低电平的情况下，从MUX电路42c输出移位寄存器输出SRO4。

即，如图9所示，向或门电路4nb输入：第n行的移位寄存器电路SRn的输出信号SROn；和第(n+2)行的移位寄存器电路SRn+2的输出信号SROn+2或第(n+3)行的移位寄存器电路SRn+3的输出信号SROn+3。

选择信号SEL是在3线反转驱动与2线反转驱动之间进行切换的切换信号，此处，在选择信号SEL为高电平时进行3线反转驱动，在选择信号SEL为低电平时进行2线反转驱动。极性信号CMI根据选择信号SEL，极性反转定时切换，此处，在选择信号SEL为高电平时，极性按每三个水平扫描期间反转，在选择信号SEL为低电平时，极性按每两个水平扫描期间反转。

如图10所示，在初始状态，CS信号CS1～CS7均被固定在一方的电位(图10中为低电平)。在第一帧，第一行的CS信号CS1在对应的栅极信号G1下降的时刻为高电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻为高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻为高电平。另一方面，第四行的CS信号CS4在对应的栅极信号G4下降的时刻为低电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为低电平。第六行的CS信号CS6在对应的栅极信号G6下降的时刻为低电平。而且，第七行的CS信号CS7在对应的栅极信号G7下降的时刻为高电平。

而且，CS信号CS1～CS7在对应的栅极信号G1～G7下降之后电位电平在高低之间切换。具体而言，在第一帧，CS信号CS1、CS2、CS3各自在对应的栅极信号G1、G2、G3下降之后下降，CS信号CS4、CS5、CS6各自在对应的栅极信号G4、G5、G6下降之后上升。

第一帧的源极信号S为具有与视频信号所示的灰度等级相应的振幅且极性按每三个水平扫描期间(3H)反转的信号。此外，第一帧的源极信号S每三个水平扫描期间(3H)成为相同的电位。即，图10中的“甲”～“丙”分别对应一个水平扫描期间，表示各一个水平扫描期间的信号电位(灰度等级)。例如，第一个、第二个和第三个水平扫描期间是负极性且为相同的信号电位(“甲”)，第四个、和第五个和第六个水平扫描期间为正极性且为相同的信号电位(“乙”)。栅极信号G1～G7分别在各帧的有效期间(有效扫描期间)的第一个～第七个1H期间为栅极导通电位，在其它期间为栅极断开电位。

相对于此，在第二帧，源极信号S具有与视频信号所示的灰度等级相应的振幅且为极性按每两个水平扫描期间(2H)反转的信号。此外，第二帧的源极信号S与第一帧的灰度等级对应，第二帧的源极信号S的标记“甲”～“丙”分别与第一帧的标记“甲”～“丙”对应。即，第一帧的第一行、第二行和第三行的灰度等级(“甲”)与第二帧的第一行、第二行的灰度等级(“甲”)彼此相等，第一帧的第四行、第五行和第六行的灰度等级(“乙”)与第二帧的第三行和第四行的灰度等级(“乙”)彼此相等。栅极信号G1～G7分别在各帧的有效期间(有效扫描期间)的第一个～第七个1H期间为栅极导通电位，在其它期间为栅极断开电位。

第二帧的CS信号CS1～CS5中，第一行的CS信号CS1在对应的栅极信号Gl(相当于对应的移位寄存器电路SRl的输出SRO1)下降的时刻为低电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻为低电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻为高电平，第四行的CS信号CS4在对应的栅极信号G4下降的时刻为高电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为低电平。

而且，CS信号CS1、CS2各自在对应的栅极信号G1、G2下降之后上升，CS信号CS3、CS4各自在对应的栅极信号G3、G4下降之后下降。

这样，在进行纵3倍显示驱动的第一帧，栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应地每三行互不相同，因此，像素电极14的电位Vpix1～Vpix7均通过CS信号CS1～CS7适当地移位。因此，当输入相同灰度等级的源极信号S时，对置电极电位与移位后的像素电极14的电位的电位差在正极性和负极性相同。即，在第一帧，在同一像素列，负极性且相同电位(灰度等级)的源极信号被写入与相邻的三行对应的像素，并且正极性且相同电位(灰度等级)的源极信号被写入与该三行的下一相邻的三行对应的像素，与最初的三行对应的CS信号的电位，在向与上述最初的三行对应的像素进行的写入中，不进行极性反转，在写入后，向负方向进行极性反转，并且，直至下次的写入为止，不进行极性反转，与下一个三行对应的CS信号的电位，在向与上述下一个三行对应的像素进行的写入中，不进行极性反转，在写入后，向正方向进行极性反转，直至下次的写入为止，不进行极性反转。由此，在CC驱动中，实现纵3倍显示驱动(3线反转驱动)。此外，根据上述结构，能够通过CS信号CS1～CS7适当地使像素电极14的电位Vpix1～Vpix7移位，因此，还能够消除在显示视频的最初的帧可能产生的横线。

此外，在进行纵2倍显示驱动的第二帧，栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应地每两行互不相同，因此，像素电极14的电位Vpix1～Vpix7均通过CS信号CS1～CS7适当地移位。因此，当输入相同灰度等级的源极信号S时，对置电极电位与移位后的像素电极14的电位的电位差在正极性和负极性相同。即，在第二帧，在同一像素列，正极性且相同电位(灰度等级)的源极信号被写入与相邻的两行对应的像素，并且负极性且相同电位(灰度等级)的源极信号被写入与该两行的下一相邻的两行对应的像素，与最初的两行对应的CS信号的电位，在向与上述最初的两行对应的像素进行的写入中，不进行极性反转，在写入后，向正方向进行极性反转，并且，直至下次的写入为止，不进行极性反转，与下一个两行对应的CS信号的电位，在向与上述下一个两行对应的像素进行的写入中，不进行极性反转，在写入后，向负方向进行极性反转，直至下次的写入为止，不进行极性反转。由此，在CC驱动中实现2线反转驱动。

因此，根据上述结构，在将纵3倍显示驱动(3线反转驱动)切换为纵2倍显示驱动(2线反转驱动)的情况下，也能够通过CS信号CS1～CS7适当地使像素电极14的电位Vpix1～Vpix7移位，因此能够在第一帧和第二帧使供给相同的信号电位的像素电极14的电位相等，能够消除图29所示的横线的产生。

此处，使用图10和图11对实施例3的液晶显示装置1的动作进行说明。图11表示在实施例3的液晶显示装置1的CS总线驱动电路40被输入输出的各种信号的波形。以下，为了便于说明，以与第二、第三行对应的CS电路42、43为例。

首先，对第二行的各种信号的波形的变化进行说明。在初始状态，在CS电路42的D闩锁电路42a的端子D被输入极性信号CMI，在复位端子CL被输入复位信号RESET。通过该复位信号RESET，从D闩锁电路42a的输出端子Q输出的CS信号CS2的电位被保持在低电平。

之后，与被供给到第二行的栅极线12的栅极信号G2对应的移位寄存器输出SRO2从移位寄存器电路SR2输出，并被输入至CS电路42的或门电路42b的一个端子。于是，向时钟端子CK被输入信号M2的移位寄存器输出SRO2的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即高电平被转送。即，在移位寄存器输出SRO2发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平切换为高电平。输出高电平直至被输入至时钟端子CK的信号M2的移位寄存器输出SRO2的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO2的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即高电平被闩锁。之后，将高电平保持至信号M2成为高电平为止。

接着，向或门电路42b的另一端子输入MUX电路42c的输出信号。此处，由于选择信号SEL被设定为高电平，因此移位寄存器输出SRO5从MUX电路42c被输出，并被输入至或门电路42b。另外，该移位寄存器输出SRO5还被输入至CS电路45的或门电路45b的一个端子。

向D闩锁电路42a的时钟端子CK输入信号M2的移位寄存器输出SRO5的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即低电平被转送。即，在移位寄存器输出SRO5发生电位变化(从低到高)的定时，CS信号CS2的电位从高电平切换为低电平。输出低电平直至被输入至时钟端子CK的信号M2的移位寄存器输出SRO5的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO5的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即低电平被闩锁。之后，将低电平保持至信号M2在第二帧成为高电平为止。

在第二帧，移位寄存器输出SRO2从移位寄存器电路SR2输出，并被输入至CS电路42的或门电路42b的一个端子。于是，向时钟端子CK输入信号M2的移位寄存器输出SRO2的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即低电平被转送。在信号M2的移位寄存器输出SRO2的高电平的期间，被输入至数据端子D的极性信号CMI的输入状态(低电平)被转送之后，移位寄存器输出SRO2的电位变化(从高到低)被输入时的极性信号CMI的输入状态(低电平)被闩锁，将低电平保持至信号M2下次成为高电平为止。

接着，向或门电路42b的另一端子输入MUX电路42c的输出信号。此处，由于选择信号SEL被设定为低电平，因此移位寄存器输出SRO4从MUX电路42c输出，并被输入至或门电路42b。另外，该移位寄存器输出SRO4还被输入至CS电路44的或门电路44b的一个端子。

向D闩锁电路42a的时钟端子CK输入信号M2的移位寄存器输出SRO4的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即高电平被转送。即，在移位寄存器输出SRO4发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平切换为高电平。然后，输出高电平直至被输入至时钟端子CK的信号M2的移位寄存器输出SRO4的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当移位寄存器输出SRO4的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即高电平被闩锁。之后，将高电平保持至信号M2在第三帧成为高电平为止。

接着，对第三行的各种信号的波形的变化进行说明。在初始状态，向CS电路43的D闩锁电路43a的数据端子D输入极性信号CMI，向复位端子CL输入复位信号RESET。通过该复位信号RESET，从D闩锁电路43a的输出端子Q输出的CS信号CS3的电位被保持在低电平。

然后，与被供给到第三行的栅极线12的栅极信号G3对应的移位寄存器输出SRO3从移位寄存器电路SR3输出，并被输入至CS电路43的或门电路43b的一个端子。这样，向时钟端子CK输入信号M3的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即高电平被转送。然后，输出高电平直至下次被输入至时钟端子CK的信号M3的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即高电平被闩锁。之后，将高电平保持至信号M3成为高电平为止。

接着，向或门电路43b的另一端子输入MUX电路43c的输出信号。此处，由于选择信号SEL被设定为高电平，因此移位寄存器输出SRO6从MUX电路43c输出，并被输入至或门电路43b。另外，该移位寄存器输出SRO6还被输入向CS电路46的或门电路46b的一个端子。

向D闩锁电路43a的时钟端子CK输入信号M3的移位寄存器输出SRO6的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即低电平被转送。即，在移位寄存器输出SRO6发生电位变化(从低到高)的定时，CS信号CS3的电位从高电平切换为低电平。然后，输出低电平直至下次被输入至时钟端子CK的信号M3的移位寄存器输出SRO6的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO6的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即低电平被闩锁。之后，将低电平保持至信号M3在第二帧成为高电平为止。

在第二帧，移位寄存器输出SRO3从移位寄存器电路SR3输出，并被输入至CS电路43的或门电路43b的一个端子。于是，向时钟端子CK输入信号M3的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即高电平被转送。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS3的电位从低电平切换为高电平。输出高电平直至被输入至时钟端子CK的信号M3的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即高电平被闩锁。之后，将高电平保持至信号M3成为高电平为止。

接着，向或门电路43b的另一端子输入MUX电路43c的输出信号。此处，由于选择信号SEL被设定为低电平，因此移位寄存器输出SRO5从MUX电路43c输出，并被输入至或门电路43b。另外，该移位寄存器输出SRO5还被输入至CS电路45的或门电路45b的一个端子。

向D闩锁电路43a的时钟端子CK输入信号M3的移位寄存器输出SRO5的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即低电平被转送。即，在移位寄存器输出SRO5发生电位变化(从低到高)的定时，CS信号CS3的电位从高电平切换为低电平。输出低电平直至被输入至时钟端子CK的信号M3的移位寄存器输出SRO5的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO5的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即低电平被闩锁。之后，将低电平保持至信号M3在第三帧成为高电平为止。

另外，在第四行，在第一帧，利用移位寄存器输出SRO4、SRO7将极性信号CMI闩锁，在第二帧，利用移位寄存器输出SRO4、SRO6将极性信号CMI闩锁，由此输出图11所示的CS信号CS4。

这样，在第一帧，通过与各行对应的CS电路41、42、43、…、4n，在3线反转驱动中，能够在整个帧，将该行的栅极信号下降的时刻(TFT13从导通被切换为断开的时刻)的CS信号的电位电平在该行的栅极信号下降之后在高低之间切换。另外，在第二帧，通过与各行对应的CS电路41、42、43、…、4n，在2线反转驱动中，能够在整个帧，将该行的栅极信号下降的时刻(TFT13从导通被切换为断开的时刻)的CS信号的电位电平在该行的栅极信号下降之后在高低之间切换。

即，在进行3线反转驱动的第一帧，输出至第n行的CS总线15的CS信号CSn，通过将第n行的栅极信号Gn上升时的极性信号CMI的电位电平和第(n+3)行的栅极信号G(n+3)上升时的极性信号CMI的电位电平闩锁而被生成，输出至第(n+1)行的CS总线15的CS信号CSn+1，通过将第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI的电位电平和第(n+4)行的栅极信号G(n+4)上升时的极性信号CMI的电位电平闩锁而被生成。

此外，在进行2线反转驱动的第二帧，输出至第n行的CS总线15的CS信号CSn，通过将第n行的栅极信号Gn上升时的极性信号CMI的电位电平和第(n+2)行的栅极信号G(n+2)上升时的极性信号CMI的电位电平闩锁而被生成，输出至第(n+1)行的CS总线15的CS信号CSn+1，通过将第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI的电位电平和第(n+3)行的栅极信号G(n+3)上升时的极性信号CMI的电位电平闩锁而被生成。

由此，在纵3倍显示驱动和纵2倍显示驱动中的任一方式中，均能够使CS总线驱动电路40适当地动作，因此能够防止第一帧的横线的产生，此外，还能够防止因将纵3倍显示驱动切换为纵2倍显示驱动而可能产生的横线。

〔实施方式2〕

在将视频信号的分辨率转换为n倍(n为整数)进行显示的第一模式与将视频信号的分辨率转换为m倍(m为与n不同的整数)进行显示的第二模式之间相互切换的结构并不仅限于上述实施例1(在1线反转驱动与2线反转驱动之间进行切换的结构)、上述实施例2(在1线反转驱动与3线反转驱动之间进行切换的结构)、上述实施例3(在2线反转驱动与3线反转驱动之间进行切换的结构)。在本实施方式2中，说明在上述第一模式(n线(nH)反转驱动)与上述第二模式(m线(mH)反转驱动)之间进行切换的其它结构(实施例4～6)。

另外，本实施方式的液晶显示装置2的概略结构与图1和图2所示的实施方式1的液晶显示装置1相同。以下，为了便于说明，对与上述实施方式1所示的部件具有相同功能的部件，标注相同的附图标记，省略其说明。此外，对于在实施方式1中定义的术语，只要没有特别禁止，在本实施方式中也依照其定义使用。

(实施例4)

图13是表示将在第一帧将视频信号的分辨率仅在列方向转换为2倍(n＝2)进行显示的显示模式(纵2倍显示驱动)切换为在第二帧不转换视频信号的分辨率(m＝1)进行显示的显示模式(通常显示驱动)的情况下的各种信号的波形的时序图。在图13中，极性信号CM1按每一个水平扫描期间极性反转。

如图13所示，在初始状态，CS信号CS1～CS5均被固定在一方的电位(在图13中为低电平)。在第一帧，第一行的CS信号CS1在对应的栅极信号Gl(相当于对应的移位寄存器电路SRl的输出SRO1)下降的时刻为高电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻为高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻为低电平，第四行的CS信号CS4在对应的栅极信号G4下降的时刻为低电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为高电平。

而且，CS信号CS1～CS5在对应的栅极信号G1～G5下降之后电位电平在高低之间切换。具体而言，在第一帧，CS信号CS1、CS2各自在对应的栅极信号G1、G2下降之后下降，CS信号CS3、CS4各自在对应的栅极信号G3、G4下降之后上升。

第一帧的源极信号S为具有与视频信号所示的灰度等级相应的振幅且极性按每两个水平扫描期间(2H)反转的信号。此外，第一帧的源极信号S每两个水平扫描期间(2H)成为相同的电位(灰度等级)。即，图13中的“甲”～“丙”分别对应一个水平扫描期间，表示各一个水平扫描期间的信号电位(灰度等级)。例如，第一个和第二个水平扫描期间是负极性且为相同的信号电位(灰度等级)(“甲”)，第三个和第四个水平扫描期间是正极性且为相同的信号电位(“乙”)。栅极信号G1～G5分别在各帧的有效期间(有效扫描期间)的第一个～第五个1H期间为栅极导通电位，在其它期间为栅极断开电位。

相对于此，在第二帧，源极信号S为具有与视频信号所示的灰度等级相应的振幅且极性按每一个水平扫描期间(1H)反转的信号。此外，第二帧的源极信号S与第一帧的灰度等级对应，第二帧的源极信号S的标记“甲”～“丙”分别与第一帧的标记“甲”～“丙”对应。即，第一帧的第一行和第二行的灰度等级(“甲”)与第二帧的第一行的灰度等级(“甲”)彼此相等，第一帧的第三行和第四行的灰度等级(“乙”)与第二帧的第二行的灰度等级(“乙”)彼此相等，第一帧的第五行和第六行的灰度等级(“丙”)与第二帧的第三行的灰度等级(“丙”)彼此相等。栅极信号G1～G5分别在各帧的有效期间(有效扫描期间)的第一个～第五个1H期间为栅极导通电位，在其它期间为栅极断开电位。

第二帧的CS信号CS1～CS5中，第一行的CS信号CS1在对应的栅极信号Gl(相当于对应的移位寄存器电路SRl的输出SRO1)下降的时刻为低电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻为高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻为低电平，第四行的CS信号CS4在对应的栅极信号G4下降的时刻为高电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为低电平。

而且，CS信号CS1、CS3各自在对应的栅极信号G1、G3下降之后上升，CS信号CS2、CS4各自在对应的栅极信号G2、G4下降之后下降。

这样，在进行纵2倍显示驱动的第一帧，栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应地每两行互不相同，因此，像素电极14的电位Vpix1～Vpix5均通过CS信号CS1～CS5适当地移位。因此，当输入相同灰度等级的源极信号S时，对置电极电位与移位后的像素电极14的电位的电位差在正极性和负极性相同。即，在第一帧，在同一像素列，负极性且相同电位(灰度等级)的源极信号被写入与相邻的两行对应的像素，并且正极性且相同电位(灰度等级)的源极信号被写入与该两行的下一相邻的两行对应的像素，与最初的两行对应的CS信号的电位，在向与上述最初的两行对应的像素进行的写入中，不进行极性反转，在写入后，向负方向进行极性反转，并且，直至下次的写入为止，不进行极性反转，与下一个两行对应的CS信号的电位，在向与上述下一个两行对应的像素进行的写入中，不进行极性反转，在写入后，向正方向进行极性反转，直至下次的写入为止，不进行极性反转。由此，在CC驱动中，实现纵2倍显示驱动(2线反转驱动)。此外，根据上述结构，能够通过CS信号CS1～CS7适当地使像素电极14的电位Vpix1～Vpix7移位，因此，还能够消除在显示视频的最初的帧可能产生的横线。

此外，在进行通常驱动(1线反转驱动)的第二帧，栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应地每相邻的行互不相同，因此，像素电极14的电位Vpix1～Vpix5均通过CS信号CS1～CS5适当地移位。因此，当输入相同灰度等级的源极信号S时，对置电极电位与移位后的像素电极14的电位的电位差在正极性和负极性相同。即，在第二帧，正极性的源极信号被写入同一像素列的第奇数个像素，并且，负极性的源极信号被写入第偶数个像素，与第奇数个像素对应的CS信号的电位，在向上述第奇数个像素进行的写入中，不进行极性反转，在写入后，向正方向进行极性反转，并且，直至下次的写入为止，不进行极性反转，与第偶数个像素对应的CS信号的电位，在向上述第偶数个像素进行的写入中，不进行极性反转，在写入后，向负方向进行极性反转，直至下次的写入为止，不进行极性反转。由此，在CC驱动中实现1线反转驱动。

因此，根据上述结构，在将纵2倍显示驱动(2线反转驱动)切换为通常显示驱动(1线反转驱动)的情况下，也能够通过CS信号CS1～CS5适当地使像素电极14的电位Vpix1～Vpix5移位，因此能够在第一帧和第二帧使供给相同的信号电位的像素电极14的电位相等，能够消除图29所示的横线的产生。

此处，对用于实现上述的控制的栅极线驱动电路30和CS总线驱动电路40的具体结构进行说明。

图12表示栅极线驱动电路30和CS总线驱动电路40的结构。CS总线驱动电路40与各行对应地设置有多个CS电路41、42、43、…、4n。各CS电路41、42、43、…、4n分别包括：D闩锁电路41a、42a、43a、…、4na；或门电路41b、42b、43b、…、4nb；和MUX电路(multiplexer：多路复用器)42c、43c、…、4nc。栅极线驱动电路30包括多个移位寄存器电路SR1、SR2、SR3、…、SRn。另外，MUX与规定的行对应地设置，在图12，如第2行、第3行、第6行、第7行、第10行、第11行那样每隔两行、两行连续地设置。

输向CS电路41的输入信号为：与栅极信号G1、G2对应的移位寄存器输出SRO1、SRO2；极性信号CMI；和复位信号RESET，输向CS电路42的输入信号为：与栅极信号G2、G3对应的移位寄存器输出SRO2、SRO3；MUX电路42c的输出；和复位信号RESET，输向CS电路43的输入信号为：与栅极信号G3、G4对应的移位寄存器输出SRO3、SRO4；MUX电路43c的输出；和复位信号RESET，输向CS电路44的输入信号为：与栅极信号G4、G5对应的移位寄存器输出SRO4、SRO6；极性信号CMI；和复位信号RESET。这样，在各CS电路，被输入对应的第n行的移位寄存器输出SROn和第(n+1)行的移位寄存器输出SROn+1。极性信号CMI和复位信号RESET从控制电路50被输入。

以下，为了便于说明，主要以与第一和第二行对应的CS电路41、42为例。

向D闩锁电路41a的复位端子CL输入复位信号RESET，向数据端子D输入极性信号CMI，向时钟端子CK输入或门电路42b的输出。该D闩锁电路41a根据被输入至时钟端子CK的信号的电位电平的变化(从低电平到高电平或从高电平到低电平)，将被输入至数据端子D的极性信号CMI的输入状态(低电平或高电平)作为表示电位电平的变化的CS信号CS1输出。

具体而言，D闩锁电路41a在被输入至时钟端子CK的信号的电位电平为高电平时，将被输入至数据端子D的极性信号CMI的输入状态(低电平或高电平)输出。此外，D闩锁电路41a在被输入至时钟端子CK的信号的电位电平从高电平变化为低电平时，将变化的时刻的被输入至端子D的极性信号CMI的输入状态(低电平或高电平)闩锁，并且将闩锁的状态保持至下次被输入至时钟端子CK的信号的电位电平成为高电平为止。然后，D闩锁电路41a从输出端子Q输出表示电位电平的变化的CS信号CS1。

向D闩锁电路42a的复位端子CL输入复位信号RESET，向数据端子D输入MUX电路42c的输出(极性信号CMI或CMI的逻辑反转CMIB)，向时钟端子CK输入或门电路42b的输出。该D闩锁电路42a根据被输入至时钟端子CK的信号的电位电平的变化(从低电平到高电平或从高电平到低电平)，将被输入至数据端子D的极性信号(CMI或CMIB)的输入状态(低电平或高电平)作为表示电位电平的变化的CS信号CS2输出。

或门电路41b，通过被输入对应的第一行的移位寄存器电路SRl的输出信号SRO1和移位寄存器电路SR2的输出信号SRO2，而输出图12和图14所示的信号M1。此外，或门电路42b通过被输入对应的第二行的移位寄存器电路SR2的输出信号SRO2和移位寄存器电路SR3的输出信号SRO3，而输出图12和图14所示的信号M2。

向MUX电路42c输入极性信号CMI、CMIB和选择信号SEL，并根据选择信号SEL，将极性信号CMI或CMIB输出向或门电路42b。例如，在选择信号SEL为高电平的情况下，从MUX电路42c输出极性信号CMI，在选择信号SEL为低电平的情况下，从MUX电路42c输出极性信号CMIB。

选择信号SEL是在2线反转驱动与1线反转驱动之间进行切换的切换信号，此处，在选择信号SEL为高电平时进行2线反转驱动，在选择信号SEL为低电平时进行1线反转驱动。

图14表示在实施例4的液晶显示装置1的CS总线驱动电路40被输入输出的各种信号的波形。此处表示在第一帧进行2线反转驱动且在第二帧进行1线反转驱动的状态。即，在第一帧，选择信号SEL被设定为高电平，在第二帧，选择信号SEL被设定为低电平。在设置有MUX电路的行，在选择信号SEL为高电平(2线反转驱动)时，向D闩锁电路输入极性信号CMIB，在选择信号SEL为低电平(1线反转驱动)时，向D闩锁电路输入极性信号CMI。

首先，对第一行的各种信号的波形的变化进行说明。在初始状态，向CS电路41的D闩锁电路41a的端子D输入极性信号CMI，向复位端子CL输入复位信号RESET。通过该复位信号RESET，从D闩锁电路41a的输出端子Q输出的CS信号CS1的电位被保持在低电平。

之后，与被供给到第一行的栅极线12的栅极信号G1对应的移位寄存器输出SRO1从移位寄存器电路SRl输出，被输入至CS电路41的或门电路41b的一个端子。于是，向时钟端子CK输入信号M1的移位寄存器输出SRO1的电位变化(从低到高)，此时被输入至端子D的极性信号CMI(图12的CMI1)的输入状态即高电平被转送。即，在移位寄存器输出SRO1发生电位变化(从低到高)的定时，CS信号CS1的电位从低电平切换为高电平。输出高电平直至被输入至时钟端子CK的信号M1的移位寄存器输出SRO1的电位发生变化(从高到低)为止(信号M1为高电平的期间)。接着，当信号M1的移位寄存器输出SRO1的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI1的输入状态即高电平被闩锁。之后，将高电平保持至信号M1成为高电平为止。

接着，向或门电路41b的另一个端子，输出被移位至栅极线驱动电路30的第二行的移位寄存器输出SRO2。另外，该移位寄存器输出SRO2还被输入至CS电路42的或门电路42b的一个端子。

向D闩锁电路41a的时钟端子CK输入信号M1的移位寄存器输出SRO2的电位变化(从低到高)，此时被输入至端子D的极性信号CMI1的输入状态即低电平被转送。即，在移位寄存器输出SRO2发生电位变化(从低到高)的定时，CS信号CS1的电位从高电平切换为低电平。输出低电平直至被输入至时钟端子CK的信号M1的移位寄存器输出SRO2的电位发生变化(从高到低)为止(信号M1为高电平的期间)。接着，当信号M1的移位寄存器输出SRO2的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI1的输入状态即低电平被闩锁。之后，将低电平保持至信号M1在第二帧成为高电平为止。

在第二帧，移位寄存器输出SRO1从移位寄存器电路SRl输出，被输入至CS电路41的或门电路41b的一个端子。于是，向时钟端子CK输入信号M1的移位寄存器输出SRO1的电位变化(从低到高)，此时被输入至端子D的极性信号CMI1的输入状态即低电平被转送。在信号M1的移位寄存器输出SRO1的高电平的期间，被输入至数据端子D的极性信号CMI1的输入状态(低电平)被转送之后，移位寄存器输出SRO1的电位变化(从高到低)被输入时的极性信号CMI1的输入状态(低电平)被闩锁，将低电平保持至信号M1下次成为高电平为止。

接着，向或门电路41b的另一个端子，输入被移位至栅极线驱动电路30的第二行的移位寄存器输出SRO2。另外，该移位寄存器输出SRO2还被输入至CS电路42的或门电路42b的一个端子。

向D闩锁电路41a的时钟端子CK输入信号M1的移位寄存器输出SRO2的电位变化(从低到高)，此时被输入至端子D的极性信号CMI1的输入状态即高电平被转送。即，在移位寄存器输出SRO2发生电位变化(从低到高)的定时，CS信号CS1的电位从低电平切换为高电平。输出高电平直至被输入至时钟端子CK的信号M1的移位寄存器输出SRO2的电位发生变化(从高到低)为止(信号M1为高电平的期间)。接着，当信号M1的移位寄存器输出SRO2的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI1的输入状态即高电平被闩锁。之后，将高电平保持至信号M1在第三帧成为高电平为止。

接着，对第二行的各种信号的波形的变化进行说明。在初始状态，向CS电路42的D闩锁电路42a的数据端子D输入极性信号CMI，向复位端子CL输入复位信号RESET。通过该复位信号RESET，从D闩锁电路42a的输出端子Q输出的CS信号CS2的电位被保持在低电平。

然后，与被供给到第二行的栅极线12的栅极信号G2对应的移位寄存器输出SRO2从移位寄存器电路SR2输出，被输入至CS电路42的或门电路42b的一个端子。这样，向时钟端子CK输入信号M2的移位寄存器输出SRO2的电位变化(从低到高)，此时被输入至数据端子D的极性信号CMIB(图12的CMI2)的输入状态即高电平被转送。即，在移位寄存器输出SRO2发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平切换为高电平。输出高电平直至下次被输入至时钟端子CK的信号M2的移位寄存器输出SRO2的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO2的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI2的输入状态即高电平被闩锁。之后，将高电平保持至信号M2成为高电平为止。

接着，向或门电路42b的另一个端子，输入被移位至栅极线驱动电路30的第三行的移位寄存器输出SRO3。另外，该移位寄存器输出SRO3还被输入至CS电路43的或门电路43b的一个端子。

向D闩锁电路42a的时钟端子CK输入信号M2的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至端子D的极性信号CMI2的输入状态即低电平被转送。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS2的电位从高电平切换为低电平。输出低电平直至被输入至时钟端子CK的信号M2的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI2的输入状态即低电平被闩锁。之后，将低电平保持至信号M2在第二帧成为高电平为止。

在第二帧，移位寄存器输出SRO2从移位寄存器电路SR2输出，被输入至CS电路42的或门电路42b的一个端子。于是，信号M2的移位寄存器输出SRO2的电位变化(从低到高)被输入至时钟端子CK，此时被输入至端子D的极性信号CMI2(CMI)的输入状态即高电平被转送。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平切换为高电平。输出高电平直至被输入至时钟端子CK的信号M2的移位寄存器输出SRO2的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO2的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI2的输入状态即高电平被闩锁。之后，将高电平保持至信号M2成为高电平为止。

接着，向或门电路42b的另一个端子，输入被移位至栅极线驱动电路30的第三行的移位寄存器输出SRO3。另外，该移位寄存器输出SRO3还被输入至CS电路43的或门电路43b的一个端子。

向D闩锁电路42a的时钟端子CK输入信号M2的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至端子D的极性信号CMI2的输入状态即低电平被转送。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS2的电位从高电平切换为低电平。输出低电平直至被输入至时钟端子CK的信号M2的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI2的输入状态即低电平被闩锁。之后，将低电平保持至信号M2在第三帧成为高电平为止。

另外，在第三行，在第一帧，利用移位寄存器输出SRO3、SRO4将极性信号CMI闩锁，在第二帧，利用移位寄存器输出SRO3、SRO4将极性信号CMI闩锁，由此输出图14所示的CS信号CS3。

这样，在第一帧，通过与各行对应的CS电路41、42、43、…、4n，在2线反转驱动中，能够在整个帧，将该行的栅极信号下降的时刻(TFT13从导通被切换为断开的时刻)的CS信号的电位电平在该行的栅极信号下降之后在高低之间切换。另外，在第二帧，通过与各行对应的CS电路41、42、43、…、4n，在1线反转驱动中，能够在整个帧，将该行的栅极信号下降的时刻(TFT13从导通被切换为断开的时刻)的CS信号的电位电平在该行的栅极信号下降之后在高低之间切换。

即，在进行2线反转驱动的第一帧，输出至第n行的CS总线15的CS信号CSn，通过将第n行的栅极信号Gn上升时的极性信号CMI或CMIB的电位电平和第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI或CMIB的电位电平闩锁而被生成，输出至第(n+1)行的CS总线15的CS信号CSn+1，通过将第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI或CMIB的电位电平和第(n+2)行的栅极信号G(n+2)上升时的极性信号CMI或CMIB的电位电平闩锁而被生成。

此外，在进行1线反转驱动的第二帧，输出至第n行的CS总线15的CS信号CSn，通过将第n行的栅极信号Gn上升时的极性信号CMI的电位电平和第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI的电位电平闩锁而被生成，输出至第(n+1)行的CS总线15的CS信号CSn+1，通过将第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI的电位电平和第(n+2)行的栅极信号G(n+2)上升时的极性信号CMI的电位电平闩锁而被生成。

由此，在纵2倍显示驱动和通常显示驱动中的任一方式中，均能够使CS总线驱动电路40适当地动作，因此能够防止第一帧的横线的产生，此外，还能够防止因将纵2倍显示驱动切换为通常显示驱动而可能产生的横线。另外，在本实施例4中，列举了将分辨率转换驱动(纵2倍显示驱动)切换为通常显示驱动的结构的例子，当然对将通常显示驱动切换为分辨率转换驱动(纵2倍显示驱动)的结构也能够通过与实施例4相同的结构得到相同的效果。对这一点，在以下的各实施例也相同。

(实施例5)

图16是表示将在第一帧将视频信号的分辨率仅在列方向转换为3倍(n＝3)进行显示的显示模式(纵3倍显示驱动)切换为在第二帧不转换视频信号的分辨率(m＝1)进行显示的显示模式(通常显示驱动)的情况下的各种信号的波形的时序图，图15是表示用于实现该动作的栅极线驱动电路30和CS总线驱动电路40的结构的图。

在本实施例5的液晶显示装置1中，MUX电路4nc如第2行、第5行、第8行、第11行、…、那样每隔两行设置。其它的结构与图12相同。

选择信号SEL是在3线反转驱动和1线反转驱动之间进行切换的切换信号，此处，在选择信号SEL为高电平时进行3线反转驱动，在选择信号SEL为低电平时进行1线反转驱动。极性信号CMI按每一个水平扫描期间极性反转。

如图16所示，在初始状态，CS信号CS1～CS5均被固定在一方的电位(图16中为低电平)。在第一帧，第一行的CS信号CS1在对应的栅极信号G1下降的时刻为高电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻为高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻为高电平。另一方面，第四行的CS信号CS4在对应的栅极信号G4下降的时刻为低电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为低电平。第六行的CS信号CS6在对应的栅极信号G6下降的时刻为低电平。而且，第七行的CS信号CS7在对应的栅极信号G7下降的时刻为高电平。

而且，CS信号CS1～CS7在对应的栅极信号G1～G7下降之后电位电平在高低之间切换。具体而言，在第一帧，CS信号CS1、CS2、CS3各自在对应的栅极信号G1、G2、G3下降之后下降，CS信号CS4、CS5、CS6各自在对应的栅极信号G4、G5、G6下降之后上升。

第一帧的源极信号S为具有与视频信号所示的灰度等级相应的振幅且极性按每三个水平扫描期间(3H)反转的信号。此外，第一帧的源极信号S每三个水平扫描期间(3H)成为相同的电位。即，图7中的“甲”～“丙”分别对应一个水平扫描期间，表示各一个水平扫描期间的信号电位(灰度等级)。例如，第一个、第二个和第三个水平扫描期间是负极性且为相同的信号电位(“甲”)，第四个、第五个和第六个水平扫描期间是正极性且为相同的信号电位(“乙”)。栅极信号G1～G5分别在各帧的有效期间(有效扫描期间)的第一个～第五个1H期间为栅极导通电位，在其它期间为栅极断开电位。

相对于此，在第二帧，源极信号S具有与视频信号所示的灰度等级相应的振幅且为极性按每一个水平扫描期间(1H)反转的信号。此外，第二帧的源极信号S与第一帧的灰度等级对应，第二帧的源极信号S的标记“甲”～“丙”分别与第一帧的标记“甲”～“丙”对应。即，第一帧的第一行、第二行和第三行的灰度等级(“甲”)与第二帧的第一行的灰度等级(“甲”)彼此相等，第一帧的第四行、第五行和第六行的灰度等级(“乙”)与第二帧的第二行的灰度等级(“乙”)彼此相等。栅极信号G1～G7分别在各帧的有效期间(有效扫描期间)的第一个～第七个1H期间为栅极导通电位，在其它期间为栅极断开电位。

第二帧的CS信号CS1～CS5中，第一行的CS信号CS1在对应的栅极信号Gl(相当于对应的移位寄存器电路SRl的输出SRO1)下降的时刻为低电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻为高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻为低电平，第四行的CS信号CS4在对应的栅极信号G4下降的时刻为高电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为低电平。

而且，CS信号CS1、CS3各自在对应的栅极信号G1、G3下降之后上升，CS信号CS2、CS4各自在对应的栅极信号G2、G4下降之后下降。

这样，在进行纵3倍显示驱动的第一帧，栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应地每三行互不相同，因此，像素电极14的电位Vpix1～Vpix5均通过CS信号CS1～CS5适当地移位。因此，当输入相同灰度等级的源极信号S时，对置电极电位与移位后的像素电极14的电位的电位差在正极性和负极性相同。即，在第一帧，在同一像素列，负极性且相同电位(灰度等级)的源极信号被写入与相邻的三行对应的像素，并且正极性且相同电位(灰度等级)的源极信号被写入与该三行的下一相邻的三行对应的像素，与最初的三行对应的CS信号的电位，在向与上述最初的三行对应的像素进行的写入中，不进行极性反转，在写入后，向负方向进行极性反转，并且，直至下次的写入为止，不进行极性反转，与下一个三行对应的CS信号的电位，在向与上述下一个三行对应的像素进行的写入中，不进行极性反转，在写入后，向正方向进行极性反转，直至下次的写入为止，不进行极性反转。由此，在CC驱动中，实现纵3倍显示驱动(3线反转驱动)。此外，根据上述结构，能够通过CS信号CS1～CS5适当地使像素电极14的电位Vpix1～Vpix5移位，因此，还能够消除在显示视频的最初的帧可能产生的横线。

此外，在进行通常驱动(1线反转驱动)的第二帧，栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应地每相邻的行互不相同，因此，像素电极14的电位Vpix1～Vpix5均通过CS信号CS1～CS5适当地移位。因此，当输入相同灰度等级的源极信号S时，对置电极电位与移位后的像素电极14的电位的电位差在正极性和负极性相同。即，在第二帧，正极性的源极信号被写入同一像素列的第奇数个像素，并且，负极性的源极信号被写入第偶数个像素，与第奇数个像素对应的CS信号的电位，在向上述第奇数个像素进行的写入中，不进行极性反转，在写入后，向正方向进行极性反转，并且，直至下次的写入为止，不进行极性反转，与第偶数个像素对应的CS信号的电位，在向上述第偶数个像素进行的写入中，不进行极性反转，在写入后，向负方向进行极性反转，直至下次的写入为止，不进行极性反转。由此，在CC驱动中实现1线反转驱动。

因此，根据上述结构，在将纵3倍显示驱动(3线反转驱动)切换为通常显示驱动(1线反转驱动)的情况下，也能够通过CS信号CS1～CS5适当地使像素电极14的电位Vpix1～Vpix5移位，因此能够在第一帧和第二帧使供给相同的信号电位的像素电极14的电位相等，能够消除图29所示的横线的产生。

此处，使用图16和图17对实施例5的液晶显示装置1的动作进行说明。图17表示在实施例5的液晶显示装置1的CS总线驱动电路40被输入输出的各种信号的波形。此处表示在第一帧进行3线反转驱动且在第二帧进行1线反转驱动的状态。即，在第一帧，选择信号SEL被设定为高电平，在第二帧，选择信号SEL被设定为低电平。在设置有MUX电路的行，在选择信号SEL为高电平(3线反转驱动)时，在D闩锁电路被输入极性信号CMIB，在选择信号SEL为低电平(1线反转驱动)时，在D闩锁电路被输入极性信号CMI。以下，为了便于说明，以与第二、第三行对应的CS电路42、43为例进行说明。

首先，对第二行的各种信号的波形的变化进行说明。在初始状态，在CS电路42的D闩锁电路42a的端子D被输入极性信号CMI，在复位端子CL被输入复位信号RESET。通过该复位信号RESET，从D闩锁电路42a的输出端子Q输出的CS信号CS2的电位被保持在低电平。

之后，与被供给到第二行的栅极线12的栅极信号G2对应的移位寄存器输出SRO2从移位寄存器电路SR2输出，并被输入至CS电路42的或门电路42b的一个端子。这样，在时钟端子CK，被输入信号M2的移位寄存器输出SRO2的电位变化(从低到高)，此时被输入至端子D的极性信号CMIB(图15的CMI2)的输入状态即高电平被转送。即，在移位寄存器输出SRO2发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平切换为高电平。输出高电平直至被输入至时钟端子CK的信号M2的移位寄存器输出SRO2的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO2的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI2的输入状态即高电平被闩锁。之后，将高电平保持至信号M2成为高电平为止。

接着，向或门电路42b的另一个端子，输入被移位至栅极线驱动电路30的第三行的移位寄存器输出SRO3。另外，该移位寄存器输出SRO3还被输入至CS电路43的或门电路43b的一个端子。

向D闩锁电路42a的时钟端子CK输入信号M2的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至端子D的极性信号CMI2的输入状态即低电平被转送。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS2的电位从高电平切换为低电平。输出低电平直至被输入至时钟端子CK的信号M2的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI2的输入状态即低电平被闩锁。之后，将低电平保持至信号M2在第二帧成为高电平为止。

在第二帧，移位寄存器输出SRO2从移位寄存器电路SR2输出，被输入至CS电路42的或门电路42b的一个端子。于是，向时钟端子CK输入信号M2的移位寄存器输出SRO2的电位变化(从低到高)，此时被输入至端子D的极性信号CMI2(CMI)的输入状态即高电平被转送。即，在移位寄存器输出SRO2发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平切换为高电平。输出高电平直至被输入至时钟端子CK的信号M2的移位寄存器输出SRO2的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO2的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI2的输入状态即高电平被闩锁。之后，将高电平保持至信号M2成为高电平为止。

接着，向或门电路42b的另一个端子，输入被移位至栅极线驱动电路30的第三行的移位寄存器输出SRO3。另外，该移位寄存器输出SRO3还被输入至CS电路43的或门电路43b的一个端子。

向D闩锁电路42a的时钟端子CK输入信号M2的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至端子D的极性信号CMI2的输入状态即低电平被转送。即，在移位寄存器输出SRO3电位变化(从低到高)的定时，CS信号CS2的电位从高电平切换为低电平。输出低电平直至被输入至时钟端子CK的信号M2的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI2的输入状态即低电平被闩锁。之后，将低电平保持至信号M2在第三帧成为高电平为止。

接着，对第三行的各种信号的波形的变化进行说明。在初始状态，向CS电路43的D闩锁电路43a的数据端子D输入极性信号CMI，向复位端子CL输入复位信号RESET。通过该复位信号RESET，从D闩锁电路43a的输出端子Q输出的CS信号CS3的电位被保持在低电平。

然后，与被供给到第三行的栅极线12的栅极信号G3对应的移位寄存器输出SRO3从移位寄存器电路SR3输出，被输入至CS电路43的或门电路43b的一个端子。这样，向时钟端子CK输入信号M3的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至数据端子D的极性信号CMI(图15的CMI3)的输入状态即高电平被转送。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS3的电位从低电平切换为高电平。输出高电平直至被输入至时钟端子CK的信号M3的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI3的输入状态即高电平被闩锁。之后，将高电平保持至信号M3成为高电平为止。

接着，向或门电路43b的另一个端子，输入被移位至栅极线驱动电路30的第四行的移位寄存器输出SRO4。另外，该移位寄存器输出SRO4还被输入至CS电路44的或门电路44b的一个端子。

向D闩锁电路43a的时钟端子CK输入信号M3的移位寄存器输出SRO4的电位变化(从低到高)，此时被输入至端子D的极性信号CMI3的输入状态即低电平被转送。即，在移位寄存器输出SRO4发生电位变化(从低到高)的定时，CS信号CS3的电位从高电平切换为低电平。然后，输出低电平直至下次被输入至时钟端子CK的信号M3的移位寄存器输出SRO4的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO4的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI3的输入状态即低电平被闩锁。之后，将低电平保持至信号M3在第二帧成为高电平为止。

在第二帧，移位寄存器输出SRO3从移位寄存器电路SR3输出，并被输入至CS电路43的或门电路43b的一个端子。于是，在时钟端子CK，被输入信号M3的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至端子D的极性信号CMI3(CMI)的输入状态即低电平被转送。在信号M3的移位寄存器输出SRO3的高电平的期间，被输入至数据端子D的极性信号CMI3的输入状态(低电平)被转送之后，移位寄存器输出SRO3的电位变化(从高到低)被输入时的极性信号CMI3的输入状态(低电平)被闩锁，将低电平保持至信号M3下次成为高电平为止。

接着，向或门电路43b的另一个端子，输入被移位至栅极线驱动电路30的第四行的移位寄存器输出SRO4。另外，该移位寄存器输出SRO4还被输入至CS电路44的或门电路44b的一个端子。

向D闩锁电路43a的时钟端子CK输入移位寄存器输出SRO4的电位变化(从低到高)，此时被输入至数据端子D的极性信号CMI3的输入状态即高电平被转送。即，在移位寄存器输出SRO4发生电位变化(从低到高)的定时，CS信号CS3的电位从低电平切换为高电平。然后，输出高电平直至被输入至时钟端子CK的移位寄存器输出SRO4的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI3的输入状态即高电平被闩锁。之后，将高电平保持至信号M3在第三帧成为高电平为止。

另外，在第四行，在第一帧，利用移位寄存器输出SRO4、SRO5将极性信号CMI闩锁，在第二帧，利用移位寄存器输出SRO4、SRO5将极性信号CMI闩锁，由此输出图17所示的CS信号CS4。

这样，在第一帧，通过与各行对应的CS电路41、42、43、…、4n，在3线反转驱动中，能够在整个帧，将该行的栅极信号下降的时刻(TFT13从导通被切换为断开的时刻)的CS信号的电位电平在该行的栅极信号下降之后在高低之间切换。另外，在第二帧，通过与各行对应的CS电路41、42、43、…、4n，在1线反转驱动中，能够在整个帧，将该行的栅极信号下降的时刻(TFT13从导通被切换为断开的时刻)的CS信号的电位电平在该行的栅极信号下降之后在高低之间切换。

由此，在纵3倍显示驱动和通常显示驱动中的任一方式中，均能够使CS总线驱动电路40适当地动作，因此能够防止第一帧的横线的产生，此外，还能够防止因将纵3倍显示驱动切换为通过显示驱动而可能产生的横线。

(实施例6)

图19是表示将在第一帧将视频信号的分辨率仅在列方向转换为3倍(n＝3)进行显示的显示模式(纵3倍显示驱动)切换为在第二帧将视频信号的分辨率在列方向转换为2倍(m＝2)进行显示的显示模式(纵2倍显示驱动)的情况下的各种信号的波形的时序图，图18是表示用于实现该动作的栅极线驱动电路30和CS总线驱动电路40的结构的图。

在本实施例6的液晶显示装置1中，MUX电路4nc如第3行、第5行、第6行、第7行、第8行、第10行…、那样有规律地设置，极性信号CMI按每两个水平扫描期间极性反转。此外，在或门电路4nb，被输入第n行的移位寄存器电路SRn的输出信号SROn和第(n+2)行的移位寄存器电路SRn+2的输出信号SROn+2。

选择信号SEL是在3线反转驱动和2线反转驱动之间进行切换的切换信号，此处，在选择信号SEL为高电平时进行3线反转驱动，在选择信号SEL为低电平时进行2线反转驱动。

如图19所示，在初始状态，CS信号CS1～CS7均被固定在一方的电位(图19中为低电平)。在第一帧，第一行的CS信号CS1在对应的栅极信号G1下降的时刻为高电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻为高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻为高电平。另一方面，第四行的CS信号CS4在对应的栅极信号G4下降的时刻为低电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为低电平。第六行的CS信号CS6在对应的栅极信号G6下降的时刻为低电平。而且，第七行的CS信号CS7在对应的栅极信号G7下降的时刻为高电平。

而且，CS信号CS1～CS7在对应的栅极信号G1～G7下降之后电位电平在高低之间切换。具体而言，在第一帧，CS信号CS1、CS2、CS3各自在对应的栅极信号G1、G2、G3下降之后下降，CS信号CS4、CS5、CS6各自在对应的栅极信号G4、G5、G6下降之后上升。

第一帧的源极信号S具有与视频信号所示的灰度等级相应的振幅且为极性按每三个水平扫描期间(3H)反转的信号。此外，第一帧的源极信号S每三个水平扫描期间(3H)成为相同的电位。即，图19中的“甲”～“丙”分别对应一个水平扫描期间，表示各一个水平扫描期间的信号电位(灰度等级)。例如，第一个、第二个和第三个水平扫描期间是负极性且为相同的信号电位(“甲”)，第四个、第五个和第六个水平扫描期间是正极性且为相同的信号电位(“乙”)。栅极信号G1～G7分别在各帧的有效期间(有效扫描期间)的第一个～第七个1H期间为栅极导通电位，在其它期间为栅极断开电位。

相对于此，在第二帧，源极信号S具有与视频信号所示的灰度等级相应的振幅且为极性按每两个水平扫描期间(2H)反转的信号。此外，第二帧的源极信号S与第一帧的灰度等级对应，第二帧的源极信号S的标记“甲”～“丙”分别与第一帧的标记“甲”～“丙”对应。即，第一帧的第一行、第二行和第三行的灰度等级(“甲”)与第二帧的第一行和第二行的灰度等级(“甲”)彼此相等，第一帧的第四行、第五行和第六行的灰度等级(“乙”)与第二帧的第三行和第四行的灰度等级(“乙”)彼此相等。栅极信号G1～G7分别在各帧的有效期间(有效扫描期间)的第一个～第七个1H期间为栅极导通电位，在其它期间为栅极断开电位。

第二帧的CS信号CS1～CS5中，第一行的CS信号CS1在对应的栅极信号Gl(相当于对应的移位寄存器电路SRl的输出SRO1)下降的时刻为低电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻为低电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻为高电平，第四行的CS信号CS4在对应的栅极信号G4下降的时刻为高电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为低电平。

而且，CS信号CS1、CS2各自在对应的栅极信号G1、G2下降之后上升，CS信号CS3、CS4各自在对应的栅极信号G3、G4下降之后下降，CS信号CS5、CS6各自在对应的栅极信号G1、G2下降之后上升。

这样，在进行纵3倍显示驱动的第一帧，栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应地每三行互不相同，因此，像素电极14的电位Vpix1～Vpix7均通过CS信号CS1～CS7适当地移位。因此，当输入相同灰度等级的源极信号S时，对置电极电位与移位后的像素电极14的电位的电位差在正极性和负极性相同。即，在第一帧，在同一像素列，负极性且相同电位(灰度等级)的源极信号被写入与相邻的三行对应的像素，并且正极性且相同电位(灰度等级)的源极信号被写入与该三行的下一相邻的三行对应的像素，与最初的三行对应的CS信号的电位，在向与上述最初的三行对应的像素进行的写入中，不进行极性反转，在写入后，向负方向进行极性反转，并且，直至下次的写入为止，不进行极性反转，与下一个三行对应的CS信号的电位，在向与上述下一个三行对应的像素进行的写入中，不进行极性反转，在写入后，向正方向进行极性反转，直至下次的写入为止，不进行极性反转。由此，在CC驱动中，实现纵3倍显示驱动(3线反转驱动)。此外，根据上述结构，能够通过CS信号CS1～CS7适当地使像素电极14的电位Vpix1～Vpix7移位，因此，还能够消除在显示视频的最初的帧可能产生的横线。

此外，在进行纵2倍显示驱动的第二帧，栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应地每两行互不相同，因此，像素电极14的电位Vpix1～Vpix7均通过CS信号CS1～CS7适当地移位。因此，当输入相同灰度等级的源极信号S时，对置电极电位与移位后的像素电极14的电位的电位差在正极性和负极性相同。即，在第二帧，在同一像素列，正极性且相同电位(灰度等级)的源极信号被写入与相邻的两行对应的像素，并且负极性且相同电位(灰度等级)的源极信号被写入与该两行的下一相邻的两行对应的像素，与最初的两行对应的CS信号的电位，在向与上述最初的两行对应的像素进行的写入中，不进行极性反转，在写入后，向正方向进行极性反转，并且，直至下次的写入为止，不进行极性反转，与下一个两行对应的CS信号的电位，在向与上述下一个两行对应的像素进行的写入中，不进行极性反转，在写入后，向负方向进行极性反转，直至下次的写入为止，不进行极性反转。由此，在CC驱动中实现2线反转驱动。

因此，根据上述结构，在将纵3倍显示驱动(3线反转驱动)切换为纵2倍显示驱动(2线反转驱动)的情况下，也能够通过CS信号CS1～CS7适当地使像素电极14的电位Vpix1～Vpix7移位，因此能够在第一帧和第二帧使供给相同的信号电位的像素电极14的电位相等，能够消除图29所示的横线的产生。

此处，使用图19和图20对实施例6的液晶显示装置1的动作进行说明。图20表示在实施例6的液晶显示装置1的CS总线驱动电路40被输入输出的各种信号的波形。以下，为了便于说明，以与第二、第三行对应的CS电路42、43为例进行说明。

首先，对第二行的各种信号的波形的变化进行说明。在初始状态，向CS电路42的D闩锁电路42a的端子D输入极性信号CMI，向复位端子CL输入复位信号RESET。通过该复位信号RESET，从D闩锁电路42a的输出端子Q输出的CS信号CS2的电位被保持在低电平。

之后，与被供给到第二行的栅极线12的栅极信号G2对应的移位寄存器输出SRO2从移位寄存器电路SR2输出，被输入至CS电路42的或门电路42b的一个端子。于是，向时钟端子CK输入信号M2的移位寄存器输出SRO2的电位变化(从低到高)，此时被输入至端子D的极性信号CMI(图18的CMI2)的输入状态即高电平被转送。即，在移位寄存器输出SRO2发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平切换为高电平。输出高电平直至被输入至时钟端子CK的信号M2的移位寄存器输出SRO2的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO2的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI2的输入状态即高电平被闩锁。之后，将高电平保持至信号M2成为高电平为止。

接着，向或门电路42b的另一个端子，输入被移位至栅极线驱动电路30的第四行的移位寄存器输出SRO4。另外，该移位寄存器输出SRO4还被输入至CS电路44的或门电路44b的一个端子。

向D闩锁电路42a的时钟端子CK输入信号M2的移位寄存器输出SRO4的电位变化(从低到高)，此时被输入至端子D的极性信号CMI2的输入状态即低电平被转送。即，在移位寄存器输出SRO4发生电位变化(从低到高)的定时，CS信号CS2的电位从高电平切换为低电平。输出低电平直至被输入至时钟端子CK的信号M2的移位寄存器输出SRO4的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO4的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI2的输入状态即低电平被闩锁。之后，将低电平保持至信号M2在第二帧成为高电平为止。

在第二帧，移位寄存器输出SRO2从移位寄存器电路SR2输出，被输入至CS电路42的或门电路42b的一个端子。于是，向时钟端子CK输入信号M2的移位寄存器输出SRO2的电位变化(从低到高)，此时被输入至端子D的极性信号CMI2(CMI)的输入状态即低电平被转送。在信号M2的移位寄存器输出SRO2的高电平的期间，被输入至数据端子D的极性信号CMI2的输入状态(低电平)被转送之后，移位寄存器输出SRO2的电位变化(从高到低)被输入时的极性信号CMI2的输入状态(低电平)被闩锁，将低电平保持至信号M2下次成为高电平为止。

接着，向或门电路42b的另一个端子，输入被移位至栅极线驱动电路30的第四行的移位寄存器输出SRO4。另外，该移位寄存器输出SRO4还被输入至CS电路44的或门电路44b的一个端子。

向D闩锁电路42a的时钟端子CK输入移位寄存器输出SRO4的电位变化(从低到高)，此时被输入至数据端子D的极性信号CMI2的输入状态即高电平被转送。即，在移位寄存器输出SRO4发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平切换为高电平。然后，输出高电平直至被输入至时钟端子CK的移位寄存器输出SRO4的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当移位寄存器输出SRO2的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI2的输入状态即高电平被闩锁。之后，将高电平保持至信号M2在第三帧成为高电平为止。

接着，对第三行的各种信号的波形的变化进行说明。在初始状态，向CS电路43的D闩锁电路43a的数据端子D输入极性信号CMI，向复位端子CL输入复位信号RESET。通过该复位信号RESET，从D闩锁电路43a的输出端子Q输出的CS信号CS3的电位被保持在低电平。

然后，与被供给到第三行的栅极线12的栅极信号G3对应的移位寄存器输出SRO3从移位寄存器电路SR3输出，被输入至CS电路43的或门电路43b的一个端子。于是，向时钟端子CK输入信号M3的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至数据端子D的极性信号CMIB(图18的CMI3)的输入状态即高电平被转送。然后，输出高电平直至下次被输入至时钟端子CK的信号M3的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI3的输入状态即高电平被闩锁。之后，将高电平保持至信号M3成为高电平为止。

接着，向或门电路43b的另一个端子，输入被移位至栅极线驱动电路30的第五行的移位寄存器输出SRO5。另外，该移位寄存器输出SRO5还被输入至CS电路45的或门电路45b的一个端子。

向D闩锁电路43a的时钟端子CK输入信号M3的移位寄存器输出SRO5的电位变化(从低到高)，此时被输入至端子D的极性信号CMI3的输入状态即低电平被转送。即，在移位寄存器输出SRO5发生电位变化(从低到高)的定时，CS信号CS3的电位从高电平切换为低电平。然后，输出低电平直至下次被输入至时钟端子CK的信号M3的移位寄存器输出SRO5的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO5的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI3的输入状态即低电平被闩锁。之后，将低电平保持至信号M3在第二帧成为高电平为止。

在第二帧，移位寄存器输出SRO3从移位寄存器电路SR3输出，被输入至CS电路43的或门电路43b的一个端子。于是，向时钟端子CK输入信号M3的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至端子D的极性信号CMI3(CMI)的输入状态即高电平被转送。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS3的电位从低电平切换为高电平。输出高电平直至被输入至时钟端子CK的信号M3的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI3的输入状态即高电平被闩锁。之后，将高电平保持至信号M3成为高电平为止。

接着，向或门电路43b的另一个端子，输入被移位至栅极线驱动电路30的第五行的移位寄存器输出SRO5。另外，该移位寄存器输出SRO5还被输入至CS电路45的或门电路45b的一个端子。

向D闩锁电路43a的时钟端子CK输入信号M3的移位寄存器输出SRO5的电位变化(从低到高)，此时被输入至端子D的极性信号CMI3的输入状态即低电平被转送。即，在移位寄存器输出SRO5发生电位变化(从低到高)的定时，CS信号CS3的电位从高电平切换为低电平。输出低电平直至被输入至时钟端子CK的信号M3的移位寄存器输出SRO5的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当移位寄存器输出SRO5的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI3的输入状态即低电平被闩锁。之后，将低电平保持至信号M3在第三帧成为高电平为止。

另外，在第四行，在第一帧，利用移位寄存器输出SRO4、SRO6将极性信号CMI闩锁，在第二帧，利用移位寄存器输出SRO4、SRO6将极性信号CMI闩锁，由此输出图20所示的CS信号CS4。在第五行，在第一帧，利用移位寄存器输出SRO5、SRO7将极性信号CMIB闩锁，在第二帧，利用移位寄存器输出SRO5、SRO7将极性信号CMI闩锁，由此输出图20所示的CS信号CS5。

这样，在第一帧，通过与各行对应的CS电路41、42、43、…、4n，在3线反转驱动中，能够在整个帧，将该行的栅极信号下降的时刻(TFT13从导通被切换为断开的时刻)的CS信号的电位电平在该行的栅极信号下降之后在高低之间切换。另外，在第二帧，通过与各行对应的CS电路41、42、43、…、4n，在2线反转驱动中，能够在整个帧，将该行的栅极信号下降的时刻(TFT13从导通被切换为断开的时刻)的CS信号的电位电平在该行的栅极信号下降之后在高低之间切换。

即，在进行3线反转驱动的第一帧，输出至第n行的CS总线15的CS信号CSn，通过将第n行的栅极信号Gn上升时的极性信号CMI或CMIB的电位电平和第(n+2)行的栅极信号G(n+2)上升时的极性信号CMI或CMIB的电位电平闩锁而被生成，输出至第(n+1)行的CS总线15的CS信号CSn+1，通过将第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI或CMIB的电位电平和第(n+3)行的栅极信号G(n+3)上升时的极性信号CMI或CMIB的电位电平闩锁而被生成。

此外，在进行2线反转驱动的第二帧，输出至第n行的CS总线15的CS信号CSn，通过将第n行的栅极信号Gn上升时的极性信号CMI的电位电平和第(n+2)行的栅极信号G(n+2)上升时的极性信号CMI的电位电平闩锁而被生成，输出至第(n+1)行的CS总线15的CS信号CSn+1，通过将第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI的电位电平和第(n+3)行的栅极信号G(n+3)上升时的极性信号CMI的电位电平闩锁而被生成。

由此，在纵3倍显示驱动和纵2倍显示驱动中的任一方式中，均能够使CS总线驱动电路40适当地动作，因此能够防止第一帧的横线的产生，此外，还能够防止因将纵3倍显示驱动切换为纵2倍显示驱动而可能产生的横线。

图21表示图3所示的液晶显示装置的具有切换扫描方向的功能的结构。在图21所示的液晶显示装置中，与各行对应地设置有升降开关电路(Up Down Switch circuit)UDSW，并向各升降开关电路UDSW输入从控制电路60(参照图1)输出的UD信号和UDB信号(UD信号的逻辑反转)。具体而言，向第n行的升降开关电路UDSW输入第(n-1)行的移位寄存器输出SRBOn-1和第(n+1)行的移位寄存器输出SRBOn+1，根据从控制电路60输出的UD信号和UDB信号选择它们中的任一个。例如，在UD信号为高电平(UDB信号为低电平)时，选择第(n-1)行的移位寄存器输出SRBOn-1，由此将扫描方向确定在从上向下的方向(即，第(n-1)行→第n行→第(n+1)行)，在UD信号为低电平(UDB信号为高电平)时，选择第(n+1)行的移位寄存器输出SRBOn+1，将扫描方向确定在从下向上的方向(即，第(n+1)行→第n行→第(n-1)行)。由此，能够实现双方向扫描方式的显示驱动电路。

此外，本发明的液晶显示装置的栅极线驱动电路30也可以采用图22所示的结构。上述图21表示具备该栅极线驱动电路30的液晶显示装置的结构。图23是表示构成栅极线驱动电路30的移位寄存器电路301的结构的框图。各级的移位寄存器电路301包括触发器RS-FF和开关电路SW1、SW2。图24是表示触发器RS-FF的结构的电路图。

如图24所示，触发器RS-FF，包括：构成CMOS电路的P沟道晶体管p2和N沟道晶体管n3；构成CMOS电路的P沟道晶体管p1和N沟道晶体管n1；P沟道晶体管p3；N沟道晶体管n2；N沟道晶体管4；SB端子；RB端子；INIT端子；和Q端子·QB端子，并采用如下结构：p2的栅极、n3的栅极、p1的漏极、n1的漏极和QB端子连接，并且p2的漏极、n3的漏极、p3的漏极、p1的栅极、n1的栅极和Q端子连接；n3的源极和n2的漏极连接；SB端子与p3的栅极和n2的栅极连接；RB端子与p3的源极、p2的源极和n4的栅极连接；n1的源极和n4的漏极连接；INIT端子与n4的源极连接；p1的源极与VDD连接；n2的源极与VSS连接。此处，p2、n3、p1和n1构成闩锁电路LC，p3作为置位晶体管(set transistor)ST发挥作用，n2、n4作为闩锁解除晶体管(release transistor，复位晶体管)LRT发挥作用。

图25是表示触发器RS-FF的动作的时序图。例如，在图25的t1，RB端子的Vdd被输出至Q端子，n1导通，INIT(低电平)被输出至QB端子。在t2，SB信号为高电平，p3断开，n2导通，因此维持t1的状态。在t3，RB信号为低电平，因此p1导通，Vdd(高电平)被输出至QB端子。

如图23所示，触发器RS-FF的QB端子与开关电路SW1的N沟道侧栅极和开关电路SW2的P沟道侧栅极连接，开关电路SW1的一个导通电极与VDD连接，开关电路SW1的另一个导通电极与该级的输出端子即OUTB端子和开关电路SW2的一个导通电极连接，开关电路SW2的另一个导通电极与时钟信号输入用的CKB端子连接。

在移位寄存器电路301，在触发器FF的QB信号为低电平的期间，开关SW2断开且开关电路SW1导通，因此OUTB信号为高电平，在QB信号为高电平的期间，开关电路SW2导通且开关电路SW1断开，因此CKB信号被取入且从OUTB端子被输出。

在移位寄存器电路301，本级的OUTB端子与下级的SB端子连接，下级的OUTB端子与本级的RB端子连接。例如，n级的移位寄存器电路SRn的OUTB端子与(n+1)级的移位寄存器电路SRn+1的SB端子连接，(n+1)级的移位寄存器电路SRn+1的OUTB端子与n级的移位寄存器电路SRn的RB端子连接。另外，GSPB信号被输入至移位寄存器电路SR的初级SRl的SB端子。此外，在栅极驱动器GD，奇数级的CKB端子和偶数级的CKB端子与不同的GCK线(供给GCK的线)连接，各级的INIT端子与共用的INIT线(供给INIT信号的线)连接。例如，n级的移位寄存器电路SRn的CKB端子与GCK2线连接，(n+1)级的移位寄存器电路SRn+1的CKB端子与GCK1线连接，n级的移位寄存器电路SRn和(n+1)级的移位寄存器电路SRn+1各自的INIT端子与共用的INIT信号线连接。

本发明的显示驱动电路的特征在于：

该显示驱动电路用于显示装置，通过向与像素所包括的像素电极形成电容的保持电容配线供给保持电容配线信号，使从数据信号线写入像素电极的信号电位变化为与该信号电位的极性相应的方向，

在以扫描信号线的延伸方向为行方向的情况下，在第一模式与第二模式之间相互切换，上述第一模式是将视频信号的分辨率至少在列方向转换为n倍(n是整数)进行显示的模式，上述第二模式是将视频信号的分辨率至少在列方向转换为m倍(m是与n不同的整数)进行显示的模式，

在上述第一模式，向与相邻的n条扫描信号线对应的在列方向相邻的n个像素所包括的各像素电极，供给相同极性且相同灰度等级的信号电位，并且使从数据信号线写入像素电极的信号电位的变化方向按每相邻的n行而不同，

另一方面，在上述第二模式，向与相邻的m条扫描信号线对应的在列方向相邻的m个像素所包括的各像素电极，供给相同极性且相同灰度等级的信号电位，并且使从数据信号线写入像素电极的信号电位的变化方向按每相邻的m行而不同。

在上述显示驱动电路，通过保持电容配线信号，使写入像素电极的信号电位变化为与该信号电位的极性相应的方向。由此实现CC驱动。

在这样的CC驱动的上述显示驱动电路中，具有如下结构：在第一模式与第二模式之间相互切换，上述第一模式是将视频信号的分辨率至少在列方向转换为n倍(n是整数)进行显示的模式，上述第二模式是将视频信号的分辨率至少在列方向转换为m倍(m是与n不同的整数)进行显示的模式。此外，上述显示驱动电路，在第一模式，向与在列方向相邻的n个像素所包括的各像素电极供给相同灰度等级的信号电位，并且进行n线反转驱动，在第二模式，向与在列方向相邻的m个像素所包括的各像素电极供给相同灰度等级的信号电位，并且进行m线反转驱动。

由此，能够使被写入像素电极的信号电位适当地电位移位，因此能够消除在显示视频中产生由明暗形成的横线(参照图29)的问题。由此，能够在进行CC驱动的显示装置中不引起显示品质的下降地在第一模式与第二模式之间相互切换，该第一模式是将视频信号的分辨率转换为n倍(n为整数)进行显示的模式，该第二模式是将视频信号的分辨率转换为m倍(m为与n不同的整数)进行显示的模式。

在上述显示驱动电路中，还能够采用如下的结构：该上述显示驱动电路包括移位寄存器，该移位寄存器包括与多条扫描信号线中的各条对应地设置的多个级，与上述移位寄存器的各级对应地各设置一个保持电路，并且向各保持电路输入保持对象信号，本级的输出信号和本级的后级的输出信号被输入至与本级对应的逻辑电路，当上述逻辑电路的输出变为有效时，与本级对应的保持电路将上述保持对象信号取入并加以保持，将本级的输出信号供给到与和本级对应的像素连接的扫描信号线，并且将与本级对应的保持电路的输出作为上述保持电容配线信号，供给到与和本级对应的像素的像素电极形成电容的保持电容配线，根据各模式设定被输入至各保持电路的上述保持对象信号的相位。

在上述显示驱动电路中，还能够采用如下的结构：各保持电路，在经由对应的逻辑电路被输入的本级的输出信号和后级的输出信号变为有效的各自的定时，将上述保持对象信号取入并加以保持，

上述保持对象信号为极性按规定的周期进行反转的信号，并且上述本级的输出信号变为有效时的该保持对象信号的极性与上述后级的输出信号变为有效时的该保持对象信号的极性互不相同。

在上述显示驱动电路中，还能够采用如下的结构：在上述第一模式时被输入至与本级对应的保持电路中的后级的输出信号和在上述第二模式时被输入至与本级对应的保持电路中的后级的输出信号，从互不相同的级输出。

在上述显示驱动电路中，还能够采用如下的结构：上述保持对象信号为极性按规定的周期进行反转的信号，并且在上述第一模式与上述第二模式中，极性反转的周期互不相同。

在上述显示驱动电路中，还能够采用如下的结构：在使供给到数据信号线的信号电位的极性按每一个水平扫描期间反转的模式中，与第x级对应的保持电路，在上述移位寄存器的第x级的输出信号变为有效时，保持上述保持对象信号，并且在第(x+1)级的输出信号变为有效时，保持上述保持对象信号，

在使供给到数据信号线的信号电位的极性按每两个水平扫描期间反转的模式中，与第x级对应的保持电路，在上述移位寄存器的第x级的输出信号变为有效时，保持上述保持对象信号，并且在第(x+2)级的输出信号变为有效时，保持上述保持对象信号，

在使供给到数据信号线的信号电位的极性按每三个水平扫描期间反转的模式中，与第x级对应的保持电路，在上述移位寄存器的第x级的输出信号变为有效时，保持上述保持对象信号，并且在第(x+3)级的输出信号变为有效时，保持上述保持对象信号。

在上述显示驱动电路中，还能够采用如下的结构：该显示驱动电路包括移位寄存器，该移位寄存器包括与多条扫描信号线中的各条对应地设置的多个级，

与上述移位寄存器的各级对应地各设置一个保持电路，并且向各保持电路输入保持对象信号，

本级的输出信号和本级的后级的输出信号被输入至与本级对应的逻辑电路，

当上述逻辑电路的输出变为有效时，与本级对应的保持电路将上述保持对象信号取入并加以保持，

将本级的输出信号供给到与和本级对应的像素连接的扫描信号线，并且将与本级对应的保持电路的输出作为上述保持电容配线信号，供给到与和本级对应的像素的像素电极形成电容的保持电容配线，

根据各模式设定：被输入至多个保持电路的上述保持对象信号的相位；和被输入至其它的多个保持电路的上述保持对象信号的相位。

在上述显示驱动电路中，上述各保持电路被构成为D闩锁电路或存储电路(存储器电路)。

本发明的显示装置的特征在于，其包括上述任一显示驱动电路和显示面板。

本发明的显示驱动方法的特征在于：

其是驱动显示装置的显示驱动方法，通过向与像素所包括的像素电极形成电容的保持电容配线供给保持电容配线信号，使从数据信号线写入像素电极的信号电位变化为与该信号电位的极性相应的方向，

在以扫描信号线的延伸方向为行方向的情况下，在第一模式与第二模式之间相互切换，上述第一模式是将视频信号的分辨率至少在列方向转换为n倍(n是整数)进行显示的模式，上述第二模式是将视频信号的分辨率至少在列方向转换为m倍(m是与n不同的整数)进行显示的模式，

在上述第一模式，向与相邻的n条扫描信号线对应的在列方向相邻的n个像素所包括的各像素电极，供给相同极性且相同灰度等级的信号电位，并且使从数据信号线写入像素电极的信号电位的变化方向按每相邻的n行而不同，

另一方面，在上述第二模式，向与相邻的m条扫描信号线对应的在列方向相邻的m个像素所包括的各像素电极，供给相同极性且相同灰度等级的信号电位，并且使从数据信号线写入像素电极的信号电位的变化方向按每相邻的m行而不同。

采用上述显示驱动方法，能够得到与利用上述显示驱动电路的结构得到的效果相同的效果。

另外，本发明的显示装置优选为液晶显示装置。

本发明并不限定于上述的实施方式，基于技术常识将上述实施方式适当变更而得的方式和将它们进行组合而得到的方式也包含在本发明的实施方式中。

产业上的可利用性

本发明特别能够合适地应用于有源矩阵型液晶显示装置的驱动。

附图标记的说明

1      液晶显示装置(显示装置)

10     液晶显示面板(显示面板)

11     源极总线(数据信号线)

12     栅极线(扫描信号线)

13     TFT(开关元件)

14     像素电极

15     CS总线(保持电容配线)

20     源极总线驱动电路(数据信号线驱动电路)

30     栅极线驱动电路(扫描信号线驱动电路)

40     CS总线驱动电路(保持电容配线驱动电路)

4na    D闩锁电路(保持电路、保持电容配线驱动电路)

4nb    或门电路(逻辑电路)

50     控制电路

SR    移位寄存器电路

CMI   极性信号(保持对象信号)

SRO   移位寄存器输出(控制信号)

Claims (10)

1.一种显示驱动电路，其特征在于：

该显示驱动电路使用于显示装置，通过向与像素所包括的像素电极形成电容的保持电容配线供给保持电容配线信号，使从数据信号线写入像素电极的信号电位变化为与该信号电位的极性相应的方向，

在以扫描信号线的延伸方向为行方向的情况下，在第一模式与第二模式之间相互切换，所述第一模式是将视频信号的分辨率至少在列方向转换为n倍进行显示的模式，所述第二模式是将视频信号的分辨率至少在列方向转换为m倍进行显示的模式，其中，n是整数，m是与n不同的整数，

在所述第一模式，向与相邻的n条扫描信号线对应的在列方向相邻的n个像素所包括的各像素电极，供给相同极性且相同灰度等级的信号电位，并且使从数据信号线写入像素电极的信号电位的变化方向按每相邻的n行而不同，

另一方面，在所述第二模式，向与相邻的m条扫描信号线对应的在列方向相邻的m个像素所包括的各像素电极，供给相同极性且相同灰度等级的信号电位，并且使从数据信号线写入像素电极的信号电位的变化方向按每相邻的m行而不同。

2.如权利要求1所述的显示驱动电路，其特征在于：

该显示驱动电路包括移位寄存器，该移位寄存器包括与多条扫描信号线中的各条对应地设置的多个级，

与所述移位寄存器的各级对应地各设置一个保持电路，并且向各保持电路输入保持对象信号，

本级的输出信号和本级的后级的输出信号被输入至与本级对应的逻辑电路，

当所述逻辑电路的输出变为有效时，与本级对应的保持电路将所述保持对象信号取入并加以保持，

将本级的输出信号供给到与和本级对应的像素连接的扫描信号线，并且将与本级对应的保持电路的输出作为所述保持电容配线信号，供给到与和本级对应的像素的像素电极形成电容的保持电容配线，

根据各模式设定被输入至各保持电路的所述保持对象信号的相位。

3.如权利要求2所述的显示驱动电路，其特征在于：

所述各保持电路，在经由对应的逻辑电路被输入的本级的输出信号和后级的输出信号变为有效的各自的定时，将所述保持对象信号取入并加以保持，

所述保持对象信号为极性按规定的周期进行反转的信号，并且所述本级的输出信号变为有效时的该保持对象信号的极性与所述后级的输出信号变为有效时的该保持对象信号的极性互不相同。

4.如权利要求2或3所述的显示驱动电路，其特征在于：

在所述第一模式时被输入至与本级对应的保持电路中的后级的输出信号和在所述第二模式时被输入至与本级对应的保持电路中的后级的输出信号，从互不相同的级输出。

5.如权利要求2或3所述的显示驱动电路，其特征在于：

所述保持对象信号为极性按规定的周期进行反转的信号，并且在所述第一模式与所述第二模式中，极性反转的周期互不相同。

6.如权利要求4所述的显示驱动电路，其特征在于：

在使供给到数据信号线的信号电位的极性按每一个水平扫描期间反转的模式中，与第x级对应的保持电路，在所述移位寄存器的第x级的输出信号变为有效时，保持所述保持对象信号，并且在第(x+1)级的输出信号变为有效时，保持所述保持对象信号，

在使供给到数据信号线的信号电位的极性按每两个水平扫描期间反转的模式中，与第x级对应的保持电路，在所述移位寄存器的第x级的输出信号变为有效时，保持所述保持对象信号，并且在第(x+2)级的输出信号变为有效时，保持所述保持对象信号，

在使供给到数据信号线的信号电位的极性按每三个水平扫描期间反转的模式中，与第x级对应的保持电路，在所述移位寄存器的第x级的输出信号变为有效时，保持所述保持对象信号，并且在第(x+3)级的输出信号变为有效时，保持所述保持对象信号。

7.如权利要求1所述的显示驱动电路，其特征在于：

该显示驱动电路包括移位寄存器，该移位寄存器包括与多条扫描信号线中的各条对应地设置的多个级，

与所述移位寄存器的各级对应地各设置一个保持电路，并且向各保持电路输入保持对象信号，

本级的输出信号和本级的后级的输出信号被输入至与本级对应的逻辑电路，

当所述逻辑电路的输出变为有效时，与本级对应的保持电路将所述保持对象信号取入并加以保持，

将本级的输出信号供给到与和本级对应的像素连接的扫描信号线，并且将与本级对应的保持电路的输出作为所述保持电容配线信号，供给到与和本级对应的像素的像素电极形成电容的保持电容配线，

根据各模式设定：被输入至多个保持电路的所述保持对象信号的相位；和被输入至其它的多个保持电路的所述保持对象信号的相位。

8.如权利要求2、3和7中任一项所述的显示驱动电路，其特征在于：

所述各保持电路构成为D闩锁电路或存储电路。

9.一种显示装置，其特征在于，包括：

权利要求1至8中任一项所述的显示驱动电路；和

显示面板。

10.一种显示驱动方法，其特征在于：

其是驱动显示装置的显示驱动方法，通过向与像素所包括的像素电极形成电容的保持电容配线供给保持电容配线信号，使从数据信号线写入像素电极的信号电位变化为与该信号电位的极性相应的方向，

在以扫描信号线的延伸方向为行方向的情况下，在第一模式与第二模式之间相互切换，所述第一模式是将视频信号的分辨率至少在列方向转换为n倍进行显示的模式，所述第二模式是将视频信号的分辨率至少在列方向转换为m倍进行显示的模式，其中，n是整数，m是与n不同的整数，

在所述第一模式，向与相邻的n条扫描信号线对应的在列方向相邻的n个像素所包括的各像素电极，供给相同极性且相同灰度等级的信号电位，并且使从数据信号线写入像素电极的信号电位的变化方向按每相邻的n行而不同，

另一方面，在所述第二模式，向与相邻的m条扫描信号线对应的在列方向相邻的m个像素所包括的各像素电极，供给相同极性且相同灰度等级的信号电位，并且使从数据信号线写入像素电极的信号电位的变化方向按每相邻的m行而不同。

Images