CN102571007B - 一种具有最小电位选择功能的运算放大器 - Google Patents

Abstract

本发明公开了一种具有最小电位选择功能的运算放大器，包括偏置电路、反相输入管和输出级电路，其特征在于，还包括最小电压选取电路和输入跟随电路。本发明的运算放大器增加了最小电压选取电路，使得该运算放大器兼具有对同相输入端的多个输入信号的最低值进行选择的功能，因此省去了外部最小电压选取电路，直接在放大器上实现了最小电压选取功能，从而节省了功耗和面积。同时，由于采用了输入跟随电路，在反相输入端的电压过低的情况下，通过使输入管的漏极跟随栅极变化，避免了输入管进入线性区的问题，使得运算放大器能够在反相输入端电压过低的情况下仍然保持正常工作。

Description

一种具有最小电位选择功能的运算放大器

技术领域

本发明属于微电子技术领域，具体涉及一种运算放大器的设计。

背景技术

运算放大器是具有放大功能的电路单元。在实际电路中，通常结合反馈网络共同组成某种功能模块。现有的运算放大器，无论是使用晶体管或真空管，分立式元件或集成电路元件，运算放大器的效能都已经逐渐接近理想运算放大器的要求。早期的运算放大器是使用真空管设计，现在则多半是集成电路式的元件。但是如果系统对于放大器的需求超出集成电路放大器的需求时，常常会利用分立式元件来实现这些特殊规格的运算放大器。

运算放大器可以按不同的标准进行分类。其中，折叠式共源共栅运算放大器相比套筒式共源共栅运算放大器而言，具有更好的输入输出摆幅，并且解决了套筒式运算放大器输出端和输入端短接时可能造成的晶体管进入线性区的问题，因此在目前电源电压逐渐降低的趋势下得到了广泛的应用。一种普通折叠式共源共栅运算放大器结构如图1所示，这种运算放大器在使用时，如果一个输入端的电压过低或过高，则该输入端连接的晶体管极容易进入线性区，使得运算放大器不能正常工作。在微电子技术领域，折叠式共源共栅运算放大器还被广泛用在多路LED驱动电路中，作为误差放大器来使用。但在普通的多路LED驱动电路中，误差放大器的一个输入端需要接最小选取电路的输出，如图2所示，选出电压最小的LED端，再输入到误差放大器进行环路调节，但这种形式的放大器需要外部接若干个比较器，造成了系统整体结构复杂。

发明内容

本发明的目的是为了解决现有的普通折叠式共源共栅运算放大器在进行多路选取时造成的系统整体结构复杂的问题，提出了一种具有最小电位选择功能的运算放大器。

本发明的技术方案是：一种具有最小电位选择功能的运算放大器，包括偏置电路、最小电压选取电路、反相输入管、输入跟随电路和输出级电路，其中，所述的偏置电路分别为最小电压选取电路、输入跟随电路和输出级电路提供偏置电压，具体为：偏置电路的第一输出端子为最小电压选取电路提供偏置电压并作为最小电压选取电路的第一输出端子，偏置电路的第二输出端子为输入跟随电路提供偏置电压并作为输入跟随电路的输出端子，偏置电路的第三、第四输出端子分别与输出级电路的第四输入端子、第五输入端子相连，为输出级电路提供偏置电压；最小电压选取电路的多路输入端子作为运算放大器的多路输入端子，最小电压选取电路的第一输出端子与反相输入管的源极相连，反相输入管的漏极与输出级电路的第一输入端子相连，反相输入管的栅极接外部的基准电压和输入跟随电路的输入端子，最小电压选取电路的第二输出端子与输出级电路的第二输入端子相连，输入跟随电路的输出端子与输出级电路的第三输入端子相连，输出级电路的第五输入端子作为输出级电路的输出端子即为所述运算放大器的输出端。

进一步的，最小电压选取电路包括多个并联连接的PMOS管，具体为：多个PMOS管的源极连接在一起作为最小电压选取电路的第一输出端子，多个PMOS管的漏极连接在一起作为最小电压选取电路的第二输出端子，多个PMOS管的栅极分别作为最小电压选取电路的多路输入端子用于接外部的多路输入电压。

作为一种实施方式，所述的最小电压选取电路包括第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管，所述四个PMOS管并联连接，具体为：四个PMOS管的源极连接在一起作为最小电压选取电路的第一输出端子，四个PMOS管的漏极连接在一起作为最小电压选取电路的第二输出端子，四个PMOS管的栅极分别作为最小电压选取电路的四路输入端子用于接外部的四路输入电压；

所述的偏置电路包括一偏置电流源、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管和第十五PMOS管，具体连接关系为：第六PMOS管的源极接电源电压，第六PMOS管的栅极接第六PMOS管的漏极和第七PMOS管的源极，第七PMOS管的栅极接第七PMOS管的漏极同时串接偏置电流源的一端，偏置电流源的另一端接地电位；第八PMOS管的源极接电源电压，第八PMOS管的栅极接第六PMOS管的栅极，第八PMOS管的漏极接第九PMOS管的源极，第九PMOS管的栅极接第七PMOS管的栅极，第九PMOS管的漏极作为偏置电路的第一输出端子；第十PMOS管的源极接电源电压，第十PMOS管的栅极接第六PMOS管的栅极，第十PMOS管的漏极接第十一PMOS管的源极，第十一PMOS管的栅极接第七PMOS管的栅极，第十一PMOS管的漏极作为偏置电路的第二输出端子；第十二PMOS管的源极接电源电压，第十二PMOS管的栅极接第六管的栅极，第十二PMOS管的漏极接第十三PMOS管的源极，第十三PMOS管的栅极接第七PMOS管的栅极，第十三PMOS管的漏极作为偏置电路的第三输出端子；第十四PMOS管的源极接电源电压，第十四PMOS管的栅极接第六PMOS管的栅极，第十四PMOS管的漏极接第十五PMOS管的源极，第十五PMOS管的栅极接第七PMOS管的栅极，第十五PMOS管的漏极作为偏置电路的第四输出端子；

所述输出级电路包括第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管，第二NMOS管的漏极和第一NMOS管的栅极相连，作为输出级电路的第四输入端子；第二NMOS管的栅极作为输出级电路的第三输入端子；第二NMOS管的源极接第一NMOS管的漏极并作为输出级电路的第一输入端子；第一NMOS管的源极和第三NMOS管的源极接地电位，第四NMOS管的漏极作为输出级电路的第五输入端子；第四NMOS管的栅极接第二NMOS管的栅极，第四NMOS管的源极接第三NMOS管的漏极，并作为输出级电路的第二输入端子，第三NMOS管的栅极接第一NMOS管的栅极；

所述的输入跟随电路包括第十六PMOS管，其中，第十六PMOS管的栅极作为输入跟随电路的输入端子，源极作为输入跟随电路的输出端子，漏极接地电位。

本发明的有益效果是：本发明提供的一种具有最小电位选择功能的运算放大器，与普通的折叠式共源共栅运算放大器相比，增加了最小电压选取电路，使得该运算放大器兼具有对同相输入端的多个输入信号的最小值进行选择的功能，因此省去了外部最小电压选取电路，直接在放大器上实现了最小电压选取功能，从而节省了功耗和面积。同时，由于采用了输入跟随电路，在反相输入端的电压过低的情况下，通过使输入管的漏极跟随栅极变化，避免了输入管进入线性区的问题，使得运算放大器能够在反相输入端电压过低的情况下仍然保持正常工作。

附图说明

图1为一种普通折叠式共源共栅运算放大器结构示意图。

图2为普通的多路LED驱动电路中带最小选取电路的误差放大器的电路结构示意图。

图3为本发明的具有最小电位选择功能的运算放大器的电路结构示意图。

图4为本发明实施例提供的具有最小电位选择功能的运算放大器的电路结构示意图

图5为本发明实施例的输入跟随电路的说明示意图。

图6为本发明实施例的最小电压选取电路的说明示意图。

具体实施方式

下面结合附图和具体的实施例对本发明作进一步的阐述。

本发明提供的一种具有最小电位选择功能的运算放大器，具体示意图如图3所示，包括偏置电路、最小电压选取电路、反相输入管、输入跟随电路和输出级电路，其中，所述的偏置电路分别为最小电压选取电路、输入跟随电路和输出级电路提供偏置电压，具体为：偏置电路的第一输出端子为最小电压选取电路提供偏置电压并作为最小电压选取电路的第一输出端子，偏置电路的第二输出端子为输入跟随电路提供偏置电压并作为输入跟随电路的输出端子，偏置电路的第三、第四输出端子分别与输出级电路的第四输入端子、第五输入端子相连，为输出级电路提供偏置电压；最小电压选取电路的多路输入端子作为运算放大器的多路输入端子，最小电压选取电路的第一输出端子与反相输入管的源极相连，反相输入管的漏极与输出级电路的第一输入端子相连，反相输入管的栅极接外部的基准电压和输入跟随电路的输入端子，最小电压选取电路的第二输出端子与输出级电路的第二输入端子相连，输入跟随电路的输出端子与输出级电路的第三输入端子相连，输出级电路的第五输入端子作为输出级电路的输出端子即为所述运算放大器的输出端。

这里的，最小电压选取电路可以包括多个PMOS管，多个PMOS管并联连接，具体为：多个PMOS管的源极连接在一起作为最小电压选取电路的第一输出端子，多个PMOS管的漏极连接在一起作为最小电压选取电路的第二输出端子，多个PMOS管的栅极分别作为最小电压选取电路的多路输入端子用于接外部的多路输入电压。

图4给出了一种实施方案，其中，最小电压选取电路包括PMOS管MP1、MP2、MP3和MP4，偏置电路包括一偏置电流源IBIAS、MP5、MP6、MP7、MP8、MP9、MP10、MP11、MP12、MP13、MP14、和MP15，输出级电路包括MN1、MN2、MN3和MN4，输入跟随电路包括MP16，具体连接关系如下：

PMOS管MP1到MP5的源极接在一起，MP1到MP4的漏极接在一起。PMOS管MP6的源极接电源电压VDD，MP6的栅极接MP6的漏极和PMOS管MP7的源极，MP7的栅极接MP7的漏极同时串接偏置电流源IBIAS的一端，IBIAS的另一端接地VSS。PMOS管MP8的源极接VDD，MP8的栅极接MP6的栅极，MP8的漏极接PMOS管MP9的源极，MP9的栅极接MP7的栅极，MP9的漏极接MP1的源极。PMOS管MP10的源极接VDD，MP10的栅极接MP6的栅极，MP10的漏极接PMOS管MP11的源极，MP11的栅极接MP7的栅极，MP11的漏极接PMOS管MP16的源极，MP16的栅极接MP5的栅极，MP16的漏极接地电位VSS。PMOS管MP12的源极接VDD，MP12的栅极接MP6的栅极，MP12的漏极接PMOS管MP13的源极，MP13的栅极接MP7的栅极，MP13的漏极接NMOS管MN2的漏极和NMOS管MN1的栅极，MN2的栅极接MP16的源极，MN2的源极接MN1的漏极和MP5的漏极，MN1的源极接地电位VSS。PMOS管MP14的源极接VDD，MP14的栅极接MP6的栅极，MP14的漏极接PMOS管MP15的源极，MP15的栅极接MP7的栅极，MP15的漏极接NMOS管MN4的漏极作为运算放大器的输出，MN4的栅极接MN2的栅极，MN4的源极接NMOS管MN3的漏极和MP1的漏极，MN3的栅极接MN1的栅极，MN3的源极接地电位VSS。

输入跟随电路的说明示意图如图4所示，当外部的基准电压VREF降低时，MP16源极跟随其栅极VREF的变化，MN2的栅极又接MP16的源极，MN2的源极又跟随MN2的栅极即VREF的变化，MN2的源极接输入管MP1的漏极，就完成了MP1的漏极对栅极的跟随，避免VREF过低时进入线性区。

最小电压选取电路的说明示意图如图5所示，包括四个并联的PMOS管，由于输入差分对为PMOS管，所以对于同相输入端的四个输入信号，只有最低的那一个才有效，其他三个管子处于截止状态。即使是同相输入端四个输入信号完全一致，四个PMOS管完全工作，也只会带来几十到一百mV的失调电压，不会对系统带来过大的影响。整个电路结构为一个折叠式共源共栅的结构，采用这种结构，可以保证电路有足够的增益，同时实现自补偿，只有一个低频极点。设G_m为电路的总跨导，其大小为五个输入管其中一个管子的跨导，根据模拟电路的知识可以得到电路的增益A_v为：A_V＝G_mR_O，其中，R_O可以表示为：R_O＝(g_m,MP17r_o,MP17r_o,MP16)||(g_m,MN5r_o,MN5(r_o,MN4||r_o,MP4||r_o,MP3||r_o,MP2||r_o,MP1))。

设C_O为输出端总电容，则电路唯一的主极点P_D在输出端，且主极点的位置为：P_D＝1/R_OC_O，电路的增益带宽积GBW可以表示为：

该电路中，外部的基准电压VREF为可调电压，为了防止调节VREF时，差分对的输入对管进入线性区，通过MP16和MN2形成反馈环，使得MP5的栅端电压与漏端电压同步变化，防止了差分对管进入线性区。

可以看出，本发明的运算放大器由于采用了输入跟随电路，在反相输入端的电压过低的情况下，通过使输入管的漏极跟随栅极变化，避免了输入管进入线性区的问题，可以对反相输入端电压进行灵活调节，同时保证该端输入管不进入线性区，从而大大增加了该运算放大器的灵活性，使得运算放大器能够在反相输入端电压过低的情况下仍然保持正常工作。与此同时，该运算放大器同相输入端由于采用四个晶体管并联，基本上所有的电流都流向了四个晶体管中栅电压最低的那个管子，而其它三个管子都处于截止状态，四个管子的输入信号中只有最低的那一个输入信号才有效，这就相当于对于同相输入端的四个输入信号进行了选择，因此该运算放大器同时还兼具有对同相输入端四个输入信号的最小值进行选择的功能。与传统的多路LED驱动相比而言，省去了最小电压选取电路，直接在误差放大器上实现了最小电压选取功能，从而节省了功耗和面积。

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (1)

1.一种具有最小电位选择功能的运算放大器，包括偏置电路、反相输入管和输出级电路，其特征在于，还包括最小电压选取电路和输入跟随电路，其中，所述的偏置电路分别为最小电压选取电路、输入跟随电路和输出级电路提供偏置电压，具体为：偏置电路的第一输出端子为最小电压选取电路提供偏置电压并作为最小电压选取电路的第一输出端子，偏置电路的第二输出端子为输入跟随电路提供偏置电压并作为输入跟随电路的输出端子，偏置电路的第三输出端子与输出级电路的第四输入端子相连，偏置电路的第四输出端子与输出级电路的第五输入端子相连，为输出级电路提供偏置电压；最小电压选取电路的多路输入端子作为运算放大器的多路输入端子，最小电压选取电路的第一输出端子与反相输入管的源极相连，反相输入管的漏极与输出级电路的第一输入端子相连，反相输入管的栅极接外部的基准电压和输入跟随电路的输入端子，最小电压选取电路的第二输出端子与输出级电路的第二输入端子相连，输入跟随电路的输出端子与输出级电路的第三输入端子相连，输出级电路的第五输入端子作为输出级电路的输出端子即为所述运算放大器的输出端；

所述的最小电压选取电路包括第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管，所述四个PMOS管并联连接，具体为：四个PMOS管的源极连接在一起作为最小电压选取电路的第一输出端子，四个PMOS管的漏极连接在一起作为最小电压选取电路的第二输出端子，四个PMOS管的栅极分别作为最小电压选取电路的四路输入端子用于接外部的四路输入电压；

所述的偏置电路包括一偏置电流源、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管和第十五PMOS管，具体连接关系为：第六PMOS管的源极接电源电压，第六PMOS管的栅极接第六PMOS管的漏极和第七PMOS管的源极，第七PMOS管的栅极接第七PMOS管的漏极同时串接偏置电流源的一端，偏置电流源的另一端接地电位；第八PMOS管的源极接电源电压，第八PMOS管的栅极接第六PMOS管的栅极，第八PMOS管的漏极接第九PMOS管的源极，第九PMOS管的栅极接第七PMOS管的栅极，第九PMOS管的漏极作为偏置电路的第一输出端子；第十PMOS管的源极接电源电压，第十PMOS管的栅极接第六PMOS管的栅极，第十PMOS管的漏极接第十一PMOS管的源极，第十一PMOS管的栅极接第七PMOS管的栅极，第十一PMOS管的漏极作为偏置电路的第二输出端子；第十二PMOS管的源极接电源电压，第十二PMOS管的栅极接第六管的栅极，第十二PMOS管的漏极接第十三PMOS管的源极，第十三PMOS管的栅极接第七PMOS管的栅极，第十三PMOS管的漏极作为偏置电路的第三输出端子；第十四PMOS管的源极接电源电压，第十四PMOS管的栅极接第六PMOS管的栅极，第十四PMOS管的漏极接第十五PMOS管的源极，第十五PMOS管的栅极接第七PMOS管的栅极，第十五PMOS管的漏极作为偏置电路的第四输出端子；

所述输出级电路包括第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管，第二NMOS管的漏极和第一NMOS管的栅极相连，作为输出级电路的第四输入端子；第二NMOS管的栅极作为输出级电路的第三输入端子；第二NMOS管的源极接第一NMOS管的漏极并作为输出级电路的第一输入端子；第一NMOS管的源极和第三NMOS管的源极接地电位，第四NMOS管的漏极作为输出级电路的第五输入端子；第四NMOS管的栅极接第二NMOS管的栅极，第四NMOS管的源极接第三NMOS管的漏极，并作为输出级电路的第二输入端子，第三NMOS管的栅极接第一NMOS管的栅极；

所述的输入跟随电路包括第十六PMOS管，其中，第十六PMOS管的栅极作为输入跟随电路的输入端子，源极作为输入跟随电路的输出端子，漏极接地电位。