CN102569365A - 半导体结构及其制造方法 - Google Patents
半导体结构及其制造方法 Download PDFInfo
- Publication number
- CN102569365A CN102569365A CN2011100377023A CN201110037702A CN102569365A CN 102569365 A CN102569365 A CN 102569365A CN 2011100377023 A CN2011100377023 A CN 2011100377023A CN 201110037702 A CN201110037702 A CN 201110037702A CN 102569365 A CN102569365 A CN 102569365A
- Authority
- CN
- China
- Prior art keywords
- semiconductor structure
- substrate
- structure according
- manufacturing approach
- cover curtain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 121
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 110
- 238000000034 method Methods 0.000 claims description 52
- 229910052594 sapphire Inorganic materials 0.000 claims description 23
- 239000010980 sapphire Substances 0.000 claims description 23
- 238000000576 coating method Methods 0.000 claims description 16
- 239000011248 coating agent Substances 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 13
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 8
- 229910002601 GaN Inorganic materials 0.000 claims description 8
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 6
- 238000007654 immersion Methods 0.000 claims description 6
- 239000002002 slurry Substances 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 description 31
- 239000004575 stone Substances 0.000 description 17
- 238000005468 ion implantation Methods 0.000 description 10
- 238000004381 surface treatment Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- CQBLUJRVOKGWCF-UHFFFAOYSA-N [O].[AlH3] Chemical compound [O].[AlH3] CQBLUJRVOKGWCF-UHFFFAOYSA-N 0.000 description 6
- 229910017083 AlN Inorganic materials 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000000126 substance Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000010504 bond cleavage reaction Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000007017 scission Effects 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/0213—Sapphire, quartz or diamond based substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
- H01S5/2063—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion obtained by particle bombardment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
- H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Led Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提供一种半导体结构，包括：一基板；一个或多个半导体元件层，形成于该基板上；以及一个或多个晶格破坏区，形成于该基板表面，位于该等半导体元件层之间。本发明另提供一种半导体结构的制造方法。本发明可减少应力形变，致增加半导体元件例如发光二极管(LED)的发光波长均一性，达到增加良率产出的目的。
Description
技术领域
本发明涉及一种半导体结构，尤其涉及一种抗翘曲的半导体结构及其制造方法。
背景技术
在进行发光二极管(LED)磊晶时，例如在蓝宝石晶圆(sapphirewafer)上磊晶形成发光二极管堆叠结构时，由于彼此之间的热膨胀系数与晶格常数均不同，故，在高低变温的磊晶过程中，极易造成发光二极管晶片翘曲变形，造成元件波长不均一，在晶粒制程(chipping process)中出现对位误差，产生良率损失。尤其未来在大尺寸(≥3”)蓝宝石晶圆上磊晶成长发光二极管所造成的晶圆翘曲(wafer bowing)将更显严重。
目前，解决晶圆翘曲的方法包括在磊晶前直接在蓝宝石晶圆表面或其背面进行蚀刻或沉积制程，以制作出凹槽或凸出物，之后，再进行磊晶，以减少晶圆翘曲。
发明内容
本发明的一实施例，提供一种半导体结构，包括：一基板；一个或多个半导体元件层，形成于该基板上；以及一个或多个晶格破坏区，形成于该基板表面，位于该等半导体元件层之间。
本发明的一实施例，提供一种半导体结构的制造方法，包括：提供一基板；形成一个或多个第一罩幕于该基板上；对该基板进行一表面处理程序，以于该基板表面形成一个或多个晶格破坏区；移除该等第一罩幕；以及形成一个或多个半导体元件层于该基板上，位于该等晶格破坏区之间。
本发明利用离子布植(ion implantation)或热扩散(thermaldiffusion)等方式并配合图案化罩幕对例如蓝宝石(Al2O3)的基板进行表面处理，破坏其晶格键结。当基板的表面晶格键结遭破坏后，即可进行磊晶。值得注意的是，该断键处无法进行磊晶，而未经处理的表面区域则可进行磊晶。如此，可有效减少磊晶片在磊晶成长半导体元件层过程中所产生的应力。此外，利用此表面处理方式也可形成不同形状的半导体元件层。
本发明应用在大尺寸(≥3”)晶圆上的磊晶时，尤其可减少应力形变，致增加半导体元件例如发光二极管(LED)的发光波长均一性，达到增加良率产出的目的。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举一较佳实施例，并配合附图作详细说明如下：
附图说明
图1是根据本发明的一实施例，示出一种半导体结构。
图2A～2B是根据本发明的一实施例，示出一种半导体结构的制造方法。
图3A～3B是根据本发明的一实施例，示出一种半导体结构的制造方法。
图4A～4B是根据本发明的一实施例，示出一种半导体结构的制造方法。
图5A～5B是根据本发明的一实施例，示出一种半导体结构的制造方法。
图6A～6B是根据本发明的一实施例，示出一种半导体结构的制造方法。
主要元件符号说明：
10～半导体结构；
12～基板；
13～第一罩幕；
13’～第二罩幕；
14～半导体元件层；
16、16’～晶格破坏区；
18～N-型半导体层；
20～主动层；
22～P-型半导体层；
24～表面处理程序。
具体实施方式
请参阅图1，根据本发明的一实施例，说明一种半导体结构。半导体结构10包括一基板12、一个或多个半导体元件层14以及一个或多个晶格破坏区16。半导体元件层14形成于基板12上。晶格破坏区16形成于基板12表面，位于半导体元件层14之间。
基板12可为一蓝宝石(sapphire)基板。
半导体元件层14可包括发光二极管(light emitting diode，LED)或雷射二极管(laser diode，LD)结构层，其结构例如可由一N-型半导体层18、一主动层20与一P-型半导体层22所构成，如第1图所示。半导体元件层14可包括各种形状，例如多边形，六边形。
晶格破坏区16可定义为一晶格键结断裂的区域。在一实施例中，当基板12选用一蓝宝石(Al2O3)基板时，其部分表面的铝-氧(Al-O)键经表面处理致断裂后，该部分表面即形成所谓的晶格破坏区16。晶格破坏区16的宽度大体介于5～40μm。
半导体结构10还包括一个或多个缓冲层(未示出)，形成于半导体元件层14与基板12之间。上述缓冲层可包括氮化铝(AlN)或氮化镓铝(AlxGa1-xN)(0＜x＜1)。
请参阅图2A～2B，根据本发明的一实施例，说明一种半导体结构的制造方法。首先，如图2A所示，提供一基板12。接着，形成一个或多个第一罩幕13于基板12上。之后，对基板12进行一表面处理程序24，以于基板12表面形成一个或多个晶格破坏区16。待移除第一罩幕13后，形成一个或多个半导体元件层14于基板12上，位于晶格破坏区16之间，如图2B所示。
基板12可为一蓝宝石(sapphire)基板。
第一罩幕13的宽度大体介于5～40μm。第一罩幕可为介电层、金属层或光阻层。
表面处理程序24可包括离子布植(ion implantation)制程，例如电浆浸没(plasma immersion)离子布植制程，或热扩散(thermal diffusion)制程。在一实施例中，离子布植制程的能量可小于或等于5kV。
晶格破坏区16可定义为一晶格键结断裂的区域。在一实施例中，当基板12选用一蓝宝石(Al2O3)基板时，其部分表面的铝-氧(Al-O)键经表面处理(例如离子布植制程)致断裂后，该部分表面即形成所谓的晶格破坏区16。晶格破坏区16的宽度大体介于5～40m。在一实施例中，当离子布植制程所提供的能量较小时，例如小于或等于5kV，则在进行表面处理程序24时，其上覆盖有第一罩幕13的基板12表面会因该具有足够厚度的第一罩幕13而使其表面晶格排列不致遭受破坏而利于后续半导体元件层14磊晶形成于其上，反之，未覆盖有第一罩幕13的基板12表面则因其表面晶格排列遭受破坏而形成所谓的晶格破坏区16，如图2A所示。
半导体元件层14可包括发光二极管(light emitting diode，LED)或雷射二极管(laser diode，LD)，其结构例如可由一N-型半导体层18、一主动层20与一P-型半导体层22所构成，如图2B所示。半导体元件层14可包括各种形状，例如多边形。
本发明半导体结构的制造方法还包括藉由例如磊晶法形成一个或多个缓冲层(未示出)于半导体元件层14与基板12之间。上述缓冲层可包括氮化铝或氮化镓铝。
请参阅图3A～3B，根据本发明的一实施例，说明一种半导体结构的制造方法。首先，如图3A所示，提供一基板12。接着，形成一个或多个第一罩幕13于基板12上。之后，对基板12进行一表面处理程序24，以于基板12表面形成一个或多个晶格破坏区16。待移除第一罩幕13后，形成一个或多个半导体元件层14于基板12上，位于晶格破坏区16之间，如图3B所示。
基板12可为一蓝宝石(sapphire)基板。
第一罩幕13的宽度大体介于5～40μm。第一罩幕可为介电层、金属层或光阻层。
表面处理程序24可包括离子布植(ion implantation)制程，例如电浆浸没(plasma immersion)离子布植制程，或热扩散(thermal diffusion)制程。在一实施例中，离子布植制程的能量可大于或等于15kV。
晶格破坏区16可定义为一晶格键结断裂的区域。在一实施例中，当基板12选用一蓝宝石(Al2O3)基板时，其部分表面的铝-氧(Al-O)键经表面处理(例如离子布植制程)致断裂后，该部分表面即形成所谓的晶格破坏区16。晶格破坏区16的宽度大体介于5～40μm。在一实施例中，当离子布植制程所提供的能量较大时，例如大于或等于15kV，则在进行表面处理程序24时，未覆盖有第一罩幕13的基板12表面，由于离子布植制程提供较大能量，穿过基板12表面，于基板12中某一特定深度形成一个或多个晶格破坏区16’，因此，该处基板12表面的晶格排列不致遭受破坏而利于后续半导体元件层14磊晶形成于其上，反之，其上覆盖有第一罩幕13的基板12表面，则因该具有适当厚度的第一罩幕13致其表面晶格排列遭受破坏而形成所谓的晶格破坏区16，如图3A所示。
半导体元件层14可包括发光二极管(light emitting diode，LED)或雷射二极管(laser diode，LD)，其结构例如可由一N-型半导体层18、一主动层20与一P-型半导体层22所构成，如图3B所示。半导体元件层14可包括各种形状，例如多边形。
本发明半导体结构的制造方法还包括藉由例如磊晶法形成一个或多个缓冲层(未示出)于半导体元件层14与基板12之间。上述缓冲层可包括氮化铝或氮化镓铝。
请参阅图4A～4B，根据本发明的一实施例，说明一种半导体结构的制造方法。首先，如图4A图所示，提供一基板12。接着，形成一个或多个第一罩幕13于基板12上。之后，对基板12进行一表面处理程序24，以于基板12表面形成一个或多个晶格破坏区16。待移除第一罩幕13后，形成一个或多个半导体元件层14于基板12上，位于晶格破坏区16之间，如图4B所示。
基板12可为一蓝宝石(sapphire)基板。
第一罩幕13的宽度大体介于5～40μm。第一罩幕可为介电层、金属层或光阻层。
仍请参阅图4A，在一实施例中，本发明于进行表面处理程序24之前，还包括形成一个或多个第二罩幕13’于基板12上，位于第一罩幕13之间。第二罩幕13’与第一罩幕13可为不同材质。在一实施例中，当第二罩幕13’与第一罩幕13为不同材质时，例如第二罩幕13’为金属(例如镍、钛、钨、钼或其他适合的金属材质)，第一罩幕13为氧化硅或氮化硅，则第二罩幕13’的厚度可小于第一罩幕13的厚度，如图4A所示。
表面处理程序24可包括离子布植(ion implantation)制程，例如电浆浸没(plasma immersion)离子布植制程，或热扩散(thermal diffusion)制程。在一实施例中，离子布植制程的能量可大于或等于15kV。
晶格破坏区16可定义为一晶格键结断裂的区域。在一实施例中，当基板12选用一蓝宝石(Al2O3)基板时，其部分表面的铝-氧(Al-O)键经表面处理(例如离子布植(ion implantation)制程)致断裂后，该部分表面即形成所谓的晶格破坏区16。晶格破坏区16的宽度大体介于5-40μm。在一实施例中，当离子布植制程所提供的能量较大时，例如大于或等于15kV，则在进行表面处理程序24时，其上覆盖有第二罩幕13’的基板12表面，由于具有金属材质的第二罩幕13’可阻挡离子布植制程所提供的能量，因此，该处基板12表面的晶格排列不致遭受破坏而利于后续半导体元件层14磊晶形成于其上，反之，其上覆盖有第一罩幕13的基板12表面，则因该具有适当厚度的第一罩幕13致其表面晶格排列遭受破坏而形成所谓的晶格破坏区16，如图4A所示。
半导体元件层14可包括发光二极管(light emitting diode，LED)或雷射二极管(laser diode，LD)，其结构例如可由一N-型半导体层18、一主动层20与一P-型半导体层22所构成，如图4B所示。半导体元件层14可包括各种形状，例如多边形、六边形。
本发明半导体结构的制造方法还包括藉由例如磊晶法形成一个或多个缓冲层(未示出)于半导体元件层14与基板12之间。上述缓冲层可包括氮化铝或氮化镓铝。
请参阅图5A～5B，根据本发明的一实施例，说明一种半导体结构的制造方法。首先，如图5A所示，提供一基板12。接着，形成一个或多个第一罩幕13于基板12上。之后，对基板12进行一表面处理程序24，以于基板12表面形成一个或多个晶格破坏区16。待移除第一罩幕13后，形成一个或多个半导体元件层14于基板12上，位于晶格破坏区16之间，如第图5B所示。
基板12可为一蓝宝石(sapphire)基板。
第一罩幕13的宽度大体介于5～40μm。第一罩幕可为介电层、金属层或光阻层。
仍请参阅图5A，在一实施例中，本发明于进行表面处理程序24之前，还包括形成一个或多个第二罩幕13’于基板12上，位于一个或复数第一罩幕13之间。第二罩幕13’与第一罩幕13可为相同材质。在一实施例中，当第二罩幕13’与第一罩幕13为相同材质时，例如第二罩幕13’与第一罩幕13均为氧化硅或氮化硅，则第二罩幕13’的厚度可小于第一罩幕13的厚度，如图5A所示。
表面处理程序24可包括离子布植(ion implantation)制程，例如电浆浸没(plasma immersion)离子布植制程，或热扩散(thermal diffusion)制程。在一实施例中，离子布植制程的能量可大于或等于15kV。
晶格破坏区16可定义为一晶格键结断裂的区域。在一实施例中，当基板12选用一蓝宝石(Al2O3)基板时，其部分表面的铝-氧(Al-O)键经表面处理(例如离子布植(ion implantation)制程)致断裂后，该部分表面即形成所谓的晶格破坏区16。晶格破坏区16的宽度大体介于5～40μm。在一实施例中，当离子布植制程所提供的能量较大时，例如大于或等于15kV，则在进行表面处理程序24时，其上覆盖有第二罩幕13’的基板12表面，由于第二罩幕13’的厚度较薄，离子布植制程所提供的能量会穿过基板12表面而于基板12中某一特定深度形成一个或多个晶格破坏区16’，因此，该处基板12表面的晶格排列不致遭受破坏而利于后续半导体元件层14磊晶形成于其上，反之，其上覆盖有第一罩幕13的基板12表面，则因该具有适当厚度的第一罩幕13致其表面晶格排列遭受破坏而形成所谓的晶格破坏区16，如图5A所示。
半导体元件层14可包括发光二极管(light emitting diode，LED)或雷射二极管(laser diode，LD)，其结构例如可由一N-型半导体层18、一主动层20与一P-型半导体层22所构成，如图5B所示。半导体元件层14可包括各种形状，例如多边形，六边形。
本发明半导体结构的制造方法还包括藉由例如磊晶法形成一个或多个缓冲层(未图示)于半导体元件层14与基板12之间。上述缓冲层可包括氮化铝或氮化镓铝。
请参阅图6A～6B，根据本发明的一实施例，说明一种半导体结构的制造方法。首先，如图6A所示，提供一基板12。接着，形成一个或多个第一罩幕13于基板12上。之后，对基板12进行一表面处理程序24，以于基板12表面形成一个或多个晶格破坏区16。待移除第一罩幕13后，形成一个或多个半导体元件层14于基板12上，位于晶格破坏区16之间，如图6B所示。
基板12可为一蓝宝石(sapphire)基板。
第一罩幕13的宽度大体介于5-40μm。第一罩幕可为介电层、金属层或光阻层。
仍请参阅图6A，在一实施例中，本发明于进行表面处理程序24之前，还包括形成一个或多个第二罩幕13’于基板12上，位于第一罩幕13之间。第二罩幕13’与第一罩幕13可为相同材质。在一实施例中，当第二罩幕13’与第一罩幕13为相同材质时，例如第二罩幕13’与第一罩幕13均为氧化硅或氮化硅，则第二罩幕13’的厚度可大于第一罩幕13的厚度，如图6A所示。
表面处理程序24可包括离子布植(ion implantation)制程，例如电浆浸没(plasma immersion)离子布植制程，或热扩散(thermal diffusion)制程。在一实施例中，离子布植制程的能量可大于或等于15kV。
晶格破坏区16可定义为一晶格键结断裂的区域。在一实施例中，当基板12选用一蓝宝石(Al2O3)基板时，其部分表面的铝-氧(Al-O)键经表面处理(例如离子布植(ion implantation)制程)致断裂后，该部分表面即形成所谓的晶格破坏区16。晶格破坏区16的宽度大体介于5～40μm。在一实施例中，当离子布植制程所提供的能量较大时，例如大于或等于15kV，则在进行表面处理程序24时，其上覆盖有第二罩幕13’的基板12表面，由于第二罩幕13’的厚度较厚可阻挡离子布植制程所提供的能量，因此，该处基板12表面的晶格排列不致遭受破坏而利于后续半导体元件层14磊晶形成于其上，反之，其上覆盖有第一罩幕13的基板12表面，则因该具有适当厚度的第一罩幕13致其表面晶格排列遭受破坏而形成所谓的晶格破坏区16，如图6A所示。
半导体元件层14可包括发光二极管(light emitting diode，LED)或雷射二极管(laser diode，LD)，其结构例如可由一N-型半导体层18、一主动层20与一P-型半导体层22所构成，如第6B图所示。半导体元件层14可包括各种形状，例如多边形、六边形。
本发明半导体结构的制造方法还包括藉由例如磊晶法形成一个或多个缓冲层(未示出)于半导体元件层14与基板12之间。上述缓冲层可包括氮化铝或氮化镓铝。
本发明利用离子布植(ion implantation)或热扩散(thermaldiffusion)等方式并配合图案化罩幕对例如蓝宝石(Al2O3)的基板进行表面处理，破坏其晶格键结。当基板的表面晶格键结遭破坏后，即可进行磊晶。值得注意的是，该断键处无法进行磊晶，而未经处理的表面区域则可进行磊晶。如此，可有效减少磊晶片在磊晶成长半导体元件层过程中所产生的应力。此外，利用此表面处理方式亦可形成不同形状的半导体元件层。
本发明应用在大尺寸(≥3”)晶圆上的磊晶时，尤其可减少应力形变，致增加半导体元件例如发光二极管(LED)的发光波长均一性，达到增加良率产出的目的。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域普通技术人员，当可作更动与润饰，而不脱离本发明的精神和范围。
Claims (26)
1.一种半导体结构，包括：
一基板；
一个或多个半导体元件层，形成于该基板上；以及
一个或多个晶格破坏区，形成于该基板表面，位于该等半导体元件层之间。
2.根据权利要求1所述的半导体结构，其中该基板为一蓝宝石基板。
3.根据权利要求1所述的半导体结构，其中该半导体元件层包括发光二极管或雷射二极管。
4.根据权利要求1所述的半导体结构，其中该半导体元件层为多边形。
5.根据权利要求1所述的半导体结构，其中该晶格破坏区为一晶格键结断裂的区域。
6.根据权利要求1所述的半导体结构，其中该晶格破坏区的宽度介于5～40μm。
7.根据权利要求1所述的半导体结构，还包括一个或多个缓冲层，形成于该等半导体元件层与该基板之间。
8.根据权利要求7所述的半导体结构，其中该缓冲层包括氮化铝(AlN)或氮化镓铝(AlxGa1-xN)(0＜x＜1)。
9.一种半导体结构的制造方法，包括：
提供一基板；
形成一个或多个第一罩幕于该基板上；
对该基板进行一表面处理程序，以于该基板表面形成一个或多个晶格破坏区；
移除该等第一罩幕；以及
形成一个或多个半导体元件层于该基板上，位于该等晶格破坏区之间。
10.根据权利要求9所述的半导体结构的制造方法，其中该基板为一蓝宝石基板。
11.根据权利要求9所述的半导体结构的制造方法，其中该第一罩幕的宽度介于5～40μm。
12.根据权利要求9所述的半导体结构的制造方法，其中该表面处理程序包括离子布植制程或热扩散制程。
13.根据权利要求12所述的半导体结构的制造方法，其中该离子布植制程包括电浆浸没(plasma immersion)离子布植制程。
14.根据权利要求12所述的半导体结构的制造方法，其中该离子布植制程的能量小于或等于5kV。
15.根据权利要求12所述的半导体结构的制造方法，其中该离子布植制程的能量大于或等于15kV。
16.根据权利要求9所述的半导体结构的制造方法，其中该晶格破坏区为一晶格键结断裂的区域。
17.根据权利要求9所述的半导体结构的制造方法，其中该晶格破坏区的宽度介于5～40μm。
18.根据权利要求9所述的半导体结构的制造方法，其中该半导体元件层包括发光二极管或雷射二极管。
19.根据权利要求9所述的半导体结构的制造方法，其中该半导体元件层为多边形。
20.根据权利要求9所述的半导体结构的制造方法，还包括形成一个或多个缓冲层于该等半导体元件层与该基板之间。
21.根据权利要求20所述的半导体结构的制造方法，其中该缓冲层包括氮化铝(AlN)或氮化镓铝(AlxGa1-xN)(0＜x＜1)。
22.根据权利要求15所述的半导体结构的制造方法，于进行该表面处理程序之前，还包括形成一个或多个第二罩幕于该基板上，位于该等第一罩幕之间。
23.根据权利要求22所述的半导体结构的制造方法，其中该第二罩幕包括金属。
24.根据权利要求22所述的半导体结构的制造方法，其中该第二罩幕与该第一罩幕具有相同材质。
25.根据权利要求24所述的半导体结构的制造方法，其中该第二罩幕的厚度大于该第一罩幕的厚度。
26.根据权利要求24所述的半导体结构的制造方法，其中该第二罩幕的厚度小于该第一罩幕的厚度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099146828 | 2010-12-30 | ||
| TW099146828A TWI462285B (zh) | 2010-12-30 | 2010-12-30 | 半導體結構及其製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102569365A true CN102569365A (zh) | 2012-07-11 |
Family
ID=46379977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011100377023A Pending CN102569365A (zh) | 2010-12-30 | 2011-02-11 | 半导体结构及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20120168768A1 (zh) |
| CN (1) | CN102569365A (zh) |
| TW (1) | TWI462285B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109713104A (zh) * | 2017-10-25 | 2019-05-03 | 隆达电子股份有限公司 | 发光元件、光源模块及背光模块 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI573269B (zh) * | 2015-01-21 | 2017-03-01 | 南臺科技大學 | 半導體元件 |
| EP3556911A1 (fr) * | 2018-04-19 | 2019-10-23 | Comadur S.A. | Procédé de structuration d'un motif décoratif ou technique dans un objet réalisé en un matériau amorphe, semi-cristallin ou cristallin au moins partiellement transparent |
| CN111326409B (zh) * | 2018-12-14 | 2023-01-31 | 云谷（固安）科技有限公司 | 激光剥离方法和蓝宝石衬底上发光二极管器件外延结构 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020194928A1 (en) * | 2001-05-18 | 2002-12-26 | Miragliotta Joseph A. | Non-contact technique to monitor surface stress |
| CN101621109A (zh) * | 2008-07-02 | 2010-01-06 | 台湾积体电路制造股份有限公司 | 半导体结构及发光二极管 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005052357A1 (de) * | 2005-09-01 | 2007-03-15 | Osram Opto Semiconductors Gmbh | Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement |
| JP4538476B2 (ja) * | 2007-08-27 | 2010-09-08 | 独立行政法人理化学研究所 | 半導体構造の形成方法 |
| US8217498B2 (en) * | 2007-10-18 | 2012-07-10 | Corning Incorporated | Gallium nitride semiconductor device on SOI and process for making same |
| TWI463644B (zh) * | 2008-08-12 | 2014-12-01 | United Microelectronics Corp | Ｃｍｏｓ影像感測器及其製法、及抑制ｃｍｏｓ影像感測器之暗電流及訊號干擾之方法 |
| KR100988126B1 (ko) * | 2008-09-18 | 2010-10-18 | 고려대학교 산학협력단 | 이온주입을 통한 질화물 반도체 형성 방법 및 이를 이용하여 제조한 발광다이오드 |
| US20110227199A1 (en) * | 2008-11-28 | 2011-09-22 | Sumitomo Chemical Company, Limited | Method for producing semiconductor substrate, semiconductor substrate, method for manufacturing electronic device, and reaction apparatus |
| US7858503B2 (en) * | 2009-02-06 | 2010-12-28 | Applied Materials, Inc. | Ion implanted substrate having capping layer and method |
| US8778783B2 (en) * | 2011-05-20 | 2014-07-15 | Applied Materials, Inc. | Methods for improved growth of group III nitride buffer layers |
-
2010
- 2010-12-30 TW TW099146828A patent/TWI462285B/zh active
-
2011
- 2011-02-11 CN CN2011100377023A patent/CN102569365A/zh active Pending
- 2011-12-29 US US13/340,294 patent/US20120168768A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020194928A1 (en) * | 2001-05-18 | 2002-12-26 | Miragliotta Joseph A. | Non-contact technique to monitor surface stress |
| CN101621109A (zh) * | 2008-07-02 | 2010-01-06 | 台湾积体电路制造股份有限公司 | 半导体结构及发光二极管 |
Non-Patent Citations (1)
| Title |
|---|
| T. HIOKI等: "Mechanical property changes in sapphire by nickel ion implantation and their dependence on implantation temperature", 《JOURNAL OF MATERIALS SCIENCE》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109713104A (zh) * | 2017-10-25 | 2019-05-03 | 隆达电子股份有限公司 | 发光元件、光源模块及背光模块 |
| CN109713104B (zh) * | 2017-10-25 | 2021-02-23 | 隆达电子股份有限公司 | 发光元件、光源模块及背光模块 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120168768A1 (en) | 2012-07-05 |
| TWI462285B (zh) | 2014-11-21 |
| TW201227954A (en) | 2012-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110204412A1 (en) | Method for manufacturing semiconductor light emitting element | |
| JP5130437B2 (ja) | 半導体発光素子及びその製造方法 | |
| US10014436B2 (en) | Method for manufacturing a light emitting element | |
| CN103038901A (zh) | 半导体模板衬底、使用半导体模板衬底的发光元件及其制造方法 | |
| JP2005129896A (ja) | 発光素子 | |
| CN100447948C (zh) | 氮化物半导体外延层的生长方法 | |
| US10096746B2 (en) | Semiconductor element and fabrication method thereof | |
| CN102214557A (zh) | 一种半极性、非极性GaN自支撑衬底的制备方法 | |
| CN101267008A (zh) | 具三族氮化合物半导体缓冲层的光电半导体组件和其制造方法 | |
| US9202878B2 (en) | Gallium nitride based semiconductor device and method of manufacturing the same | |
| KR20110113822A (ko) | 결정 성장용 기판 어셈블리 및 이를 이용한 발광소자의 제조방법 | |
| CN102569365A (zh) | 半导体结构及其制造方法 | |
| KR100705225B1 (ko) | 수직형 발광소자의 제조방법 | |
| US8859305B2 (en) | Light emitting diodes and associated methods of manufacturing | |
| CN102208497B (zh) | 一种硅衬底上半极性、非极性GaN复合衬底的制备方法 | |
| US8486742B2 (en) | Method for manufacturing high efficiency light-emitting diodes | |
| CN102569551A (zh) | 具蚀刻停止层的磊晶结构及其制造方法 | |
| CN105428481A (zh) | 氮化物底层及其制作方法 | |
| CN103137801A (zh) | 在钻石基板上形成的磊晶层结构及其制造方法 | |
| US7446346B2 (en) | Semiconductor substrate for optoelectronic components and method for fabricating it | |
| CN101939853A (zh) | Ⅲ族氮化物半导体发光器件及其制造方法 | |
| CN103426978A (zh) | Led芯片的制造方法 | |
| KR101173985B1 (ko) | 기판 제조 방법 | |
| US8658446B2 (en) | Method for fabricating semiconductor substrate for optoelectronic components | |
| CN103824766A (zh) | 一种硅衬底和将半导体器件与该硅衬底剥离的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120711 |