CN102565479A - 示波器抗扭斜装置 - Google Patents

Abstract

一种示波器抗扭斜装置，其包括：电源接口，振荡器，时钟发生器，第一逻辑元件，第二逻辑元件，第一开关单元，第二开关单元以及多个输出通道。该振荡器用于产生预定频率的具有正弦波形的电信号。该第一开关单元以及该第二开关单元通过控制各自的线路通断产生相应的通断信号，并将该通断信号传递至该第一逻辑元件以及该第二逻辑元件。该第一逻辑元件以及该第二逻辑元件分别用于根据该第一开关单元以及第二开关单元的通断信号生成相应的逻辑信号，并将各自逻辑信号输出至该时钟发生器。该时钟发生器用于依据该第一逻辑元件以及第二逻辑元件的逻辑信号的组合将该电信号的频率增加相应的倍数，并将电信号转换为方波。该多个输出通道用于输出该方波。

Description

示波器抗扭斜装置

技术领域

本发明涉及一种抗扭斜装置，尤其涉及一种示波器抗扭斜装置。

背景技术

示波器是一种测量电压信号动态波形的电子测量仪器，其可以将随时间变化的电压信号转换为随时间变化的曲线，并将该随时间变化的曲线于显示屏上显示。由于示波器的不同通道以及不同探棒不可避免地存在偏差，此偏差可能导致导致不同通道的探棒采集的信号的存在时序偏差，引起信号的扭斜，因此所述示波器在进行信号采集前，为消除不同通道及探棒之间的偏差，使得不同通道的探棒采集信号时的初始时序一致，都需要对所述偏差进行校正，即抗扭斜。

现有示波器一般都具有抗扭斜(deskew)功能，然而所述示波器抗扭斜的校正波形为正弦波，其波形上升时间通常在几微秒左右，这样的时间对于当前越来越高的传输速度来说相对缓慢，抗扭斜的效果不能够令人满意。

发明内容

有鉴于此，有必要提供一种具有较好抗扭斜效果的示波器抗扭斜装置。

一种示波器抗扭斜装置，其包括：一个电源接口，一个振荡器，一个时钟发生器，一个第一逻辑元件，一个第二逻辑元件，一个第一开关单元，一个第二开关单元以及多个输出通道。所述振荡器、所述第一逻辑元件、所述第二逻辑元件以及所述输出通道均与所述时钟发生器相连，所述第一开关单元与所述第一逻辑元件相连，所述第二开关单元与所述第二逻辑元件相连。

所述振荡器用于产生预定频率的具有正弦波形的电信号，并将所述电信号传输至所述时钟发生器。

所述第一开关单元以及所述第二开关单元通过控制各自的线路通断产生相应的通断信号，并分别将所述通断信号传递至所述第一逻辑元件以及所述第二逻辑元件。

所述第一逻辑元件以及所述第二逻辑元件分别用于根据所述第一开关单元以及所述第二开关单元的信号生成相应的逻辑信号，并将各自所述逻辑信号输出至所述时钟发生器。

所述时钟发生器用于依据所述第一逻辑元件以及所述第二逻辑元件的逻辑信号的组合将所述电信号的频率增加相应的倍数，并将正弦波形的电信号转换为方波。

所述多个输出通道分别通过等长的相同的传输线与所述时钟发生器相连，用于分别将所述方波输出。

相对现有技术，所述示波器抗扭斜装置将正弦波形的电信号转换为具有高频率的方波，由于所述方波具有极短的上升时间，因此具有更好的抗扭斜效果；另外，所述示波器抗扭斜装置通过相同长度的传输线分别连接至对应输出通道，因此可以使得不同通道具有相同的初始时序，可以进一步提升抗扭斜的效果。

附图说明

图1是本发明示波器抗扭斜装置的示意图。

主要元件符号说明

示波器抗扭斜装置        100

电源接口                10

振荡器                  20

时钟发生器              30

输出端子                31，32，33

第一逻辑元件            40

第二逻辑元件            50

第一开关单元            60

第二开关单元            70

输出通道                80

普通接口单元            81

第一普通接口            811

第二普通接口       812

SMA接口单元        82

第一SMA接口        821

第二SMA接口        822

SMP接口单元        83

第一SMP接口        831

第二SMP接口        832

终结电阻           R7，R8

传输线             L1，L2，L3，L4，L5，L6

具体实施方式

下面将结合附图对本发明作一具体介绍。

请参阅图1，所示为本发明的示波器抗扭斜装置100的示意图，所述示波器抗扭斜装置100包括一个电源接口10，一个振荡器20，一个时钟发生器30，一个第一逻辑元件40，一个第二逻辑元件50，一个第一开关单元60，一个第二开关单元70以及多个输出通道80。所述振荡器20，所述第一逻辑元件40，所述第二逻辑元件50以及所述输出通道80均与所述时钟发生器30相连，所述第一开关单元60与所述第一逻辑元件40相连，所述第二开关单元70与所述第二逻辑元件相连50。

所述电源接口10用于与一个示波器(图未示)的电源相连并为所述示波器抗扭斜装置100供电。本实施方式中，所述电源接口10为USB(Universal Serial BUS)接口。

所述振荡器20用于产生预定频率的具有正弦波形的电信号，并将所述电信号传输至所述时钟发生器30。

所述第一开关单元60以及所述第二开关单元70通过控制各自的线路通断产生相应的通断信号，并将所述通断信号传递至所述第一逻辑元件40以及所述第二逻辑元件50。

所述第一逻辑元件40以及所述第二逻辑元件50分别用于根据所述第一开关单元60以及所述第二开关单元70的信号生成相应的逻辑信号，并将所述逻辑信号输出至所述时钟发生器30。本实施方式中，如果所述第一开关单元60为连通状态，所述第一逻辑元件40的输出为0，如果所述第一开关单元60为断开状态，所述第一逻辑元件40的输出为1，类似的，如果所述第二开关单元70为连通状态，所述第二逻辑元件50的输出为0，如果所述第二开关单元70为断开状态，所述第二逻辑元件50的输出为1。

所述时钟发生器30依据所述第一逻辑元件40以及所述第二逻辑元件50的逻辑信号的组合将所述电信号的频率增加相应的倍数，并将正弦波形的电信号转换为方波输出。本实施方式中，如果所述第一逻辑元件40以及所述第二逻辑元件50的输出均为0，则所述时钟发生器30将所述电信号的频率增加为原来的4倍；如果所述第一逻辑元件40的输出为0，第二逻辑元件50的输出为1，则所述时钟发生器30将所述电信号的频率增加为原来的5倍；如果所述第一逻辑元件40的输出为1，所述第二逻辑元件50的输出为0，则所述时钟发生器30将所述电信号的频率增加为原来的6倍；如果所述第一逻辑元件40以及所述第二逻辑元件50的输出均为1，所述时钟发生器30将所述电信号的频率增加为原来的8倍。所述时钟发生器30包括三个输出端子31，32，33，所述每一个输出端子31，32，33均可以输出所述方波。可以理解，为增加所述逻辑信号的组合，所述逻辑元件以及对应的开关单元的数量也可以适当增加；同时，所述输出端子不限于三个。

所述输出通道80包括多个一个普通接口单元81，一个SMA(subminiature version A)接口单元82以及一个SMP(subminiature push-on)接口单元83。所述普通接口单元81包括一个第一普通接口811以及一个第二普通接口812，所述第一普通接口811以及所述第二普通接口812用于分别连接普通接口探棒(图未示)，所述第一普通接口811以及所述第二普通接口812通过等长的相同的传输线L1，L2连接至所述输出端子31。所述第一普通接口811以及所述第二普通接口812分别连接一个终结电阻R7，R8，所述终结电阻R7，R8的电阻值均为50欧姆。本实施方式中，所述第一普通接口811以及所述第二普通接口812均为3.5毫米接口。所述SMA接口单元82包括一个第一SMA接口821以及一个第二SMA接口822，所述第一SMA接口821以及所述第二SMA接口822分别用于连接SMA接口探棒(图未示)，所述第一SMA接口821以及所述第二SMA接口822分别经由等长的相同传输线L3，L4连接至所述输出端子32。所述SMP接口单元83包括一个第一SMP接口831以及一个第二SMP接口832，所述第一SMP接口831以及所述第二SMP接口832分别用于连接SMP接口探棒(图未示)，所述第一SMP接口831以及所述第二SMP接口832分别经由等长的相同传输线L5，L6连接至所述传输端子33。本实施方式中，所述传输线L1，L2，L3，L4，L5，L6均相同且具有相同的长度。

所述示波器抗扭斜装置100在工作时，所述振荡器20产生一个一定频率的具有正弦波形的电信号，并将所述电信号传输至所述时钟发生器30；所述第一开关单元60以及所述第二开关单元70通过自身线路的通断控制所述第一逻辑元件40以及所述第二逻辑元件50的输出逻辑信号；所述时钟发生器30接收所述电信号，根据所述第一逻辑元件40以及所述第二逻辑元件50的逻辑信号组合将所述正弦波形的电信号的频率增加一定的倍数，并将所述正弦波形的电信号转换为方波输出，所述时钟发生器30输出的方波可以分别经由所述输出端子31，32，33输出至所述输出通道80；所述方波沿相同长度的相同传输线L1，L2，L3，L4，L5，L6分别到达所述普通接口单元81，所述SMA接口单元82以及所述SMP接口单元83并传输至对应的探棒。

所述示波器抗扭斜装置将正弦波形的电信号转换为具有高频率的方波，由于所述方波具有极短的上升时间(大约500皮秒)，因此具有更好的抗扭斜效果；另外，所述示波器抗扭斜装置通过相同长度的传输线分别连接至对应接口，因此可以使得不同通道具有相同的初始时序，可以进一步提升抗扭斜的效果。

另外，本领域技术人员还可在本发明精神内做其它变化，当然，这些依据本发明精神所做的变化，都应包含在本发明所要求保护的范围之内。

Claims (10)

1.一种示波器抗扭斜装置，其包括：一个电源接口、一个振荡器、一个时钟发生器、一个第一逻辑元件、一个第二逻辑元件、一个第一开关单元、一个第二开关单元以及多个输出通道，所述振荡器、所述第一逻辑元件、所述第二逻辑元件以及所述输出通道均与所述时钟发生器相连，所述第一开关单元与所述第一逻辑元件相连，所述第二开关单元与所述第二逻辑元件相连；

所述振荡器用于产生预定频率的具有正弦波形的电信号，并将所述电信号传输至所述时钟发生器；

所述第一开关单元以及所述第二开关单元通过控制各自的线路通断产生相应的通断信号，并分别将所述通断信号传递至所述第一逻辑元件以及所述第二逻辑元件；

所述第一逻辑元件以及所述第二逻辑元件分别用于根据所述第一开关单元以及所述第二开关单元的信号生成相应的逻辑信号，并将各自所述逻辑信号输出至所述时钟发生器；

所述时钟发生器用于依据所述第一逻辑元件以及所述第二逻辑元件的逻辑信号的组合将所述电信号的频率增加相应的倍数，并将正弦波形的电信号转换为方波；

所述输出通道用于分别将所述方波输出。

2.如权利要求1所述的示波器抗扭斜装置，其特征在于：所述电源接口为USB接口。

3.如权利要求1所述的示波器抗扭斜装置，其特征在于：当所述第一开关单元为连通状态时，所述第一逻辑元件的输出为0，当所述第一开关单元为断开状态时，所述第一逻辑元件的输出为1，当所述第二开关单元为连通状态时，所述第二逻辑元件的输出为0，当所述第二开关单元为断开状态时，所述第二逻辑元件的输出为1。

4.如权利要求3所述的示波器抗扭斜装置，其特征在于：当所述第一逻辑元件以及所述第二逻辑元件的输出均为0时，则所述时钟发生器将所述电信号的频率增加为原来的4倍；当所述第一逻辑元件的输出为0，所述第二逻辑元件的输出为1时，则所述时钟发生器将所述电信号的频率增加为原来的5倍；当所述第一逻辑元件的输出为1，所述第二逻辑元件的输出为0时，则所述时钟发生器将所述电信号的频率增加为原来的6倍；当所述第一逻辑元件以及所述第二逻辑元件的输出均为1，则所述时钟发生器将所述电信号的频率增加为原来的8倍。

5.如权利要求1所述的示波器抗扭斜装置，其特征在于：所述时钟发生器包括三个输出端子，所述每一个输出端子均用于输出所述方波。

6.如权利要求5所述的示波器抗扭斜装置，其特征在于：所述输出通道包括多个一个普通接口单元，一个SMA接口单元以及一个SMP接口单元，所述普接口单元，所述SMA接口单元以及所述SMP接口单元分别与一个所述输出端子相连。

7.如权利要求6所述的示波器抗扭斜装置，其特征在于：所述普通接口单元包括一个第一普通接口以及一个第二普通接口，所述第一普通接口以及所述第二普通接口分别通过等长的相同的传输线连接至对应的所述输出端子。

8.如权利要求7所述的示波器抗扭斜装置，其特征在于：所述第一普通接口以及所述第二普通接口分别连接一个终结电阻，所述终结电阻的电阻值均为50欧姆。

9.如权利要求6所述的示波器抗扭斜装置，其特征在于：所述SMA接口单元包括一个第一SMA接口以及一个第二SMA接口，所述第一SMA接口以及所述第二SMA接口分别经由等长的相同传输线连接至对应的所述输出端子。

10.如权利要求6所述的示波器抗扭斜装置，其特征在于：所述SMP接口单元包括一个第一P接口以及一个第二SMP接口，所述第一SMP接口以及所述第二SMP接口分别经由等长的相同传输线连接至对应的所述传输端子。

Images