CN102544293A - 发光装置及其制造方法、透明导电膜的形成方法及电子设备 - Google Patents

发光装置及其制造方法、透明导电膜的形成方法及电子设备 Download PDF

Info

Publication number
CN102544293A
CN102544293A CN2011104462186A CN201110446218A CN102544293A CN 102544293 A CN102544293 A CN 102544293A CN 2011104462186 A CN2011104462186 A CN 2011104462186A CN 201110446218 A CN201110446218 A CN 201110446218A CN 102544293 A CN102544293 A CN 102544293A
Authority
CN
China
Prior art keywords
gan layer
light
emitting device
layer
nesa coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011104462186A
Other languages
English (en)
Inventor
和泉康治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102544293A publication Critical patent/CN102544293A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供一种发光装置、透明导电膜的形成方法、发光装置的制造方法及电子设备。该发光装置能够改善构成发光区域的半导体层叠结构与形成于其上的透明导电膜之间的紧密接合性，并能够减小这两者之间的接触电阻。在发光装置中，对形成在蓝宝石基板(11)上并形成发光装置的半导体层叠结构的p型GaN层(16)而言，相对于该p型GaN层表面所含有的全部元素的含有率，其碳含有比率为10％～30％，另外，相对于该p型GaN层表面所含有的全部元素的含有率，其氧含有比率为10％～25％，在该p型GaN层(16)上形成有ITO膜(17)。

Description

发光装置及其制造方法、透明导电膜的形成方法及电子设备
技术领域
本发明涉及一种发光装置、透明导电膜的形成方法、发光装置的制造方法及电子设备，特别涉及如何改善透明导电膜与作为其基底的GaN膜之间的接触电阻及紧密接合性。
背景技术
氮化镓类化合物半导体作为用于发光二极管(LED)或半导体激光器(LD)等短波发光装置的半导体材料而被使用，在上述发光装置中，通常使用在基板上层叠氮化镓类化合物半导体薄膜的结构。
在由上述半导体材料构成的LED等发光装置中，为了降低正向电压，需要实现半导体材料与电极层之间的良好的欧姆接触。
在现有技术的LED中，通过在n型氮化物类半导体层上形成包含Ti及Al的电极层，并且在p型氮化物类半导体层上形成包含Ni及Au的电极层，来实现良好的欧姆接触。
但是，目前，在氮化物类半导体层上形成电极层的情况下，由于氮化物类半导体层与金属很难形成合金，所以电极层和氮化物类半导体层的紧密接合性降低。因此，在制造工序中容易引起电极层膜剥落的问题。其结果是，存在很难提高元件的可靠性的技术问题。
因此，在专利文献1等中，对氮化物类半导体元件的形成方法而言，通过对氮化物类半导体层进行热处理，来除去氮化物类半导体层表面的水分等，并清洗氮化物类半导体层的表面，由此，提高氮化物类半导体层与电极层之间的紧密接合性。
该方法能够在氮化物类半导体层与电极层之间实现良好的欧姆接触，另外，能够抑制制造工序过程中的电极层的膜剥落，其结果是，能够提高氮化物类半导体元件的可靠性。
另外，专利文献2中公开了为了在用于氮化镓类化合物半导体的基板上制作高质量的氮化镓类化合物半导体薄膜，通过清洗来去除附着在基板表面的有机物等杂质的技术方案。在此，作为基板，除了一般的蓝宝石之外，也使用SiC、GaN、ZnO、GaAs等。
另外，在专利文献2中公开了在利用这样的清洗方法而被清洁的基板上形成构成发光装置的半导体层叠结构的内容。
图8是表示由氮化镓类化合物半导体构成的发光装置的截面结构。
该发光装置200具有在蓝宝石基板的表面形成GaN层而构成的基板206。该基板206例如先利用溶剂油(ソルベントナフサ)清洗，接着，利用丙酮清洗，再利用异丙醇清洗，最后利用纯水清洗。
另外，上述发光装置200具有包含以下结构的层叠结构：第一包覆层207，其形成于该基板206上并由掺杂有Si的GaN构成；第二包覆层208，其由无掺杂的Al0.05Ga0.95N构成；发光层209，其形成于该第二包覆层208上并由单一量子阱结构构成，该单一量子阱结构由无掺杂的In0.15Ga0.85N构成；中间层210，其由形成于该发光层209上的无掺杂的GaN构成；p型包覆层211，其形成于该中间层210上并由掺杂有Mg的Al0.05Ga0.95N构成。
而且，该发光装置200具有：形成于该层叠结构上并具有镍(Ni)和金(Au)的层叠结构的透光性电极212；形成于该透光性电极212上的p侧电极214；形成于该第一n型包覆层207的露出部分的n侧电极213。
专利文献1：(日本)特开2003-101068号公报
专利文献2：(日本)特开2007-201495号公报
但是，在现有技术的发光装置200的元件结构中，虽然为了使从n侧电极213向层叠结构的发光层209供给的电流密度在发光层的面内均匀而设置上述透光性电极212，但是，在上述发光装置200中，该透光性电极212与其上的p侧电极214之间的紧密接合性和接触电阻、进而透光性电极212与其下侧的半导体层即p型包覆层211之间的紧密接合性和接触电阻都对元件特性带来很大的影响，特别是在谋求降低发光装置的驱动电流方面，特别存在接触面积大的透光性电极212与其下侧的p型包覆层211之间的紧密接合性恶化，透光性电极212容易剥落的问题，还存在由于接触电阻的增大而损害元件特性，不能得到具有良好特性并能够被低电流驱动的发光装置的问题。
发明内容
本发明是为了解决上述技术问题而做出的，其目的在于，得到一种能够减小构成发光区域的半导体层叠结构与形成于其上的透明导电膜之间的接触电阻的发光装置、透明导电膜的形成方法、该发光装置的制造方法及安装有具有上述良好特性并能够被低电流驱动的发光装置的电子设备。
本发明的发光装置具有形成于基板上并由多个III-V族化合物半导体层构成的层叠结构，该发光装置具有：构成该层叠结构的GaN层；形成于该GaN层上的透明导电膜；该GaN层中，相对于存在于其表面的全部元素的比例总和，其表面的碳原子的比例为10％～30％，由此达到上述目的。
本发明的发光装置具有形成于基板上并由多个III-V族化合物半导体层构成的层叠结构，该发光装置具有：构成该层叠结构的GaN层；形成于该GaN层上的透明导电膜；该GaN层中，相对于存在于其表面的全部元素的比例总和，其表面的氧原子的比例为10％～25％，由此达到上述目的。
本发明的发光装置具有形成于基板上并由多个III-V族化合物半导体层构成的层叠结构，该发光装置具有：构成该层叠结构的GaN层；形成于该GaN层上的透明导电膜；该GaN层形成为，其表面粗糙度以作为形态指标的中心线平均粗糙度Ra表示时，处于0.35nm～0.45nm的范围内，由此达到上述目的。
本发明的发光装置具有形成于基板上并由多个III-V族化合物半导体层构成的层叠结构，该发光装置具有：构成该层叠结构的GaN层；形成于该GaN层上的透明导电膜；该GaN层形成为，其表面粗糙度以作为形态指标的均方根粗糙度RMS表示时，处于0.45nm～0.6nm的范围内，由此达到上述目的。
本发明优选的是，在上述发光装置中，所述GaN层是p型GaN层。
本发明优选的是，在上述发光装置中，所述透明导电膜是由氧化铟锡构成的ITO膜。
本发明的透明导电膜的形成方法是在外延生长于基底半导体层上的GaN层上形成透明导电膜的方法，所述透明导电膜的形成方法包括：在该基底半导体层上使该GaN层生长后，对该GaN层进行清洗处理的工序，以满足以下条件中至少一个条件：相对存在于GaN层表面的全部元素的比例总和，该表面的碳原子的比例为10％～30％，或者相对于存在于GaN层表面的全部元素的比例总和，该表面的氧原子的比例为10％～25％；在该清洗处理后，干燥该GaN层的工序，由此达到上述目的。
本发明优选的是，在上述透明导电膜的形成方法中，包含：在外延生长所述GaN层后，对该GaN层进行退火处理的工序。
本发明优选的是，在上述透明导电膜的形成方法中，干燥所述GaN层的工序是通过对该GaN层吹送大气中的N2而对其进行干燥的工序。
本发明优选的是，在上述透明导电膜的形成方法中，干燥所述GaN层的工序是利用异丙醇对该GaN层进行干燥的工序。
本发明的透明导电膜的形成方法是在外延生长于基底半导体层上的GaN层上形成透明导电膜的方法，所述透明导电膜的形成方法的特征在于，包括：在该基底半导体层上生长该GaN层后，对该GaN层进行清洗处理的工序，以满足以下条件中至少一个条件：使GaN的表面粗糙度以作为形态指标的中心线平均粗糙度Ra表示时处于0.35nm～0.45nm的范围内，或者使表面粗糙度以作为形态指标的均方根粗糙度RMS表示时处于0.45nm～0.6nm的范围内；在该清洗处理后，干燥该GaN层的工序，由此达到上述目的。
本发明的发光装置的制造方法是利用III-V族化合物半导体制造发光装置的方法，该发光装置的制造方法包括：在绝缘性基板上形成III-V族化合物半导体层的工序；在该III-V族化合物半导体层上形成元件结构的工序，该元件结构构成该发光装置并由多个III-V族化合物半导体层构成；在该元件结构上形成透明电极膜的工序；形成该元件结构的工序包括：在基底半导体层上使GaN层外延生长的工序；对该外延生长的GaN层进行清洗处理的工序，并使该外延生长的GaN层满足以下条件中至少一个条件：相对于存在于其表面的全部元素的比例总和，该表面的碳原子的比例为10％～30％，或者相对于存在于其表面的全部元素的比例总和，该表面的氧原子的比例为10％～25％；该清洗处理后，干燥该GaN层的工序，由此达到上述目的。
本发明的发光装置的制造方法是利用III-V族化合物半导体制造发光装置的方法，该发光装置的制造方法包括：在绝缘性基板上形成III-V族化合物半导体层的工序；在该III-V族化合物半导体层上形成元件结构的工序，该元件结构构成该发光装置并由多个III-V族化合物半导体层构成；在该元件结构上形成透明电极膜的工序；形成该元件结构的工序包括：在基底半导体层上使GaN层外延生长的工序；对该外延生长的GaN层进行清洗处理的工序，使该外延生长的GaN层满足以下条件中至少一个条件：其表面粗糙度以作为形态指标的中心线平均粗糙度Ra表示时处于0.35nm～0.45nm的范围内，或者其表面粗糙度以作为形态指标的均方根粗糙度RMS表示时处于0.45nm～0.6nm的范围内；该清洗处理后，干燥该GaN层的工序，由此达到上述目的。
本发明优选的是，在上述发光装置的制造方法中，包含：在外延生长所述GaN层后，对该GaN层进行退火处理的工序。
本发明优选的是，在上述发光装置的制造方法中，干燥所述GaN层的工序是通过对该GaN层吹送大气中的N2而对其进行干燥的工序。
本发明优选的是，在上述发光装置的制造方法中，干燥所述GaN层的工序是利用异丙醇对该GaN层进行干燥的工序。
本发明的电子设备具备光源，该光源包含上述本发明的发光装置，由此达到上述目的。
接着，对本发明的作用进行说明。
在本发明中，发光装置具有：构成包含发光区域的层叠结构的GaN层、形成于该GaN层上的透明导电膜，因为该GaN层形成为相对于存在于其表面的全部元素的比例总和，其表面的碳原子的比例为10％～30％，或者相对于存在于其表面的全部元素的比例总和，其表面的氧原子的比例为10％～25％，所以能够减小构成发光区域的半导体层叠结构与形成于其上的透明导电膜之间的接触电阻。
另外，在本发明中，因为在基底半导体层上生长该GaN层后，对该GaN层进行清洗处理，使其满足以下条件中至少任一个条件：相对于存在于其表面的全部元素的比例总和，其表面的碳原子的比例为10％～30％，或者相对于存在于其表面的全部元素的比例总和，其表面的氧原子的比例为10％～25％，所以能够减小构成发光区域的半导体层叠结构与形成于其上的透明导电膜之间的接触电阻。
而且，在本发明中，因为在比沸点低的低温下利用有机清洗对GaN进行清洗处理，所以能够防止碳氢化合物粘着在GaN层的清洗面。
另外，由于利用酸、碱、有机溶剂清洗GaN表面，因此能够配置规定量的碳、氧的量。
如上所述，根据本发明，能够得到能够减小构成发光区域的半导体层叠结构与形成于其上的透明导电膜之间的接触电阻的发光装置、透明导电膜的形成方法、该发光装置的制造方法及搭载有具有上述良好特性并能够被低电流驱动的发光装置的电子设备。
附图说明
图1是说明本发明的第一实施方式的发光装置的图，表示该发光装置的剖面结构。
图2是说明用于制造本发明的第一实施方式的发光装置的清洗装置的示意图，表示该清洗装置的简略结构。
图3是说明制造本发明的第一实施方式的发光装置过程中清洗处理的图，表示生长透明导电膜之前作为清洗对象的半导体层叠结构。
图4是说明制造本发明的第一实施方式的发光装置过程中的清洗处理顺序的图，表示作为形成透明导电膜的基底层的p型GaN层的生长及其后的处理的处理顺序。
图5是说明本发明的第一实施方式的发光装置的特性的图，图5表示相对于作为透明导电膜的基底层的p型GaN层表面的碳浓度及氧浓度的接触电阻相对值。
图6是说明本发明的第一实施方式的发光装置特性的图，表示相对于作为透明导电膜的基底层的p型GaN层的表面状态(形态指标RMS[nm]，形态指标Ra[nm])的接触电阻相对值。
图7是说明将使用第一实施方式的发光装置作为光源的照明装置作为本发明的第二实施方式的图，表示利用模制树脂封装发光装置的灯的结构。
图8是说明专利文献2公开的发光装置的结构的图。
附图标记说明
10半导体发光元件
10a灯
11蓝宝石基板(绝缘性基板)
12 AlN膜
13无掺杂GaN层
14 n型GaN层
15多重量子阱层
15a GaN层(势垒层)
15b InGaN层(阱层)
16 p型GaN层
17透明导电膜(ITO膜)
18a下部电极
18b上部电极
100清洗装置
100a壳体
100b盖部件
101清洗槽
102a清洗液供给管
102b清洗液排出管
102c排出口
103盒体
F1、F2框架部件
Rm模制树脂
W1、W2焊线
Wf晶片
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
(第一实施方式)
图1是说明本发明的第一实施方式的发光装置的图，并表示该发光装置的剖面结构。
该第一实施方式的发光装置(以下，称为半导体发光元件)10具有：蓝宝石基板(绝缘性基板)11；AlN膜12，其作为缓和晶格失配的缓冲层而形成于该蓝宝石基板11上；形成于该AlN膜12上的无掺杂GaN层13。
该半导体发光元件10具有形成于该无掺杂GaN层13上的层叠结构，该层叠结构的结构为：在n型GaN层14上层叠有p型GaN层16，并在n型GaN层14和p型GaN层16之间存在作为发光区域的多重量子阱层15。
该多重量子阱层15的结构为作为势垒层的GaN层15a和作为阱层的InGaN层15b交互层叠。
在此，对该p型GaN层16而言，利用其生长后的清洗处理对其进行调整，使其表面的碳浓度在10％～30％的范围内，或者使其表面的氧浓度在10％～25％的范围内。需要说明的是，从p型GaN层的表面到3～4μm左右深度的范围内测定上述氧浓度及碳浓度。
在此，碳浓度及氧浓度分别表示在上述p型GaN层16中含有的各种元素，具体地说，实质上是Ga、Mg、O、C的含量(原子个数)的总和为百分之百时的碳元素及氧元素的含有比率。使用XPS法(X射线光电子分光分析法)计算该含有比率。对该XPS法而言，通过在超高真空下向材料表面照射X射线，利用光电效应使光电子从表面向真空中释放，通过观测该光电子的动能，从而得到关于元素组成的情况。具体地说，基于光电子的能谱的解析结果，能够识别物质表面存在的元素或者进行该元素的定量分析。另外，由于同时使用离子蚀刻，也能够进行深度方向的分析。
在按上述方法调整了上述表面的氧和碳的含有比率的p型GaN层16的整个面上形成有具有导电性的透明膜(透明导电膜)17。使用由氧化铟锡构成的ITO膜作为该透明导电膜。该透明导电膜17以使其上形成的电极的电流密度均匀地分布在p型GaN层16的面内的方式形成在该p型GaN层16上。
另外，在所述ITO膜17上配置有上部电极18b，在n型GaN层14的除去ITO膜17、p型GaN层16及多重量子阱层15的露出部分形成有下部电极18a。上述上部电极18b及下部电极18a具有在Ni层上隔着Pt层形成Au层的层叠结构。但是，上述电极的结构也可以是在Cr层上形成有Au层的层叠结构，或者是在Ni层上层叠有Au层的层叠结构。
接着，对本第一实施方式的发光装置的制造方法进行说明。
首先，通过溅射处理在蓝宝石基板11上形成厚度例如为300埃左右的AlN膜12作为缓冲层。
接着，通过MOCVD处理在该AlN膜12形成厚度为6～7μm左右的无掺杂GaN层。之后，在该无掺杂GaN层13上通过外延生长顺次形成有n型GaN层14、作为发光层的多重量子阱层15及p型GaN层。在此，作为势垒层的GaN层15a和作为阱层的InGaN层15b交互层叠而形成多重量子阱层15。
接着，清洗p型GaN层16的表面，接下来在该p型GaN层16上形成ITO膜17。
之后，在该ITO膜17形成上部电极18b，并且在选择性地除去该ITO膜17、该p型GaN层16及多重量子阱层15而露出的上述n型GaN层上形成下部电极18a。
以下，对清洗上述p型GaN层的处理进行详细的说明。
首先，简单地对该清洗装置进行说明。
图2是大致表示用于该清洗处理的清洗装置结构的示意图。
该清洗装置100具有：用于进行清洗处理的清洗槽101；收纳该清洗槽101的壳体100a；从该壳体的外部向清洗槽101供给作为清洗液的药液或纯水的清洗液供给管102a；排出该壳体100a内的清洗槽101中使用的清洗液的清洗液排出管102b；用于收纳晶片Wf并将收纳的晶片Wf浸泡在上述清洗槽101内的盒体103。另外，在该壳体100a的上面安装有防止清洗液飞散的盖部件100b，另外，在壳体100a的下面设置有用于将从该清洗槽101溢出的清洗液F排出的排出口102c。
接着，对从形成p型GaN层16的工序到清洗该p型GaN层的工序的处理进行说明，其中，p型GaN层16构成配置于蓝宝石基板上的层叠结构。
图3是说明制造本发明的第一实施方式的发光装置过程中清洗处理的图，表示生长透明导电膜前作为清洗对象的半导体层叠结构。
图4是说明制造本发明的第一实施方式的发光装置过程中清洗处理顺序的图，表示作为透明导电膜的基底层的p型GaN层的生长及其后的处理的处理顺序。
如上所述，在作为上述层叠结构的基底层的无掺杂GaN层13上依次外延生长n型GaN层14、多重量子阱层15及p型GaN层16(步骤S1)，之后，对该p型GaN层16进行退火处理(步骤S2)。
接着，对该p型GaN层16进行清洗处理(步骤S3)。使用如图2所示的清洗装置100进行该清洗处理。
具体地说，例如，向如图2所示的清洗装置的清洗槽101供给作为清洗液的规定浓度的氢氟酸液体，并从该清洗槽101以稍微溢出的方式排出供给到清洗槽101的氢氟酸液体。在该状态下，将清洗槽101内的氢氟酸液体的温度保持在规定温度，并且如图3所示，形成有半导体层叠结构的蓝宝石基板(晶片)11收纳在盒体103内，通过在该清洗槽101内的氢氟酸液体中浸泡规定时间而对p型GaN层16的表面进行清洗处理。
如上所述，在利用氢氟酸液体清洗p型GaN层16的表面后，对p型GaN层16的表面进行用于冲洗氢氟酸液体的水洗处理，进而进行干燥处理。
该干燥处理是使用上述有机溶剂的IPA干燥(即，使用异丙醇的干燥)或吹送N2干燥(大气干燥)等干燥处理。
图5是说明本发明的第一实施方式的发光装置特性的图，图5表示相对于作为透明导电膜基底层的p型GaN层的表面的碳浓度及氧浓度的接触电阻相对值。在此，粗线表示相对于碳浓度的接触电阻相对值，细线表示相对于氧浓度的接触电阻相对值。
从图5可知，当着眼于该p型GaN层表面的碳浓度时，在该碳浓度为25％附近，构成发光区域的半导体层叠结构与形成于其上的透明导电膜17(ITO膜)的接触电阻为最小值。需要说明的是，接触电阻相对值是该最小值为“1”时的倍率。
而且，当该碳浓度在10％～30％的范围内时，接触电阻相对值是最小值“1”的四倍左右的值，当碳浓度在该范围内，实际的电阻值的大小被抑制到该最小值(基准值×1E-2)的十倍以内(基准值×1E-1)的大小。
另外，当着眼于该p型GaN层表面的氧浓度时，在该氧浓度为20％附近，构成发光区域的半导体层叠结构与形成于其上的透明导电膜17(ITO膜)的接触电阻为最小值。需要说明的是，接触电阻相对值是该最小值为“1”时的倍率。
而且，当该氧浓度在10％～25％的范围内时，接触电阻相对值是最小值“1”的四倍左右的值，当氧浓度在该范围内，实际的电阻值的大小被抑制到该最小值(基准值×1E-2)的十倍以内(基准值×1E-1)的大小。
由此，由于p型GaN层表面的碳浓度是10％～30％范围内的浓度，因此能够将着眼于碳浓度时的实际的电阻值抑制到该最小值(基准值×1E-2)的十倍(基准值×1E-1)以内。另外，由于p型GaN层表面的氧浓度是10％～25％范围内的浓度，因此能够将着眼于氧浓度时的实际的电阻值抑制到该最小值(基准值×1E-2)的十倍(基准值×1E-1)以内。
另外，图6是说明本发明的第一实施方式的发光装置的特性的图，表示相对于作为透明导电膜的基底层的p型GaN层的表面状态(形态指标RMS[nm]、形态指标Ra[nm])的接触电阻相对值。
在此，RMS(均方根粗糙度)是用平方根表示从平均线到测定曲线的偏差的平方的平均值的值。例如，当测定曲线表示从测定点A到测定点B的脊线的起伏时，平均线是表示该脊线的平均高度水平的直线。另外，将粗糙度曲线从中心线折回，由该粗糙度曲线和中心线所包围的面积除以长度L而得到的值表示为Ra(中心线平均粗糙度)的值。在此，L是作为测定对象的部分的长度，中心线是表示粗糙度曲线的凸起的面积的平均水平的直线。
从图6可知，当着眼于该p型GaN层表面的RMS(均方根粗糙度)时，在该RMS为0.55nm附近，构成发光区域的半导体层叠结构与形成于其上的透明导电膜17(ITO膜)的接触电阻为最小值。需要说明的是，接触电阻相对值是该最小值为“1”时的倍率。
而且，当该RMS在0.45nm～0.6nm的范围内时，接触电阻相对值是最小值“1”的四倍左右的值，当RMS在该范围内，实际的电阻值的大小被抑制到该最小值(基准值×1E-2)的十倍以内(基准值×1E-1)的大小。
另外，当着眼于该p型GaN层表面的Ra(中心线平均粗糙度)时，在该Ra为0.40nm附近，构成发光区域的半导体层叠结构与形成于其上的透明导电膜17(ITO膜)的接触电阻为最小值。需要说明的是，接触电阻相对值是该最小值为“1”时的倍率。
而且，当Ra在0.35nm～0.45nm的范围内时，接触电阻相对值是最小值“1”的四倍左右的值，当Ra在该范围内，实际的电阻值的大小被抑制到该最小值(基准值×1E-2)的十倍以内(基准值×1E-1)的大小。
由此，由于p型GaN层表面的RMS是0.45nm～0.6nm范围内的值，所以能够将着眼于RMS时的实际的电阻值抑制在该最小值(基准值×1E-2)的十倍(基准值×1E-1)以内。另外，由于p型GaN层表面的Ra是0.35nm～0.45nm范围内的值，所以能够将着眼于Ra时的实际的电阻值抑制在该最小值(基准值×1E-2)的十倍(基准值×1E-1)以内。
因此，由于形成于蓝宝石基板11上并形成有发光装置的半导体层叠结构的p型GaN层16形成为相对于该p型GaN层表面所含有的全部元素的含有率，其碳含有比率为10％～30％，或者，相对于该p型GaN层表面所含有的全部元素的含有率，其氧含有比率为15％～25％，因此，能够减小构成发光区域的半导体层叠结构与形成于其上的透明导电膜17(ITO膜)之间的接触电阻，从而能够提供具有良好特性并能够被低电流驱动的发光装置10。
另外，由于形成于蓝宝石基板11上并形成有发光装置的半导体层叠结构的p型GaN层16形成为其表面形态处于Ra为0.35nm～0.45nm的范围内，或者处于RMS为0.45nm～0.6nm的范围内，因此，能够减小构成发光区域的半导体层叠结构和形成于其上的透明导电膜(ITO膜)17之间的接触电阻，从而能够提供具有良好特性并能够被低电流驱动的发光装置10。
在上述本实施方式中，具有构成包含发光区域的层叠结构的p型GaN层16、形成于该GaN层上的ITO膜17，因为该GaN层16构成为相对于存在于其表面的全部元素的比例总和，其表面的碳原子的比例为10％～30％，或者相对于存在于其表面的全部元素的比例总和，其表面的氧原子的比例为10％～25％，所以能够减小构成发光区域的半导体层叠结构(最上层的p型GaN层16)与形成于其上的透明导电膜(ITO膜)17之间的接触电阻。
另外，因为在作为基底半导体层的多重量子阱层15上生长该p型GaN层16后，对该GaN层进行清洗处理，使其满足以下条件中至少一个条件：相对于存在于其表面的全部元素的比例总和，其表面的碳原子的比例为10％～30％，或者相对于存在于其表面的全部元素的比例总和，其表面的氧原子的比例为10％～25％，所以能够减小构成发光区域的p型GaN层16与形成于其上的ITO膜17之间的接触电阻。
另外，在本实施方式中，因为在比沸点低的低温下利用有机清洗对p型GaN层17进行清洗处理，所以能够防止碳氢化合物粘着在p型GaN层的清洗面上。
由此，利用酸、碱、有机溶剂清洗p型GaN层的表面，从而能够在p型GaN层的表面存留规定量的碳和氧。
而且，在本实施方式中，具有构成包含发光区域的层叠结构的p型GaN层16、形成于该GaN层上的ITO膜17，因为该p型GaN层构成为其表面的RMS(均方根粗糙度)是0.45nm～0.6nm范围内的值，或者其表面的Ra(中心线平均粗糙度)是0.35nm～0.45nm范围内的值，所以能够减小构成发光区域的半导体层叠结构(最上层的p型GaN层16)与形成于其上的透明导电膜(ITO膜)17之间的接触电阻。
另外，因为在作为基底半导体层的多重量子阱层15上生长该p型GaN层16后，对该GaN层进行清洗处理，使其满足以下条件中至少任意一个条件：其表面的RMS(均方根粗糙度)是0.45nm～0.6nm范围内的值，或者其表面的Ra(中心线平均粗糙度)是0.35nm～0.45nm范围内的值，所以能够减小构成发光区域的p型GaN层16与形成于其上的ITO膜17之间的接触电阻。
需要说明的是，在上述第一实施方式中，虽然用p型GaN层表示作为形成ITO膜的基底的半导体层，但是也可以用n型GaN层表示。
另外，在上述第一实施方式中，虽然没有特别说明，但是，以下，对使用上述第一实施方式的发光装置作为光源的照明装置等的电子设备进行简单说明。
(第二实施方式)
图7是说明将使用第一实施方式的发光装置作为光源的照明装置作为本发明的第二实施方式的图，表示利用模制树脂封装发光装置的灯的结构。
该灯10a具有兼作一对电极的框架部件F1及F2，在一个框架部件F1上固定有上述第一实施方式的发光装置10，该发光装置10的上部电极18b通过焊线W1与该框架部件F1连接，另外，发光装置10的下部电极18a通过焊线W2与另一个框架部件F2连接。利用树脂Rm覆盖上述框架部件及整个发光装置10，从而形成模制封装。
由此，虽然使用本发明优选的实施方式对本发明进行举例说明，但是，本发明不限定于上述实施方式。本发明可以理解为仅利用权利要求对本发明的范围进行说明。也可以理解为，对本领域技术人员而言，基于本发明的记载及技术常识，能够从本发明的具体的优选的实施方式的记载中得到等同的技术范围。本说明书所引用的专利文献可以理解为，其内容本身具体而言与本说明书所记载的该部分内容同样地，其内容作为供本说明书参考而援引。
本发明在发光装置、透明导电膜的形成方法、发光装置的制造方法及电子设备的领域中，能够得到改善构成发光区域的半导体层叠结构与形成于其上的透明导电膜之间的紧密接合性并且能够减小两者间的接触电阻的发光装置、透明导电膜的形成方法、该发光装置的制造方法及搭载有具有良好特性并能够被低电流驱动的发光装置的电子设备。

Claims (17)

1.一种发光装置，其具有形成于基板上并由多个III-V族化合物半导体层构成的层叠结构，该发光装置的特征在于，具有：
构成该层叠结构的GaN层；
形成于该GaN层上的透明导电膜；
该GaN层中，相对于存在于其表面的全部元素的比例总和，其表面的碳原子的比例为10％～30％。
2.一种发光装置，其具有形成于基板上并由多个III-V族化合物半导体层构成的层叠结构，该发光装置的特征在于，具有：
构成该层叠结构的GaN层；
形成于该GaN层上的透明导电膜；
该GaN层中，相对于存在于其表面的全部元素的比例总和，其表面的氧原子的比例为10％～25％。
3.一种发光装置，其具有形成于基板上并由多个III-V族化合物半导体层构成的层叠结构，该发光装置的特征在于，具有：
构成该层叠结构的GaN层；
形成于该GaN层上的透明导电膜；
该GaN层形成为，其表面粗糙度以作为形态指标的中心线平均粗糙度Ra表示时，处于0.35nm～0.45nm的范围内。
4.一种发光装置，其具有形成于基板上并由多个III-V族化合物半导体层构成的层叠结构，该发光装置的特征在于，具有：
构成该层叠结构的GaN层；
形成于该GaN层上的透明导电膜；
该GaN层形成为，其表面粗糙度以作为形态指标的均方根粗糙度RMS表示时，处于0.45nm～0.6nm的范围内。
5.如权利要求1至4中任一项所述的发光装置，其特征在于，所述GaN层是p型GaN层。
6.如权利要求1至4中任一项所述的发光装置，其特征在于，所述透明导电膜是由氧化铟锡构成的ITO膜。
7.一种透明导电膜的形成方法，其是在外延生长于基底半导体层上的GaN层上形成透明导电膜的方法，所述透明导电膜的形成方法的特征在于，包括：
在该基底半导体层上使该GaN层生长后，对该GaN层进行清洗处理的工序，以满足以下条件中至少一个条件：相对存在于GaN层表面的全部元素的比例总和，该表面的碳原子的比例为10％～30％，或者相对于存在于GaN层表面的全部元素的比例总和，该表面的氧原子的比例为10％～25％；
在该清洗处理后，干燥该GaN层的工序。
8.如权利要求7所述的透明导电膜的形成方法，其特征在于，包含：在外延生长所述GaN层后，对该GaN层进行退火处理的工序。
9.如权利要求8所述的透明导电膜的形成方法，其特征在于，
干燥所述GaN层的工序是通过对该GaN层吹送大气中的N2而对其进行干燥的工序。
10.如权利要求8所述的透明导电膜的形成方法，其特征在于，
干燥所述GaN层的工序是利用异丙醇对该GaN层进行干燥的工序。
11.一种透明导电膜的形成方法，其是在外延生长于基底半导体层上的GaN层上形成透明导电膜的方法，所述透明导电膜的形成方法的特征在于，包括：
在该基底半导体层上生长该GaN层后，对该GaN层进行清洗处理的工序，以满足以下条件中至少一个条件：使GaN的表面粗糙度以作为形态指标的中心线平均粗糙度Ra表示时处于0.35nm～0.45nm的范围内，或者使表面粗糙度以作为形态指标的均方根粗糙度RMS表示时处于0.45nm～0.6nm的范围内；
在该清洗处理后，干燥该GaN层的工序。
12.一种发光装置的制造方法，是利用III-V族化合物半导体制造发光装置的方法，该发光装置的制造方法的特征在于，包括：
在绝缘性基板上形成III-V族化合物半导体层的工序；
在该III-V族化合物半导体层上形成元件结构的工序，该元件结构构成该发光装置并由多个III-V族化合物半导体层构成；
在该元件结构上形成透明电极膜的工序；
形成该元件结构的工序包括：
在基底半导体层上使GaN层外延生长的工序；
对该外延生长的GaN层进行清洗处理的工序，使该外延生长的GaN层满足以下条件中至少一个条件：相对于存在于其表面的全部元素的比例总和，该表面的碳原子的比例为10％～30％，或者相对于存在于其表面的全部元素的比例总和，该表面的氧原子的比例为10％～25％；
该清洗处理后，干燥该GaN层的工序。
13.一种发光装置的制造方法，其是利用III-V族化合物半导体制造发光装置的方法，该发光装置的制造方法的特征在于，包括：
在绝缘性基板上形成III-V族化合物半导体层的工序；
在该III-V族化合物半导体层上形成元件结构的工序，该元件结构构成该发光装置并由多个III-V族化合物半导体层构成；
在该元件结构上形成透明电极膜的工序；
形成该元件结构的工序包括：
在基底半导体层上使GaN层外延生长的工序；
对该外延生长的GaN层进行清洗处理的工序，使该外延生长的GaN层满足以下条件中至少一个条件：其表面粗糙度以作为形态指标的中心线平均粗糙度Ra表示时处于0.35nm～0.45nm的范围内，或者其表面粗糙度以作为形态指标的均方根粗糙度RMS表示时处于0.45nm～0.6nm的范围内；
该清洗处理后，干燥该GaN层的工序。
14.如权利要求12或13所述的发光装置的制造方法，其特征在于，包含：
在使所述GaN层外延生长后，对该GaN层进行退火处理的工序。
15.如权利要求14所述的发光装置的制造方法，其特征在于，
干燥所述GaN层的工序是通过对该GaN层吹送大气中的N2而对其进行干燥的工序。
16.如权利要求14所述的发光装置的制造方法，其特征在于，干燥所述GaN层的工序是利用异丙醇对该GaN层进行干燥的工序。
17.一种电子设备，其具备光源，该电子设备的特征在于，
该光源包含权利要求1至4中任一项的发光装置。
CN2011104462186A 2010-12-28 2011-12-28 发光装置及其制造方法、透明导电膜的形成方法及电子设备 Pending CN102544293A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010294312A JP2012142444A (ja) 2010-12-28 2010-12-28 発光デバイス、透明導電膜の形成方法、発光デバイスの製造方法および電気機器
JP2010-294312 2010-12-28

Publications (1)

Publication Number Publication Date
CN102544293A true CN102544293A (zh) 2012-07-04

Family

ID=46350721

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011104462186A Pending CN102544293A (zh) 2010-12-28 2011-12-28 发光装置及其制造方法、透明导电膜的形成方法及电子设备

Country Status (4)

Country Link
JP (1) JP2012142444A (zh)
KR (1) KR20120075365A (zh)
CN (1) CN102544293A (zh)
TW (1) TW201234647A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016006298A1 (ja) 2014-07-07 2017-04-27 ソニー株式会社 半導体光デバイス
CN114188451B (zh) * 2021-11-18 2023-05-12 重庆康佳光电技术研究院有限公司 一种发光芯片、制作方法以及显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101068A (ja) * 2001-09-25 2003-04-04 Sanyo Electric Co Ltd 窒化物系半導体素子の形成方法
CN1677698A (zh) * 2004-03-30 2005-10-05 晶元光电股份有限公司 高效率氮化物系发光元件
US20050224816A1 (en) * 2004-03-30 2005-10-13 Kim Sun W Nitride based semiconductor having improved external quantum efficiency and fabrication method thereof
CN1227748C (zh) * 1996-08-13 2005-11-16 西门子公司 一种光发射和/或接收的半导体本体的制作方法
CN1894807A (zh) * 2003-12-18 2007-01-10 罗姆股份有限公司 半导体发光元件及其制造方法
WO2007013257A1 (ja) * 2005-07-29 2007-02-01 Matsushita Electric Industrial Co., Ltd. 窒化物系半導体素子
CN100337308C (zh) * 2002-05-13 2007-09-12 住友电气工业株式会社 GaN单晶基底、氮化物类半导体外延生长基底、氮化物类半导体器件及其生产方法
CN101840964A (zh) * 2009-03-18 2010-09-22 中国科学院半导体研究所 低阻p-GaN欧姆接触电极制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1227748C (zh) * 1996-08-13 2005-11-16 西门子公司 一种光发射和/或接收的半导体本体的制作方法
JP2003101068A (ja) * 2001-09-25 2003-04-04 Sanyo Electric Co Ltd 窒化物系半導体素子の形成方法
CN100337308C (zh) * 2002-05-13 2007-09-12 住友电气工业株式会社 GaN单晶基底、氮化物类半导体外延生长基底、氮化物类半导体器件及其生产方法
CN1894807A (zh) * 2003-12-18 2007-01-10 罗姆股份有限公司 半导体发光元件及其制造方法
CN1677698A (zh) * 2004-03-30 2005-10-05 晶元光电股份有限公司 高效率氮化物系发光元件
US20050224816A1 (en) * 2004-03-30 2005-10-13 Kim Sun W Nitride based semiconductor having improved external quantum efficiency and fabrication method thereof
WO2007013257A1 (ja) * 2005-07-29 2007-02-01 Matsushita Electric Industrial Co., Ltd. 窒化物系半導体素子
CN101840964A (zh) * 2009-03-18 2010-09-22 中国科学院半导体研究所 低阻p-GaN欧姆接触电极制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
刘北平: "GaN的刻蚀、P型欧姆接触以及LED的研究", 《中国优秀博硕士学位论文全文数据库 (硕士) 信息科技辑》, no. 2, 15 February 2007 (2007-02-15), pages 135 - 44 *
薛松等: "p型GaN材料的表面物理特性", 《半导体学报》, vol. 24, no. 12, 31 December 2003 (2003-12-31) *

Also Published As

Publication number Publication date
KR20120075365A (ko) 2012-07-06
TW201234647A (en) 2012-08-16
JP2012142444A (ja) 2012-07-26

Similar Documents

Publication Publication Date Title
JP6917417B2 (ja) 光電素子及びその製造方法
CN103022305B (zh) 发光装置
KR101449030B1 (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
TW201103164A (en) Semiconductor optoelectronic structure of increased light extraction efficiency and fabricated thereof
WO2011066038A1 (en) Led with improved injection efficiency
KR101257572B1 (ko) 반도체 발광 소자
US20110108798A1 (en) Light-emitting element and a production method therefor
US20110155997A1 (en) Vertical Light emitting diode and manufacturing method of the same
CN101969089A (zh) 一种具有电流阻挡层氮化镓基发光二极管的制作方法
JP2007042898A (ja) Ｐ型窒化ガリウム系化合物半導体の製造方法と窒化ガリウム系化合物半導体素子
JP2005244201A (ja) 半導体発光素子及びその製造方法
JP2009049371A (ja) 窒化物系化合物半導体発光素子およびその製造方法
KR20090115322A (ko) 그룹 3족 질화물계 반도체 소자
JP2011151086A (ja) 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法
KR20090105462A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
CN102544293A (zh) 发光装置及其制造方法、透明导电膜的形成方法及电子设备
KR20140017432A (ko) 금속입자층 형성 방법 및 이를 이용하여 제조된 발광소자
KR101480551B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
KR101459770B1 (ko) 그룹 3족 질화물계 반도체 소자
CN102623579A (zh) 半导体发光芯片制造方法
CN1452256A (zh) 第ⅲ族元素氮化物半导体元件的生产方法
Tamura et al. InGaN‐based light‐emitting diodes fabricated with transparent Ga‐doped ZnO as ohmic p‐contact
US9105763B2 (en) Light emitting diode chip and manufacturing method thereof
KR101360882B1 (ko) 질화물 반도체 소자 및 그 제조방법
JP2020537360A (ja) 電子及び光電子デバイスのための窒化アルミニウム基板の電気化学的除去

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120704