CN102544194A - 含扩散缓冲层的新a p d制造方法 - Google Patents

含扩散缓冲层的新a p d制造方法 Download PDF

Info

Publication number
CN102544194A
CN102544194A CN201010617670XA CN201010617670A CN102544194A CN 102544194 A CN102544194 A CN 102544194A CN 201010617670X A CN201010617670X A CN 201010617670XA CN 201010617670 A CN201010617670 A CN 201010617670A CN 102544194 A CN102544194 A CN 102544194A
Authority
CN
China
Prior art keywords
layer
semiconductor layer
thin semiconductor
type
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010617670XA
Other languages
English (en)
Inventor
林蔚
王永升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LIANYA PHOTOELECTRIC INDUSTRY Co Ltd
Original Assignee
LIANYA PHOTOELECTRIC INDUSTRY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LIANYA PHOTOELECTRIC INDUSTRY Co Ltd filed Critical LIANYA PHOTOELECTRIC INDUSTRY Co Ltd
Priority to CN201010617670XA priority Critical patent/CN102544194A/zh
Publication of CN102544194A publication Critical patent/CN102544194A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Light Receiving Elements (AREA)

Abstract

本发明有关一种含扩散缓冲层的新APD(Avalanche Pho to Diodes)制造方法，该APD的基本晶膜结构包含N型基板、N型缓冲层、i型光吸收层、i型渐变层、N型场控层、i型光倍增层、i型金属接触层所组成，其中本发明于未扩散的i型金属接触层上方成长二元(磷化铟InP)或四元(砷磷化铟镓InGaAsP)薄半导体层，经黄光制程开孔后将部分薄半导体层材料蚀刻掉，由于i型金属接触层上方部分含有薄半导体层，使开孔后欲进行P型扩散材料与厚度不同，进而于基本晶膜内形成扩散深度不一的效果，使之减少至少一次的芯片整体制作流程，藉以节省成本与提高良率。

Description

含扩散缓冲层的新A P D制造方法
技术领域
本发明有关一种含扩散缓冲层的新雪崩光电二极管(A P D，Avalanche Photo Diodes)制造方法，主要提供A P D的制程，藉由其结构改良来减少作业程序，进而得以节省成本，以符合其产业利用性。 
背景技术
目前所知的A P D芯片制程，[请参阅图1]该制程首先必须建构一所需的芯片晶膜结构1，并于上方设置光掩膜2，[请参阅图2]在半导体区进行第一次黄光扩散技术，达到该区域所须的深度后结束此步骤，[请参阅图3]再让扩散深度需为较深的区域进行第二次黄光扩散技术，亦在达到必须的深度后结束此步骤，藉以形成扩散深度不一的芯片制程，[请参阅图4]而在芯片晶膜结构1上下表层分别完成后续加工制程后便可完成一A P D芯片，[请参阅图5]此制程所完成的芯片，其产生的光电流(位于上方的曲线)在电压初期皆相当低，需待达击穿电压(Punch-through voltage)产生光电流才逐渐提高，另外，为使元件在电压初期即能产生光电流，该芯片制程中改变部分半导体区扩散的区域与深度，为达成此结果，[请参阅图6]该制程首先亦必须建构一所需的芯片晶膜结构1，并于上方设置光掩膜2，[请参阅图7]进行第一次黄光扩散技术，达到必须的深度后结束此步骤，[请参阅图8]变更光掩膜2位置并进行第二次黄光扩散技术，亦在达到必须的深度后结束此步骤，藉以形成另一型式的芯片制程，[请参阅图9]而在芯片晶膜结构1上下表层分别完成后续加工制程后便可完成该A P D芯片，[请参阅图10]此制程所完成的元件，由于两侧扩散深度达到芯片晶膜结构1内的光吸收层，因此其元件在电压初期即能产生光电流(位于上方的曲线)。 
上述的芯片制程，虽制作出的芯片各有优劣处，但二者皆同时为形成出不同的扩散深度，必须先后完成至少二次的扩散作业，且扩散作业前更必须设置光掩膜，故每增加了一次扩散作业，等于增加了至少二个程序，作业后若需变更光掩膜则又再增加一道程序，故整体的作业流程显得相当耗费时间及成本。 
有鉴于上述缺失弊端，本发明人认为其有待改正的必要，遂以其从事相关产品设计制造的多年经验，及其一贯秉持具有的优良设计理念，针对以上不良处加以研究创作，在经过不断的努力后，终乃推出本发明含扩散缓冲层的新A P D制造方法， 其以更加优良的产品结构提升产品的功效。 
发明内容
本发明的主要目的在于，提供一种通过结构改良来减少作业程序的A P D制造方法。 
本发明的含扩散缓冲层的新A P D制造方法，其步骤包含： 
建构基本晶膜结构； 
建构薄半导体层，于该基本晶膜结构上设置薄半导体层； 
扩散形成P型半导体区，扩散源经由薄半导体层而减少了扩散材料扩散能力，以于上方设置有薄半导体层的基本晶膜结构中形成的扩散深度会较于他处没有薄半导体层的扩散深度来的浅，继以在一次的扩散作业中可完成二种不同扩散深度； 
建构芯片表层，在完成其他制程后，于基本晶膜结构上下表层进行加工制程来完成一A P D芯片。 
其中，该薄半导体层所使用的材料可为二元(磷化铟InP)材料。 
其中，该薄半导体层所使用的材料可为四元(砷磷化铟镓InGaAsP)材料。 
其中，该薄半导体层设置于基本晶膜结构的厚度为可介于0.1～1μm之间。 
本发明的有益效果在于，本发明含扩散缓冲层的新A P D制造方法，其步骤包含有建构基本晶膜结构、建构薄半导体层、扩散形成P型半导体区、建构芯片表层，其中，基本晶膜结构由下而上依序为N型基板(N-InP Substrate)、N型缓冲层(N-InP buffer layer)、i型光吸收层(U-InGaAs absorption layer)、i型渐变层(U-InGaAsP)、N型场控层(N-charge layer)、i型光倍增层(U-InP multiplication layer)、i型金属接触层(U-InGaAs(P))所组成，其中本发明乃于未扩散的i型金属接触层上方成长二元(InP)或四元(InGaAsP)薄半导体层，此相较于习知的芯片结构，比较如下表： 
Figure BSA00000405289900021
Figure BSA00000405289900031
本发明于金属接触层上方成长二元(磷化铟InP)或四元(砷磷化铟镓InGaAsP)薄半导体层，故在芯片制程中，该薄半导体层可令扩散材料扩散能力减少，可于部分位置形成较为低浅的扩散深度，进而让制程作业可一次完成深浅不一的结果，由此一来，可减少至少一次的芯片整体制作流程，以达到节省成本、符合经济效益以及节省时间，提升生产效率，且符合其产业利用性的进步性。 
附图说明
图1：习用A P D芯片的芯片晶膜结构示意图。 
图2：习用A P D芯片的进行第一次扩散示意图。 
图3：习用A P D芯片的进行第二次扩散示意图。 
图4：习用A P D芯片的完成示意图。 
图5：A P D芯片扩散深度影响电流的曲线图，其显示了元件照光(在上的曲线)与没照光(在下的曲线)时加上反偏电压时的电流特性。 
图6：另一习用A P D芯片的芯片晶膜结构示意图。 
图7：另一习用A P D芯片的进行第一次扩散示意图。 
图8：另一习用A P D芯片的进行第二次扩散示意图。 
图9：另一习用A P D芯片的完成示意图。 
图10：另一A P D芯片扩散深度影响电流的曲线图，其显示了元件照光(在上的曲线)与没照光(在下的曲线)时加上反偏电压时的电流特性。 
图11：本发明A P D芯片制作的流程图。 
图12：本发明A P D芯片基本晶膜结构制作的示意图。 
图13：本发明A P D芯片设置薄半导体层的示意图。 
图14：本发明A P D芯片的进行扩散示意图。 
图15：本发明A P D芯片的完成示意图。 
图16：另一本发明A P D芯片基本晶膜结构制作的示意图。 
图17：另一本发明A P D芯片设置薄半导体层的示意图。 
图18：另一本发明A P D芯片的进行扩散示意图。 
图19：另一本发明A P D芯片的完成示意图。 
具体实施方式
本发明有关一种含扩散缓冲层的新A P D制造方法，即雪崩光电二极管，其步骤包含有： 
建构基本晶膜结构3，[请参阅图11]建构一A P D芯片的基本晶膜结构，继可进行该芯片的制作，而在芯片基本晶膜结构上建构薄半导体层4； 
建构薄半导体层4，于该基本晶膜结构上需扩散的部分设置薄半导体层(U-InP)，薄半导体层41则被安排设置在扩散深度较浅的位置上方，藉以通过该薄半导体层41来减少扩散的深度； 
扩散形成P型半导体区5，经黄光制程开孔后将部分薄半导体层材料蚀刻掉，以形成P型半导体区，在设置有薄半导体层处的下方处减少了扩散材料扩散能力，所以该处的扩散深度会较于他处没有薄半导体层的扩散深度来的浅，使扩散形成深度不一的效果； 
建构芯片表层6，在完成蚀刻扩散后，于基本晶膜结构上下表层分别蒸镀P型金属层(P-Metal、N-Metal)及AR涂盖等加工作业来完成一A P D芯片； 
经此，本发明的芯片制程仅需通过一次的黄光扩散作业便能制作出扩散深度不 一的效果，此可有效节省成本与作业时间。 
为能更完整地说明本发明含扩散缓冲层的新A P D制造方法，以下配合逐步的作业示意图及二个实施例做说明： 
假设该芯片欲形成中间扩散深度较深，二侧扩散深度较浅的效果，[请参阅图11、图12、图13]首先建构基本晶膜结构3，该基本晶膜结构可由下而上依序为N型基板(N-InP Substrate)31、N型缓冲层(N-InP buffer layer)32、i型光吸收层(U-InGaAs absorption layer)33、i型渐变层(U-InGaAsP)34、N型场控层(N-charge layer)35、i型光倍增层(U-InP multiplication layer)36、i型金属接触层(U-InGaAs(P))37，继而于该基本晶膜结构上需扩散的部分设置薄半导体层(U-InP)41，所述的薄半导体层41可为二元(磷化铟InP)或四元(砷磷化铟镓InGaAsP)材料，且该设置的厚度可介于0.1～1μm之间，该配合设置在基本晶膜结构上预定位置，依照该芯片的需求，薄半导体层41须安排设置在扩散深度较浅的位置上方，即芯片中心的二侧处，[请参阅图14]再经黄光制程开孔后将部分薄半导体层材料蚀刻掉，以在基本晶膜结构的i型光倍增层36中形成P型半导体区51，由于部份含有薄半导体层41，在设置有薄半导体层41处的下方处由于扩散材料经由薄半导体层41而减少了扩散材料扩散能力，所以该处的扩散深度会较于他处没有薄半导体层41的扩散深度来的浅，使之扩散形成深度不一的效果，[请参阅图15]最后再完成其它制程后，并于基本晶膜结构上下表层分别蒸镀P型金属层(P-Metal、N-Metal)61及AR抗反射层等制程作业来完成一A P D芯片，此扩散便可形成中间扩散深度较深，二侧扩散深度较浅的效果，[请参阅图5]此制程所完成的芯片，其产生的光电流在电压初期皆相当低。 
另外，若假设该芯片欲形成中间扩散深度较浅，且二侧扩散深度较深的效果，[请参阅图11、图16、图17]首先亦建构基本晶膜结构3，继而于该基本晶膜结构上需扩散的部分设置薄半导体层(U-InP)41，依照该芯片的需求，薄半导体层41须安排设置在扩散深度较浅的位置上方，即芯片中心处，[请参阅图18]再经黄光制程开孔后将部分薄半导体层材料蚀刻掉，在基本晶膜结构的i型光倍增层36中形成P型半导体区51，由于部份含有薄半导体层41，在设置有薄半导体层41处的下方处由于扩散材料经由薄半导体层41而减少了扩散材料扩散能力，以该处的扩散深度会较于他处没有薄半导体层41的扩散深度来的浅，而此步骤在芯片二侧处的扩散深度需达至基本晶膜结构的i型光吸收层33，以达到扩散形成深度不一的效果，[请参阅图19]再完成其它制程后，并于基本晶膜结 构上下表层分别蒸镀P型金属层(P-Metal、N-Metal)61及AR抗反射层等制程作业来完成一A P D芯片，此扩散便可形成中间扩散深度较浅，二侧扩散深度较深的效果，[请参阅图10]，由于两侧P型扩散深度即达到i型光吸收层33，因此其元件在电压初期即能产生光电流。 
本发明含扩散缓冲层的新A P D制造方法，其主要优点在于，为制造出扩散深度不一的芯片，以往必须进行二次或多次的黄光制程才可完成，而本发明在配合该制程的过程中，增设有薄半导体层，藉此，该薄半导体层可令扩散材料扩散能力减少，可于部分位置形成较为低浅的扩散深度，进而让制程作业可一次完成深浅不一的结果，由此一来，可减少至少一次的芯片整体制作流程，以达到节省成本以及时间并提高良率，且符合其产业利用性的进步性。 
唯以上所述者，仅为本发明的一较佳实施例而已，当不能以之限定本发明的范围。即大凡依本发明申请专利范围所作的均等变化与修饰，皆应仍属本发明专利涵盖的范围内。 

Claims (6)

1.一种含扩散缓冲层的新A P D制造方法，其特征在于，其步骤包含：
建构基本晶膜结构；
建构薄半导体层，于该基本晶膜结构上设置薄半导体层；
扩散形成P型半导体区，扩散源经由薄半导体层而减少了扩散材料扩散能力，以于上方设置有薄半导体层的基本晶膜结构中形成的扩散深度会较其它没有设置薄半导体层的基本晶膜结构中形成的扩散深度来的浅，继以在一次的扩散作业中完成二种不同扩散深度；
建构芯片表层，在完成其他制程后，于基本晶膜结构上下表层进行加工制程来完成一A P D芯片。
2.如权利要求1所述的含扩散缓冲层的新A P D制造方法，其特征在于，该薄半导体层所使用的材料为二元材料。
3.如权利要求2所述的含扩散缓冲层的新A P D制造方法，其特征在于，该薄半导体层所使用的材料为磷化铟。
4.如权利要求1所述的含扩散缓冲层的新A P D制造方法，其特征在于，该薄半导体层所使用的材料为四元材料。
5.如权利要求4所述的含扩散缓冲层的新A P D制造方法，其特征在于，该薄半导体层所使用的材料为砷磷化铟镓。
6.如权利要求1所述的含扩散缓冲层的新A P D制造方法，其特征在于，该薄半导体层设置于基本晶膜结构的厚度为介于0.1～1μm之间。 
CN201010617670XA 2010-12-31 2010-12-31 含扩散缓冲层的新a p d制造方法 Pending CN102544194A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010617670XA CN102544194A (zh) 2010-12-31 2010-12-31 含扩散缓冲层的新a p d制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010617670XA CN102544194A (zh) 2010-12-31 2010-12-31 含扩散缓冲层的新a p d制造方法

Publications (1)

Publication Number Publication Date
CN102544194A true CN102544194A (zh) 2012-07-04

Family

ID=46350638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010617670XA Pending CN102544194A (zh) 2010-12-31 2010-12-31 含扩散缓冲层的新a p d制造方法

Country Status (1)

Country Link
CN (1) CN102544194A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098270A (zh) * 2019-04-18 2019-08-06 中国科学技术大学 雪崩光电二极管扩散结构的制备方法及二极管扩散结构
CN110112249A (zh) * 2019-04-18 2019-08-09 中国科学技术大学 雪崩光电二极管及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US556942A (en) * 1896-03-24 Envelope-sealer
JPS60211885A (ja) * 1984-04-05 1985-10-24 Nec Corp アバランシフオトダイオ−ドの製造方法
US20060223217A1 (en) * 2003-05-14 2006-10-05 Jackson John C Photodiode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US556942A (en) * 1896-03-24 Envelope-sealer
JPS60211885A (ja) * 1984-04-05 1985-10-24 Nec Corp アバランシフオトダイオ−ドの製造方法
US20060223217A1 (en) * 2003-05-14 2006-10-05 Jackson John C Photodiode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098270A (zh) * 2019-04-18 2019-08-06 中国科学技术大学 雪崩光电二极管扩散结构的制备方法及二极管扩散结构
CN110112249A (zh) * 2019-04-18 2019-08-09 中国科学技术大学 雪崩光电二极管及制备方法

Similar Documents

Publication Publication Date Title
US7834379B2 (en) Avalanche photodiode with edge breakdown suppression
CN102257640B (zh) 雪崩光电二极管
JP6649935B2 (ja) ｐ＋基板、ｐ−層、ｎ−層および第３の層から成る層スタックの製造方法
CN103107231A (zh) 一种基于非N型InP衬底的雪崩光电二极管及其制备方法
US20120319149A1 (en) Light-Emitting Device Structure and Method for Manufacturing the Same
CN104009104A (zh) 一种台面铟镓砷探测器及其制作方法
CN101774540B (zh) 一种量子阱混杂方法
CN105374664A (zh) 一种InP薄膜复合衬底的制备方法
CN102629652B (zh) 发光二极管及其制作方法
CN109659220A (zh) 激光辅助无掩膜高深宽比碳化硅深槽孔结构制备方法
CN108110081B (zh) 异质结雪崩光电二极管
CN102544194A (zh) 含扩散缓冲层的新a p d制造方法
US20210090955A1 (en) Method for preparing a heterostructure
CN111066157B (zh) 半导体受光元件及其制造方法
EP2894661A1 (en) Directly bonded, lattice-mismatched semiconductor device
RU2012119514A (ru) Способ изготовления диодов средневолнового ик диапазона спектра
CN105895754A (zh) 一种InGaAsP材料掩埋波导结构超辐射发光二极管芯片的制作方法
CN110190148A (zh) 一种雪崩光电二极管及其制作方法
CN100454486C (zh) 减少半导体材料中的缺陷的方法及其产品
US10665736B2 (en) Infrared light receiving device, method for fabricating infrared light receiving device
Pitts et al. Planar avalanche photodiodes with edge breakdown suppression using a novel selective area growth based process
KR102104376B1 (ko) 도펀트 확산을 이용한 반도체 소자의 제조 방법
TWI419326B (zh) 一種在矽晶片上成長之高載子遷移率電晶體結構及其方法
KR20100063058A (ko) 화합물 반도체 에피택셜 웨이퍼 및 그 제조방법
TWI431794B (zh) 含擴散緩衝層之新ａｐｄ製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120704