CN102523064B - 基于查找表的时钟分频电路及方法 - Google Patents

基于查找表的时钟分频电路及方法 Download PDF

Info

Publication number
CN102523064B
CN102523064B CN201110362844.7A CN201110362844A CN102523064B CN 102523064 B CN102523064 B CN 102523064B CN 201110362844 A CN201110362844 A CN 201110362844A CN 102523064 B CN102523064 B CN 102523064B
Authority
CN
China
Prior art keywords
clock
frequency
clock signal
look
class
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110362844.7A
Other languages
English (en)
Other versions
CN102523064A (zh
Inventor
卢业
许进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan NEC Fiber Optic Communications Industry Co Ltd
Original Assignee
Wuhan NEC Fiber Optic Communications Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan NEC Fiber Optic Communications Industry Co Ltd filed Critical Wuhan NEC Fiber Optic Communications Industry Co Ltd
Priority to CN201110362844.7A priority Critical patent/CN102523064B/zh
Publication of CN102523064A publication Critical patent/CN102523064A/zh
Application granted granted Critical
Publication of CN102523064B publication Critical patent/CN102523064B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种基于查找表的时钟分频电路及方法,包括:时钟源,用于将输入时钟信号分频输出用户时钟信号;查找表,用于提供分频因子,决定门控时钟和低频时钟的输出频率;索引引擎,用于索引查找表;调整状态机,用于根据外围电路的频差信息,调整时钟计数器的运转;时钟计数器,用于在时钟源、查找表和调整状态机的驱动下,产生低频计数;门控时钟,用于输出门控时钟信号;低频时钟,用于输出低频时钟信号,低频时钟信号的频率由时钟计数器产生。本发明预先算出用户时钟信号和门控时钟信号的关系存放于查找表中,有利于增加FPGA资源使用率,提高FPGA性能,同时保证低频时钟具有较好的抖动和飘移特性。

Description

基于查找表的时钟分频电路及方法
技术领域
本发明涉及集成电路的时钟分频技术,具体涉及一种基于查找表的时钟分频电路及方法。
背景技术
目前,我国运营商的城域网现状是SDH/MSTP、以太网交换机、路由器等多个网络分别承载不同业务、各自维护的局面,难以满足多业务统一承载和降低运营成本的发展需求。因此,城域网需要采用灵活、高效和低成本的分组传送平台来实现全业务统一承载和网络融合,分组传送网(PTN)技术由此应运而生。
PTN技术保持了传统SDH传送网的优点:良好的网络扩展性、丰富的操作维护(OAM)、快速的保护倒换、利用网管系统建立连接等。同时增加了适应数据业务的特性:分组交换、统计复用、采用面向连接的标签交换、分组QoS机制、灵活动态的控制面。
既然PTN要用于承载TDM仿真业务,那么系统就不可避免地要处理PDH/SDH时钟。对PDH业务来说,时钟必须满足SSU/SEC/PDH同步接口输出的抖动和飘移限值,某些时钟优先级较高的接口还必须满足PRC输出指标。
系统往往需要支持高达几十路PDH,由锁相环/数字时钟管理模块提供高达几十路PDH时钟显然是不现实的。传统逻辑资源生成PDH时钟的方法存在两个缺陷,1消耗逻辑资源较多;2、分频得到的时钟频偏/抖动较大。
发明内容
本发明要解决的技术问题是:提供一种基于查找表的时钟分频电路及方法,消耗逻辑资源少,同时保证低频时钟具有较好的抖动和飘移特性。
本发明为解决上述技术问题所采取的技术方案为:一种基于查找表的时钟分频电路,其特征在于:它包括:
时钟源,用于将输入时钟信号fi0分频输出用户时钟信号fi1
查找表,用于提供分频因子,决定门控时钟和低频时钟的输出频率,其表项内容和深度由用户时钟信号fi1和门控时钟信号fo0决定;
索引引擎,用于索引查找表,索引得到的内容用于控制门控时钟和低频时钟;
调整状态机,用于根据外围电路的频差信息,调整时钟计数器的运转,以提高或者降低低频时钟输出;
时钟计数器,用于在时钟源、查找表和调整状态机的驱动下,产生低频计数;
门控时钟,用于输出门控时钟信号fo0,门控时钟信号fo0的频率由查找表决定;
低频时钟,用于输出低频时钟信号fo1,低频时钟信号fo1的频率由时钟计数器产生;
其中索引引擎为一组常规状态机,该状态机中的所有状态是互斥的,其状态的跳变与查找表动态同步。
所述的时钟源包括:
鉴相器,用于比较输入时钟信号fi0和反馈时钟信号的相位关系;
环路滤波器,根据鉴相结果产生电压控制信号,并进行滤波,得到合适的电压值;
压控振荡器,根据环路滤波器输出的电压值,决定当前压控振荡器工作于更高或者更低的频率上。
一种基于查找表的时钟分频方法,其特征在于:它包括以下步骤:
1)根据所需门控时钟信号fo0和用户时钟信号fi1的关系,计算得到查找表的表项内容和深度;
2)时钟源将输入的时钟信号fi0分频输出用户时钟信号fi1
3)索引引擎在用户时钟信号fi1的驱动下索引查找表,将索引到的内容获取门控时钟信号fo0
4)把门控时钟信号fo0做2p分频,得到标准的低频时钟信号fo1
5)将外围电路的频差信息导入调整状态机,以调整时钟计数器的运转。
按上述方案,所述的步骤1)查找表的表项内容和深度由门控时钟信号fo0和用户时钟信号fi1计算得到:
消除fi1与fo0之间的所有公约数,得到整数M和整数N:
fi1/fo0=M/N,则查找表的深度为M;
将fi1消除M-N个时钟沿得到fo0,且消除的M-N个时钟沿均匀分布;
查找表的表项内容为0或1,具体视fo0的跳变而定:当fo0每跳变一次,查找表的深度加1,所增加的一位的表项内容设置为跳变后的值。
按上述方案,具体将fi1消除M-N个时钟沿得到fo0的方法为:取整(M-N)/N,得到整数α:
Figure GDA0000468826020000031
α、M、N组合得到如下的方程:
αx + ( α + 1 ) y = M x + y = M - N ;
x、y均为正整数,根据上式可求得x、y的值;
即将M个fi1时钟分为a类和b类:a类有x组,每组包含α个fi1时钟;b类有y组,每组包含α+1个fi1时钟;a类和b类每组各消除1个时钟沿,即可得到等价的fo0,其中a类的x组和b类的y组均匀间插排列。
按上述方案,具体将a类的x组和b类的y组均匀间插的方法为:
四舍五入x/y得到Round(x/y);
Figure GDA0000468826020000033
则每Round(x/y)个a类x组时钟沿后插入1个b类y组时钟沿,剩余(x-y×Round(x/y))个a类x组时钟沿均匀间插到1个b类y组时钟沿中;
Figure GDA0000468826020000034
则每Round(x/y)个a类x组时钟沿后插入1个b类y组时钟沿,剩余
Figure GDA0000468826020000035
个b类y组时钟沿均匀间插到1个b类y组时钟沿中。
所述的时钟计数器包括三种运转方式,根据调整状态机按外围电路频差作出的调整信息选择:若调整信息为保持标准输出时钟,则计数器加1;若调整信息为提高时钟频率,则计数器加2;若调整信息为降低时钟频率,则计数器保持不变。
本发明的有益效果为:
1、本发明预先算出用户时钟信号和门控时钟信号的关系存放于查找表中,通过查找表的方式对时钟进行分频,有利于增加FPGA资源使用率,提高FPGA性能,同时保证获取的低频时钟具有较好的抖动和飘移特性。
2、灵活的配置方式,较好的可移植性,减少设计时间。
3、节省逻辑资源,降低设计成本。
附图说明
图1为本发明一实施例的总体框图。
图2为索引引擎状态机示意图。
图3为时钟调整的流程框图。
图4为时钟调整模块示意图。
图5为本发明一实施例分频得到的时钟进行抖动/飘移分析的示意图。
具体实施方式
下面结合具体实施例和附图对本发明进一步阐述。
图1为本发明一实施例的总体框图,它包括:时钟源,用于将输入时钟信号fi0分频输出用户时钟信号fi1;查找表,用于提供分频因子,决定门控时钟和低频时钟的输出频率,其表项内容和深度由用户时钟信号fi1和门控时钟信号fo0决定;索引引擎,用于索引查找表,索引得到的内容用于控制门控时钟和低频时钟;调整状态机,用于根据外围电路的频差信息,调整时钟计数器的运转,以提高或者降低低频时钟输出;时钟计数器,用于在时钟源、查找表和调整状态机的驱动下,产生低频计数;门控时钟,用于输出门控时钟信号fo0,门控时钟信号fo0的频率由查找表决定;低频时钟,用于输出低频时钟信号fo1,低频时钟信号fo1的频率由时钟计数器产生;其中索引引擎为一组常规状态机,该状态机中的所有状态是互斥的,其状态的跳变与查找表动态同步。
时钟源为常规设计,包括鉴相器,用于比较输入时钟信号fi0和反馈时钟信号的相位关系;环路滤波器,根据鉴相结果产生电压控制信号,并进行滤波,得到合适的电压值;压控振荡器,根据环路滤波器输出的电压值,决定当前压控振荡器工作于更高或者更低的频率上。
基于查找表的时钟分频方法包括以下步骤:
1)根据所需门控时钟信号fo0和用户时钟信号fi1的关系,计算得到查找表的表项内容和深度。
查找表的设计是本电路的核心,其表项内容和深度由门控时钟信号fo0和用户时钟信号fi1计算得到:
消除fi1与fo0之间的所有公约数,得到整数M和整数N:
fi1/fo0=M/N,则查找表的深度为M;
将fi1消除M-N个时钟沿得到fo0,且消除的M-N个时钟沿均匀分布;
查找表的表项内容为0或1,具体视fo0的跳变而定:当fo0每跳变一次,查找表的深度加1,所增加的一位的表项内容设置为跳变后的值。
具体将fi1消除M-N个时钟沿得到fo0的方法为:取整(M-N)/N,得到整数α:
Figure GDA0000468826020000051
α、M、N组合得到如下的方程:
αx + ( α + 1 ) y = M x + y = M - N ;
x、y均为正整数,根据上式可求得x、y的值;
即将M个fi1时钟分为a类和b类:a类有x组,每组包含α个fi1时钟;b类有y组,每组包含α+1个fi1时钟;a类和b类每组各消除1个时钟沿,即可得到等价的fo0,其中a类的x组和b类的y组均匀间插排列。
具体将a类的x组和b类的y组均匀间插的方法为:
四舍五入x/y得到Round(x/y);
Figure GDA0000468826020000053
则每Round(x/y)个a类x组时钟沿后插入1个b类y组时钟沿,剩余(x-y×Round(x/y))个a类x组时钟沿均匀间插到1个b类y组时钟沿中;
Figure GDA0000468826020000054
则每Round(x/y)个a类x组时钟沿后插入1个b类y组时钟沿,剩余
Figure GDA0000468826020000055
个b类y组时钟沿均匀间插到1个b类y组时钟沿中。
例如,将fi1=155.52M分频得到fo0=64*2.048M:
155.52/(64*2.048)=1215/1024;即M=1215,N=1024
我们从1215个155.52M周期中扣除1215-1024=191个155.52M cycle,则可以得到等效的64*2.048M的时钟。
根据公式得到α=6,x=122,y=69;
即122*6个155时钟上,每6个155时钟扣除一个时钟沿;其余的的7*69个155时钟上,每7个155时钟扣除一个时钟沿,可得到等价的64*2.048M的时钟:
6—6—6—6—6—6—6—6—6……6—6—6—7—7—7……7—7—7—7
            *122                               *69
为了减小抖动,可以把扣掉的时钟沿尽量分隔开:
6—6—7—6—6—7—6—6—7……6—6—77—7—7—7—7—7—7—7
                      *61                   *8
也可以把最后的8组7均匀地插到6—6—7的组合中,可以得到更好的抖动指标。
6-6-7-…-6-6-7…6-6-7-76-6-7-…-6-6-7…6-6-7-7......6-6-7-…-6-6-7…6-6-7-7……6-6-7-… -6-6-7-7
2)时钟源将输入的时钟信号fi0分频输出用户时钟信号fi1
fi0频率确定的条件下,根据低频时钟fo1的要求,合理地调整fi1频率,可以获取更好的时钟指标。时钟指标MTIE的计算方法是一个较复杂的过程,不是本方法关注的重点。对使用本方法进行测试的结果表明,使用本发明方法获得的时钟指标完全满足ITU-T G.823中定义的所有标准。
3)索引引擎在用户时钟信号fi1的驱动下索引查找表,将索引到的内容获取门控时钟信号fo0
如图2所示,状态机的跳板符合P0_P1_P2……Pm_Pm+1_Pm+2_…...Pn-1_Pn_P0_P1_P2的规律,即状态机按某种特定的规律跳变,当状态机的状态满足某一特殊条件时,状态跳变到初始状态,随后按上述同样的规律跳变。状态的跳变动态同步于查找表。n的取值即查找表中的M。
4)把门控时钟信号fo0做2p分频,得到标准的低频时钟信号fo1
5)将外围电路的频差导入调整状态机,以调整时钟计数器的运转。调整状态机可以按一般的常规方式按外围电路的频差信息给时钟计数器作出调整信息,也可以通过设定状态点的方式,更精确的调整时钟计数器。
图3给出了本实施例的时钟调整的流程框图,具体说明了如何根据判决点获得状态,根据状态决定如何调整时钟计数器。调整状态机设定状态点,初始状态为状态1;若处于设定的判决点,当查找结果有效,则进入状态1;当查找结果无效,则进入状态2。
状态1下,如果判决点保持为当前的判决点,则给出调整信息,否则指示自由运行;
状态2下,如果判决点跳转为滞后的判决点,则给出调整信息,否则指示自由运行;
滞后的判决点在时间上紧紧滞后于前一判决点。设定固定时隙处时钟使能信号,当处于设定的判决点时,时钟使能信号为1说明查找结果有效,时钟使能信号为0说明查找结果无效。
时钟计数器包括三种运转方式,根据调整状态机按外围电路频差作出的调整信息选择:若调整信息为保持标准输出时钟,则计数器加1;若调整信息为提高时钟频率,则计数器加2;若调整信息为降低时钟频率,则计数器保持不变。
图5为本发明一实施例分频得到的时钟进行抖动/飘移分析的示意图,从图中可知,根据抖动和飘移的计算方法可以推算,基于查找表的时钟分频方法获取的低频时钟具有较好的抖动和飘移特性。

Claims (7)

1.一种基于查找表的时钟分频电路,其特征在于:它包括:
时钟源,用于将输入时钟信号                                               分频输出用户时钟信号
Figure 2011103628447100001DEST_PATH_IMAGE004
查找表,用于提供分频因子,决定门控时钟和低频时钟的输出频率,其表项内容和深度由用户时钟信号
Figure 600048DEST_PATH_IMAGE004
和门控时钟信号
Figure 2011103628447100001DEST_PATH_IMAGE006
决定;
索引引擎,用于索引查找表,索引得到的内容用于控制门控时钟和低频时钟;
调整状态机,用于根据外围电路的频差信息,调整时钟计数器的运转,以提高或者降低低频时钟输出;
时钟计数器,用于在时钟源、查找表和调整状态机的驱动下,产生低频计数;
门控时钟,用于输出门控时钟信号
Figure 2011103628447100001DEST_PATH_IMAGE008
,门控时钟信号
Figure 330238DEST_PATH_IMAGE008
的频率由查找表决定;
低频时钟,用于输出低频时钟信号
Figure 2011103628447100001DEST_PATH_IMAGE010
,低频时钟信号
Figure 47658DEST_PATH_IMAGE010
的频率由时钟计数器产生;
其中索引引擎为一组常规状态机,该状态机中的所有状态是互斥的,其状态的跳变与查找表动态同步。
2.根据权利要求1所述的基于查找表的时钟分频电路,其特征在于:所述的时钟源包括:
鉴相器,用于比较输入时钟信号
Figure 380551DEST_PATH_IMAGE002
和反馈时钟信号的相位关系;
环路滤波器,根据鉴相结果产生电压控制信号,并进行滤波,得到合适的电压值;
压控振荡器,根据环路滤波器输出的电压值,决定当前压控振荡器工作于更高或者更低的频率上。
3.一种基于查找表的时钟分频方法,其特征在于:它包括以下步骤:
1)根据所需门控时钟信号
Figure 194923DEST_PATH_IMAGE008
和用户时钟信号
Figure 949209DEST_PATH_IMAGE004
的关系,计算得到查找表的表项内容和深度;
2)时钟源将输入的时钟信号
Figure 153925DEST_PATH_IMAGE002
分频输出用户时钟信号
Figure 290509DEST_PATH_IMAGE004
3)索引引擎在用户时钟信号
Figure 959387DEST_PATH_IMAGE004
的驱动下索引查找表,将索引到的内容获取门控时钟信号
Figure 890434DEST_PATH_IMAGE008
4)把门控时钟信号
Figure 644764DEST_PATH_IMAGE008
Figure 2011103628447100001DEST_PATH_IMAGE012
分频,得到标准的低频时钟信号
Figure 319459DEST_PATH_IMAGE010
5)将外围电路的频差信息导入调整状态机,以调整时钟计数器的运转。
4.根据权利要求3所述的基于查找表的时钟分频方法,其特征在于:所述的步骤1)查找表的表项内容和深度由门控时钟信号
Figure 780527DEST_PATH_IMAGE008
和用户时钟信号
Figure 210371DEST_PATH_IMAGE004
计算得到:
消除
Figure 664804DEST_PATH_IMAGE008
之间的所有公约数,得到整数M和整数N:
Figure 2011103628447100001DEST_PATH_IMAGE014
,则查找表的深度为M;
Figure 245958DEST_PATH_IMAGE004
消除M-N个时钟沿得到
Figure 518807DEST_PATH_IMAGE008
,且消除的M-N个时钟沿均匀分布;
查找表的表项内容为0或1,具体视的跳变而定:当
Figure 264226DEST_PATH_IMAGE008
每跳变一次,查找表的深度加1,所增加的一位的表项内容设置为跳变后的值。
5.根据权利要求4所述的基于查找表的时钟分频方法,其特征在于:具体将
Figure 762204DEST_PATH_IMAGE004
消除M-N个时钟沿得到
Figure 471534DEST_PATH_IMAGE008
的方法为:取整(M-N)/N,得到整数
Figure 2011103628447100001DEST_PATH_IMAGE016
Figure 2011103628447100001DEST_PATH_IMAGE018
Figure 359855DEST_PATH_IMAGE016
、M、N组合得到如下的方程:
Figure 2011103628447100001DEST_PATH_IMAGE020
Figure 2011103628447100001DEST_PATH_IMAGE022
Figure 2011103628447100001DEST_PATH_IMAGE024
均为正整数,根据上式可求得
Figure 117727DEST_PATH_IMAGE022
Figure 407894DEST_PATH_IMAGE024
的值;
即将M个
Figure 350442DEST_PATH_IMAGE004
时钟分为a类和b类:a类有
Figure 726060DEST_PATH_IMAGE022
组,每组包含时钟;b类有
Figure 664520DEST_PATH_IMAGE024
组,每组包含
Figure 2011103628447100001DEST_PATH_IMAGE026
Figure 527433DEST_PATH_IMAGE004
时钟;a类和b类每组各消除1个时钟沿,即可得到等价的
Figure 689425DEST_PATH_IMAGE008
,其中a类的
Figure 750921DEST_PATH_IMAGE022
组和b类的
Figure 972955DEST_PATH_IMAGE024
组均匀间插排列。
6.根据权利要求5所述的基于查找表的时钟分频方法,其特征在于:具体将a类的
Figure 385482DEST_PATH_IMAGE022
组和b类的
Figure 351164DEST_PATH_IMAGE024
组均匀间插的方法为:
四舍五入
Figure 2011103628447100001DEST_PATH_IMAGE028
得到
Figure 2011103628447100001DEST_PATH_IMAGE030
Figure 2011103628447100001DEST_PATH_IMAGE032
,则每个a类
Figure 597786DEST_PATH_IMAGE022
组时钟沿后插入1个b类
Figure 435292DEST_PATH_IMAGE024
组时钟沿,剩余
Figure 2011103628447100001DEST_PATH_IMAGE034
个a类组时钟沿均匀间插到1个b类
Figure 178437DEST_PATH_IMAGE024
组时钟沿中;
Figure 2011103628447100001DEST_PATH_IMAGE036
,则每
Figure 2011103628447100001DEST_PATH_IMAGE038
个a类组时钟沿后插入1个b类
Figure 801496DEST_PATH_IMAGE024
组时钟沿,剩余个b类
Figure 108981DEST_PATH_IMAGE024
组时钟沿均匀间插到1个b类
Figure 999577DEST_PATH_IMAGE024
组时钟沿中。
7.根据权利要求3至6中任意一项所述的基于查找表的时钟分频方法,其特征在于:所述的时钟计数器包括三种运转方式,根据调整状态机对外围电路频差作出的调整信息选择:若调整信息为保持标准输出时钟,则计数器加1;若调整信息为提高时钟频率,则计数器加2;若调整信息为降低时钟频率,则计数器保持不变。
CN201110362844.7A 2011-11-16 2011-11-16 基于查找表的时钟分频电路及方法 Expired - Fee Related CN102523064B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110362844.7A CN102523064B (zh) 2011-11-16 2011-11-16 基于查找表的时钟分频电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110362844.7A CN102523064B (zh) 2011-11-16 2011-11-16 基于查找表的时钟分频电路及方法

Publications (2)

Publication Number Publication Date
CN102523064A CN102523064A (zh) 2012-06-27
CN102523064B true CN102523064B (zh) 2014-06-18

Family

ID=46293873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110362844.7A Expired - Fee Related CN102523064B (zh) 2011-11-16 2011-11-16 基于查找表的时钟分频电路及方法

Country Status (1)

Country Link
CN (1) CN102523064B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2078932A1 (en) * 2008-01-11 2009-07-15 Japan Aviation Electronics Industry, Limited Clock generation circuit, analog-digital angle converter, and angle detection apparatus
CN101577541A (zh) * 2008-05-09 2009-11-11 联发科技股份有限公司 分频器、分频方法及使用该分频器的锁相环路
CN101610123A (zh) * 2009-07-10 2009-12-23 中兴通讯股份有限公司 一种时钟单元及其实现方法
CN102223198A (zh) * 2011-06-17 2011-10-19 中兴通讯股份有限公司 一种实现时钟恢复方法与装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2078932A1 (en) * 2008-01-11 2009-07-15 Japan Aviation Electronics Industry, Limited Clock generation circuit, analog-digital angle converter, and angle detection apparatus
CN101577541A (zh) * 2008-05-09 2009-11-11 联发科技股份有限公司 分频器、分频方法及使用该分频器的锁相环路
CN101610123A (zh) * 2009-07-10 2009-12-23 中兴通讯股份有限公司 一种时钟单元及其实现方法
CN102223198A (zh) * 2011-06-17 2011-10-19 中兴通讯股份有限公司 一种实现时钟恢复方法与装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
基于查找表LUT 结构的奇数与小数分频电路设计;张雷鸣、孙向文、向菲;《电脑与电信》;20090810;全文 *
张新苗,赵雅兴.FPGA中查找表(LUT)的应用.《集成电路应用》.2000,(第4期),全文. *
张雷鸣、孙向文、向菲.基于查找表LUT 结构的奇数与小数分频电路设计.《电脑与电信》.2009,全文.

Also Published As

Publication number Publication date
CN102523064A (zh) 2012-06-27

Similar Documents

Publication Publication Date Title
CN1183676C (zh) 具有无干扰基准切换的多输入锁相环
US9019997B1 (en) Method and system for transporting constant bit rate clients across a packet interface
CN101030827B (zh) Dtm映射到otn的方法和装置
US8225128B2 (en) Electronic timer system, time control and generation of timing signals
EP3100357A1 (en) Double phase-locked loop with frequency stabilization
US7986713B2 (en) Data byte load based network byte-timeslot allocation
US8321717B2 (en) Dynamic frequency adjustment for interoperability of differential clock recovery methods
CN101385301A (zh) 在网络上的电路仿真服务的数据包定时系统和方法
CN110221650A (zh) 一种适用于高性能网络处理器芯片的时钟发生器
CN102347750A (zh) 时钟跟随电路和时钟电路的跟随方法
CN101252403B (zh) 在光传送网络中业务传送的实现方法
WO2008001811A1 (en) Cdr circuit
CN102223198A (zh) 一种实现时钟恢复方法与装置
CN105376006A (zh) 一种基于电力sdh传输网的高精度授时装置及其授时方法
US20160072619A1 (en) Method and Apparatus for Implementing Clock Holdover
US7702946B2 (en) Digital clock filter circuit for a gapped clock of a non-isochronous data signal having a selected one of at least two nominal data rates
US10764659B2 (en) Coordinated and scheduled standards-based intervals in network elements
CN102523064B (zh) 基于查找表的时钟分频电路及方法
CN102291119A (zh) 分频装置及方法
CN101651535B (zh) 一种基于ptn的自适应业务时钟恢复方法及其系统
CN102082658A (zh) 一种提高目的时钟频率稳定度的方法及装置
US7558260B2 (en) Byte-timeslot-synchronous, dynamically switched multi-source-node data transport bus system
CN1428945A (zh) 一种从同步数字传送体系中恢复e3/t3支路信号的装置
CN105409300A (zh) 在虚拟专用网中提供分组同步
Christodoulopoulos et al. Deterministic passive optical networking

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140618

Termination date: 20201116

CF01 Termination of patent right due to non-payment of annual fee