CN102522983B - 一种矩阵式开关量驱动器 - Google Patents

Abstract

本发明公开了一种矩阵式开关量驱动器，包括直流降压电路，直流降压电路分别与矩阵列扫描电路、矩阵行信号写入电路、矩阵逻辑电路、信号锁存驱动电路的对应电源端连接，矩阵列扫描电路和矩阵行信号写入电路的输出端同时与矩阵逻辑电路的对应输入端连接，矩阵列扫描电路和矩阵逻辑电路的输出端与信号锁存驱动电路的对应输入端连接。本发明装置采用基于矩阵式和二进制译码进行矩阵列扫描的开关量驱动器，利用控制器的12个输出点就能控制64个开关量设备，13个输出点就能控制128个开关量设备，对不同的驱动器的允许选择使能端子EN进行控制可实现容量的成倍扩展，从而大大节约输出通道，远程采集时布线简洁，成本低。

Description

一种矩阵式开关量驱动器

技术领域

本发明属于自动化控制技术领域，涉及一种矩阵式开关量驱动器。

背景技术

随着设备的自动化程度越来越高，控制系统需要控制的现场变量也越来越多，尤其是各种开关量的控制，一个点就需要占用控制器的一个输出点，而硬件资源特别有限，在进行嵌入式系统开发时，很多情况IO资源都不能满足使用需求，如采用PLC控制也需添加大量的输出模块，增加机架进行扩展，增加硬件成本和要求较大的安装空间，同时布线也十分复杂；常用的总线的分布式站点采集接口不开放，要求控制器具备相应总线资源，成本居高，同时使用不灵活。

发明内容

本发明的目的是提供一种矩阵式开关量驱动器，解决了现有技术控制系统需要用到的大量开关量输出时接线复杂，IO资源利用不充分的问题。

本发明所采用的技术方案是，一种矩阵式开关量驱动器，包括直流降压电路、矩阵列扫描电路、矩阵行信号写入电路、矩阵逻辑电路和信号锁存驱动电路五部分连接组成。直流降压电路分别与矩阵列扫描电路、矩阵行信号写入电路、矩阵逻辑电路、信号锁存驱动电路的对应电源端连接，矩阵列扫描电路和矩阵行信号写入电路的输出端同时与矩阵逻辑电路的对应输入端连接，矩阵列扫描电路和矩阵逻辑电路的输出端与信号锁存驱动电路的对应输入端连接。

本发明的有益效果是，应用该矩阵式开关量驱动装置可提高系统中控制器的输出端口使用效率，大幅减少输出点数配置，节约控制器的有限的空间，控制接口开放，对控制器无总线资源要求，使用灵活，对于分布式采集提供了一种减少布线、降低成本的解决方案。

附图说明

图1是本发明矩阵式开关量驱动器的模块整体连接框图；

图2是本发明装置中的矩阵列扫描电路及电源电路示意图；

图3是本发明装置中的矩阵行信号写入电路示意图；

图4是本发明装置中的矩阵逻辑电路示意图；

图5是本发明装置中的信号锁存驱动电路中的第一组（U3分别与OU4、OU5）的连接示意图；

图6是本发明装置中的信号锁存驱动电路中的第八组（U10分别与OU18、OU19）的连接示意图。

图中，101.直流降压电路，102.矩阵列扫描电路，103.矩阵行信号写入电路，104.矩阵逻辑电路，105.信号锁存驱动电路，

另外，R1、R2…R216分别表示各个电阻；

OU1、OU2…OU19分别表示各个光电耦合器；

NA1、NA2、NA3、NA4…NA16分别表示各个与非门器件；

U1是译码器，U2是反相器，U3、U4…U10分别表示各个锁存器；

D1、D2…D16分别表示各个开关管；

A、B、C分别是矩阵点列的选择信号输入端子，EN是允许选择的使能端子；

DI0、DI1…DI7分别表示各个开关量信号的批量输入端子；

DO1、DO2…DO64分别表示各个控制点信号的输出端子；

Col1、Col2…Col8分别表示各个矩阵列扫描电路的列输出信号与矩阵逻辑电路104、信号锁存驱动电路105的连接点；

F1、F2…F8分别表示各个矩阵行信号写入电路103与矩阵逻辑电路104的连接点；

Q1、Q2…Q64分别表示各个矩阵逻辑电路104与信号锁存驱动电路105的连接点。

具体实施方式

下面结合附图和具体实施方式对本发明进行详细说明。

参照图1，本发明的矩阵式开关量驱动器的模块连接结构是，包括直流降压电路101、矩阵列扫描电路102、矩阵行信号写入电路103、矩阵逻辑电路104和信号锁存驱动电路105五部分连接组成。其中的直流降压电路101分别与矩阵列扫描电路102、矩阵行信号写入电路103、矩阵逻辑电路104、信号锁存驱动电路105的对应电源端连接，矩阵列扫描电路102和矩阵行信号写入电路103的输出端同时与矩阵逻辑电路104的对应输入端连接，矩阵列扫描电路102和矩阵逻辑电路104的输出端与信号锁存驱动电路105的对应输入端连接。

本发明的矩阵式开关量驱动器，通过矩阵循环逐列扫描使能当前行中指定位置的输出，分批次输出并进行锁存进行不间断输出的方式，实现少输出口多控制点的控制驱动功能。

直流降压电路101用于将实际工况的24V电压降压为逻辑器件需要的5V电压，将输出接入到各个逻辑器件供电端；矩阵列扫描电路102中的输入端通过光电隔离连接外接选择信号及控制信号，其输出连接到矩阵逻辑电路104的输入端和信号锁存驱动电路105的锁存控制端；矩阵逻辑电路104中每个点阵的输入端分别接到矩阵列扫描电路102的输出和矩阵行信号写入电路103的输出，其输出端连接到信号锁存驱动电路105的信号输入端。

参照图2，矩阵列扫描电路102主要包括一个光电耦合器OU1（选用型号TLP521-4）、一个译码芯片U1（选用型号74LS138）、反相器U2（选用型号74LS240）、以及八个限流电阻（分别是R1、R2…R8）连接组成。选择编码信号输入端A、B、C以及使能信号端子EN分别对应连接到光电耦合器OU1的四路输入引脚，还各自对应串联一个电阻后（分别为R1、R2、R3、R4）再分别连接到接地端；5V电压端分成并联的四路分别对应串联一个电阻后（分别为R5、R6、R7、R8）接入光电耦合器OU1的信号输出侧的输入端，选择编码信号EN、A、B、C的对应输出端分别与译码芯片U1的四个输入端口（分别是G1、A、B、C端）对应连接；另外，译码芯片U1的两个使能端（分别是G2A和G2B）同时连接到使能信号EN的光电耦合器OU1输出侧的输入引脚；译码芯片U1的八路输出信号分别与反相器U2的八个对应输入端连接，反相器U2的两个使能端（分别为/OE1、/OE2）直接接地，反相器U2的八个输出端分别对应连接到Col1、Col2…Col8端口，译码芯片U1、反相器U2的电源端Vcc均与5V电压源连接，5V电压源连接到直流降压电路101的直流变换器DC-DC的5V输出端。

当使能信号端子EN输入为低电平时，光电耦合器OU1的对应光耦处于开路状态，其对应侧的输入端为高电平，输出为低电平，使得译码芯片U1的使能引脚G2A及G2B得到高电平，G1为低电平，无论编码信号输入端A、B、C输入的状态，译码芯片U1的输出全部为高电平，经过反相器U2反相后，得到全部低电平，不进行任何列的选择。

当使能信号端子EN输入为高电平时，光电耦合器OU1的对应光耦处于闭路状态，其对应侧的输入端为低电平，输出为高电平，使得译码芯片U1的使能引脚G2A及G2B得到低电平，G1为高电平，译码芯片U1将OU1正向耦合的编码信号输入A、B、C进行译码，然后在指定的引脚输出低电平，其余全部为高电平，经过反相器U2反相后，得到指定引脚的高电平，其余为低电平，达到选择的目的。

参照图3，矩阵行信号写入电路103主要包括两个光电耦合器（分别是OU2及OU3）（选用型号TLP521-4）和十六个限流电阻（分别是R9、R10…R24）连接组成，开关量信号的八个批量输入端子（分别是DI0、DI1…DI7）分别同时连接两个光电耦合器（OU2及OU3）输入侧的输入端，然后分别串联一个电阻后（如图3中的R9、R10…R15）连接到接地端；

5V电源分成八路分别对应连接到光电耦合器（OU2及OU3）输出侧的八个输入端，光电耦合器（OU2及OU3）输出侧的八个对应输出端分别串联一个电阻后与连接点（分别是F1、F2…F8）一一对应连接。

开关量信号的八个批量输入端子（分别是DI0、DI1…DI7）的信号经过两个光电耦合器（OU2及OU3）实现电气隔离，而矩阵行信号写入电路103与矩阵逻辑电路104的连接点（分别是F1、F2…F8）的电平变化随着开关量信号的批量输入端子（分别是DI0、DI1…DI7）的变化而相应变化。

参照图4，矩阵逻辑电路104主要包括16个与非门器件（分别是NA1、NA2…NA16，选用二输入型与非门器件的型号为74SL00）按照矩阵的形式连接组成，从上往下为四排，每排从左到右布置四个与非门器件，第一排分别为NA1、NA3、NA5、NA7，第二排分别为NA2、NA4、NA6、NA8，第三排分别为NA9、NA11、NA13、NA15，第四排分别为NA10、NA12、NA14、NA16；其中的与非门器件NA1、NA2作为第一对，NA3、NA4作为第二对，总共组成八对，下面以第一对与非门器件NA1、NA2的连接关系来说明，其他各对连接原理相同，依次类推：

第一对与非门器件（NA1和NA2），每个与非门器件的A输入端（2-5-10-13引脚）均与Col1同时连接构成一路输入，与非门器件NA1的B输入端（1-4-9-12引脚）分别与连接点F1、F2、F3、F4对应连接，同时与非门器件NA2的B输入端（1-4-9-12引脚）分别与连接点F5、F6、F7、F8对应连接构成另一路输入；两个与非门器件均与5V电源连接，两个与非门器件的四个输出引脚依次分别直接输出到八个连接点（分别是Q1、Q2、Q3、Q4，Q5、Q6、Q7、Q8）；

第二对与非门器件（NA3和NA4）中的每组与非门的八个A输入端同时连接到连接点Col2，与非门器件NA3的B输入端（1-4-9-12引脚）分别与连接点F1、F2、F3、F4对应连接，同时与非门器件NA4的B输入端（1-4-9-12引脚）分别与连接点F5、F6、F7、F8对应连接构成另一路输入；两个与非门器件均与5V电源连接，两个与非门器件的四个输出引脚依次分别直接输出到另外八个连接点（分别是Q9、Q10、Q11、Q12，Q13、Q14、Q15、Q16），其余各组依次类推采用同样原理连接而成。

当Col1、Col2…Col8的信号为低电平时，即是NA1、NA2…NA16中与之相连接的每组与非门的两个求与输入端至少有一个信号为低电平，故其对应的输出Q端得到高电平；当接点Col1、Col2…Col8之一为高电平，若接点F1、F2…F8通过与之相连接的逻辑器件求与非的结果与接点F1、F2…F8反相输出到Q端，即是将接点F1、F2…F8反相复制到接点为高的那一列，其余电平为低的列保持全高输出。

参照图5、图6，信号锁存驱动电路105主要包括八个锁存器（U3、U4…U10）（选用型号74LS373）、十六个光电耦合器（OU4、OU5…OU18、OU19）（选用型号TLP521-4）、64个开关管（D1、D2…D64）（选用型号IRF3205）和多个限流电阻（R25、R26...R216）连接组成。八个锁存器（U3、U4…U10）的锁存使能端分别连接到八个连接点（分别是Col1、Col2…Col8），连接点（Q1、Q2…Q64）按照与接点（Col1、Col2…Col8）的逻辑关系每八个点分为一组，共8组，由于图示所限，图中仅显示了两组输出，即锁存器U3及锁存器U10的连接电路，其他6组与该两组结构一致，仅连接的输入输出信号的序号不同，在此不予重复描述。

其中的第一组连接关系是，锁存器U3的八个输入端（D0、D1…D7）与矩阵逻辑电路104的输出接点（Q1、Q2…Q8）对应连接，锁存器U3的八个输出端分别与两个光电耦合器（OU4和OU5）输入侧的四个负端对应连接，两个光电耦合器（OU4和OU5）输入侧的四个正端分别串联一个电阻（分别是R89、R90、R91、R92，以及R93、R94、R95、R96）后与5V电源VCC连接；

两个光电耦合器（OU4和OU5）输出侧输入端直接与24V电源连接，输出侧输出端分别串联一个电阻（分别是R153…R160）后连接到各自对应的一个开关管（分别是D1、D2…D8）的栅极，开关管采用低压侧控制方式，每个开关管的源极直接接地；同时每个开关管的栅极分别连接一个下拉电阻（分别是R25、R26…R32）后接地。

当接点（Col1、Col2…Col8）的信号为高时，锁存器（U3、U4…U10）的锁存使能，将输入口的信号进行锁存；当接点（Col1、Col2…Col8）的信号为低电平时，锁存器将所存的信号进行输出。

矩阵逻辑电路104的输出接点（Q1、Q2…Q64）是低电平有效，所以当其为低时，其高低电平贯穿电流使OU4…OU19的对应光耦处于闭路，其输出导通，同时打开对应开关管（D1、D2…D64），下拉电阻（R25、R26…R88）起分压作用下，保证开关管不被烧坏。当接点（Q1、Q2…Q64）是低电平的，光耦（OU4…OU19）处于断路状态，其输出为低电平，同时在下拉电阻（R25、R26…R88）的作用下，关闭可靠。

信号锁存驱动电路5的锁存器锁存反向驱动光电耦合器，光电耦合器输出直接驱动功率开关管，具有较强的带负载能力。采用光电耦合器隔离，实现了控制器数字信号输出与被控对象的隔离，保证了控制器的安全性。

本发明采用基于矩阵式和二进制译码进行矩阵列扫描的开关量驱动器，采用3-8译码芯片74LS138扩展为64输出点的电路，利用控制器的12个输出点就能控制64个开关量设备；采用4-16译码芯片74LS154同样的接线方法，利用控制器的13个输出点就能控制128个开关量设备。将多个开关量驱动器的矩阵点列的选择信号输入端子A、B、C，开关量信号的批量输入端子（DI0、DI1…DI7）进行并联，对不同的驱动器的允许选择使能端子EN进行控制可实现容量的成倍扩展。大大节约输出通道，同时远程采集时布线简洁，是一种理想的分布式采集的低成本解决方案。

Claims (4)

1.一种矩阵式开关量驱动器，其特点在于：包括直流降压电路（101）、矩阵列扫描电路（102）、矩阵行信号写入电路（103）、矩阵逻辑电路（104）和信号锁存驱动电路（105）五部分连接组成，直流降压电路（101）分别与矩阵列扫描电路（102）、矩阵行信号写入电路（103）、矩阵逻辑电路（104）、信号锁存驱动电路（105）的对应电源端连接，矩阵列扫描电路（102）和矩阵行信号写入电路（103）的输出端同时与矩阵逻辑电路（104）的对应输入端连接，矩阵列扫描电路（102）和矩阵逻辑电路（104）的输出端与信号锁存驱动电路（105）的对应输入端连接，

所述矩阵列扫描电路（102）主要包括一个光电耦合器OU1、一个译码芯片U1以及反相器U2、以及八个限流电阻连接组成，具体连接结构是：

将编码信号输入端A、B、C和EN分别对应连接到光电耦合器OU1的四路输入引脚输入端，该四路输入引脚输出端还各自对应串联一个电阻后再分别连接到接地端；5V电压端分成并联的四路分别对应串联一个电阻后接入光电耦合器OU1的信号输出侧的输入端，编码信号EN、A、B、C的对应输出端分别与译码芯片U1的四个输入端口G1、A、B、C对应连接；另外，译码芯片U1的两个使能端G2A和G2B同时连接到编码信号EN的光电耦合器OU1输出侧的输入引脚；译码芯片U1的八路输出信号分别与反相器U2的八个对应输入端连接，反相器U2的两个使能端直接接地，反相器U2的八个输出端分别对应连接到Col1、Col2…Col8端口，Col1、Col2…Col8表示该矩阵列扫描电路（102）的列输出信号分别与矩阵逻辑电路（104）、信号锁存驱动电路（105）的对应连接点，译码芯片U1、反相器U2的电源端Vcc均与5V电压源连接，5V电压源连接到直流降压电路（101）的直流变换器DC-DC的5V输出端。

2.根据权利要求1所述的矩阵式开关量驱动器，其特征在于：所述的矩阵行信号写入电路（103）主要包括两个光电耦合器和十六个限流电阻连接组成，具体连接结构是：

开关量信号中的四个批量输入端子分别对应连接光电耦合器OU2输入侧的输入端，然后分别串联一个电阻后连接到接地端；开关量信号中的另外四个批量输入端子分别对应连接光电耦合器OU3输入侧的输入端，然后分别串联一个电阻后连接到接地端；

5V电源分成八路分别对应连接到光电耦合器OU2及OU3输出侧的八个输入端，光电耦合器OU2及OU3输出侧的八个对应输出端分别串联一个电阻后与连接点F1、F2…F8一一对应连接，连接点F1、F2…F8为该矩阵行信号写入电路（103）与矩阵逻辑电路（104）的对应连接点。

3.根据权利要求2所述的矩阵式开关量驱动器，其特征在于：所述的矩阵逻辑电路（104）主要包括16个与非门器件按照矩阵的形式连接组成，具体连接结构是：

该矩阵从上往下为四排，每排从左到右布置四个与非门器件，第一排分别为NA1、NA3、NA5、NA7，第二排分别为NA2、NA4、NA6、NA8，第三排分别为NA9、NA11、NA13、NA15，第四排分别为NA10、NA12、NA14、NA16；其中的与非门器件NA1、NA2作为第一对，NA3、NA4作为第二对，依次类推，总共组成八对，

其中的第一对与非门器件NA1和NA2，每个与非门器件的A输入端2-5-10-13引脚均与Col1同时连接构成一路输入，与非门器件NA1的B输入端1-4-9-12引脚分别与连接点F1、F2、F3、F4对应连接，同时与非门器件NA2的B输入端1-4-9-12引脚分别与连接点F5、F6、F7、F8对应连接构成另一路输入；两个与非门器件均与5V电源连接，两个与非门器件的四个输出引脚依次分别直接输出到八个连接点Q1、Q2、Q3、Q4，Q5、Q6、Q7、Q8，Q1、Q2…Q64分别表示该个矩阵逻辑电路（104）与信号锁存驱动电路（105）的连接点，

其他各对的连接关系依照第一对，依次实施。

4.根据权利要求3所述的矩阵式开关量驱动器，其特征在于：所述的信号锁存驱动电路（105）主要包括八个锁存器U3、U4…U10、十六个光电耦合器OU4、OU5…OU19、64个开关管D1、D2…D64和多个限流电阻连接组成，具体连接结构是：

八个锁存器U3、U4…U10的锁存使能端分别连接到八个连接点Col1、Col2…Col8，连接点Q1、Q2…Q64按照与接点Col1、Col2…Col8的逻辑关系每八个点分为一组，共8组，

其中的第一组连接关系是，锁存器U3的八个输入端D0、D1…D7与矩阵逻辑电路（104）的输出接点Q1、Q2…Q8对应连接，锁存器U3的八个输出端分别与两个光电耦合器OU4和OU5输入侧的四个负端对应连接，两个光电耦合器OU4和OU5输入侧的四个正端分别串联一个电阻后与5V电源VCC连接；两个光电耦合器OU4和OU5输出侧输入端直接与24V电源连接，输出侧输出端分别串联一个电阻后连接到各自对应的一个开关管D1、D2…D8的栅极，开关管采用低压侧控制方式，每个开关管的源极直接接地；同时每个开关管的栅极分别连接一个下拉电阻后接地，

其他各组的连接关系依照第一组，依次实施。

Images