CN102510351B - 一种数据通信总线的收发数据方法 - Google Patents
一种数据通信总线的收发数据方法 Download PDFInfo
- Publication number
- CN102510351B CN102510351B CN201110287879.9A CN201110287879A CN102510351B CN 102510351 B CN102510351 B CN 102510351B CN 201110287879 A CN201110287879 A CN 201110287879A CN 102510351 B CN102510351 B CN 102510351B
- Authority
- CN
- China
- Prior art keywords
- data
- txdata
- controlling mechanism
- rxdata
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明公开了一种数据通信总线的收发数据方法，采用类ANY-PHY总线进行数据收发，其中：采用数据发送开始信号(Tsx)、发送数据准备信号(Trdy)、以及发送数据传输有效信号(Txvld)控制数据的发送：当Tsx有效时，开始在数据发送通道Txdata上发送数据通道号；当Trdy有效时，开始在Txdata上发送控制机制信息；当Txvld有效时，开始在Txdata上发送数据包；采用数据接收开始信号(Rsx)、数据包开始接收信号(Rsop)、以及接收数据有效信号(Rval)控制数据的接收：当Rsx有效时，开始在数据接收通道Rxdata上接收数据通道号；当Rsop有效时，开始在Rxdata上接收控制机制信息；当Rval有效时，开始在Rxdata上接收数据包。利用本发明，可以提高多通道高速并行数据总线的性能和功能扩展性。
Description
技术领域
本发明涉及网络数据通信总线应用领域，尤其涉及一种数据通信总线的收发数据方法。
背景技术
ANY-PHY是一种多通道高速并行数据总线接口，目前中/高端数据通信板卡中常采用ANY-PHY总线接口进行数据收发处理。现有标准的ANY-PHY总线接口的数据收发处理方案中：在通信板卡发送数据时，采用数据发送开始信号(Tsx)控制数据的发送，当Tsx有效时，数据发送通道(Txdata)会先发送数据通道号，然后直接发送数据包，发送数据包的字节长度是可变的；在通信板卡接收数据时，采用数据接收开始信号(Rsx)控制数据的接收，当Rsx有效时，数据接收通道(Rxdata)会线接收数据的通道号，然后直接接收数据包，且数据包的字节长度是可变的。
图1为现有的数据通信板卡中采用ANY-PHY总线接口的一种结构示意图。参见图1，数据通信板卡100通过串行总线如PCIe总线与外部板卡进行通信，在数据通信板卡100内部，包括现场可编程门阵列(FPGA)模块1，用于实现PCIe总线接口收发外部数据以及直接存储器存取(DMA，DirectMemory Access)等处理操作，所述数据存储功能由一DDR2同步动态随机存储器(DDR2 sdram)实现，所述FPGA模块2a和2b通过ANY-PHY总线与FPGA模块1连接，用于对所述PCIe总线中的串行数据和通信板卡上层程序的并行数据之间进行转换，所述FPGA模块2a和2b内部主要包括数据缓存(DATA buffer)和高级数据链路控制(HDLC，High-Level Data LinkControl)等处理，所述FPGA模块2a和2b还分别连接DDR2 sdram，用于数据的存储。
对于图1所示的采用PCIe等串行总线且需要进行DMA处理操作的通信板卡，由于现有的ANY-PHY总线接口方案中没有任何标识信息用于附加控制和调整，因此其性能不高，功能扩展性差，尤其不方便采用串行总线进行DMA处理操作。
发明内容
有鉴于此，本发明的主要目的在于提供一种数据通信总线的收发数据方法，以提高多通道高速并行数据总线的性能和功能扩展性。
本发明的技术方案是这样实现的：
一种数据通信总线的收发数据方法，采用类ANY-PHY总线进行数据收发，其中：
采用数据发送开始信号Tsx、发送数据准备信号Trdy、以及发送数据传输有效信号Txvld控制数据的发送：当Tsx有效时，开始在数据发送通道Txdata上发送数据通道号；当Trdy有效时，开始在Txdata上发送控制机制信息；当Txvld有效时，开始在Txdata上发送数据包；
采用数据接收开始信号Rsx、数据包开始接收信号Rsop、以及接收数据有效信号Rval控制数据的接收：当Rsx有效时，开始在数据接收通道Rxdata上接收数据通道号；当Rsop有效时，开始在Rxdata上接收控制机制信息；当Rval有效时，开始在Rxdata上接收数据包。
优选的，所述在Txdata上发送的控制机制信息包括：发送数据的长度信息；该方法进一步包括：根据所述发送数据的长度信息预先分配存储数据的地址空间。
优选的，所述在Txdata上发送的控制机制信息进一步包括：默认数据正常发送标识；该方法进一步包括：识别所述Txdata上的控制机制信息，在识别出是默认数据正常发送标识时，对当前Txdata上所发送的数据包进行正常数据发送处理。
优选的，所述在Txdata上发送的控制机制信息进一步包括：服务质量QOS标识；该方法进一步包括：识别所述Txdata上的控制机制信息，在识别出是QOS标识时，优先发送当前Txdata上所发送的数据包。
优选的，所述在Txdata上发送的控制机制信息进一步包括：带内管理标识；该方法进一步包括：识别所述Txdata上的控制机制信息，在识别出是带内管理标识时，对当前Txdata上所发送的数据包进行带内管理处理。
优选的，所述在Rxdata上接收的控制机制信息包括：接收数据的长度信息；该方法进一步包括：根据所述接收数据的长度信息预先分配存储数据的地址空间。
优选的，所述在Rxdata上接收的控制机制信息包括：默认数据正常接收标识；该方法进一步包括：识别所述Rxdata上的控制机制信息，在识别出是默认数据正常接收标识时，对当前Rxdata上的所接收的数据包进行正常数据接收处理。
优选的，所述在Rxdata上接收的控制机制信息包括：带内管理标识；该方法进一步包括：识别所述Rxdata上的控制机制信息，在识别出是带内管理标识时，对当前Rxdata上所接收的数据包进行带内管理处理。
优选的，所述在Txdata上发送的控制机制信息共有2个字节，其中前2个比特表示所述默认数据正常发送标识、或QOS标识、或带内管理标识，后14个比特表示发送数据的长度信息；所述在Rxdata上接收的控制机制信息共有2个字节，其中前2个比特表示所述默认数据正常发送标识、或带内管理标识，后14个比特表示接收数据的长度信息。
优选的，当Txvld有效时，开始在所述Txdata上采用8字节的固定长度发送数据包；当Rval有效时，开始在Rxdata上采用8字节的固定长度接收数据包。
与现有技术相比，本发明所提供的方法在标准ANY-PHY总线的收发数据通道上，增加了控制机制信息，形成了一种类ANY-PHY总线方案，通过类ANY-PHY总线收发数据通道上的这些控制机制信号，可以实现在类ANY-PHY总线中传输数据的同时标识附加控制和调整信息，以此为基础可以实现多种附加功能应用，提高了现有多通道高速并行数据总线的性能和功能扩展性，为设计高性能及多功能的数据通信板卡提供了一种非常方便的数据传输基础方案。尤其是，本发明可以提高采用PCIe等串行总线且需要进行DMA处理操作的便利性、灵活性、以及处理性能。
更为具体的，本发明在类ANY-PHY总线的收发数据通道上，增加了2个字节(Bytes)的共16比特(bit)的标识位，在这16bit位宽中，其中14bit用于标识发送数据的字节长度，在这14bit中，主要存放收发数据包的字节长度，只要发送数据字节长度不超过214 bit，则将以便于预留分配不超过214 bit数据存储地址空间，另外2bit用于标识服务质量(Qos)、带内管理等标识信息，以便于识别具有优先发送的Qos数据包及管理控制信息。这些机制可以有效的提升数据包处理效率及数据收发调度优先级。
附图说明
图1为现有的数据通信板卡中采用ANY-PHY总线接口的一种结构示意图；
图2为本发明所述的类ANY-PHY总线发送通道号的轮询时序图；
图3为本发明所述的类ANY-PHY总线的发送数据的时序图；
图4为本发明所述的类ANY-PHY总线的接收数据的时序图。
具体实施方式
下面结合附图及具体实施例对本发明再作进一步详细的说明。
本发明的核心技术方案是：在标准ANY-PHY总线的Txdata及Rxdata数据通道增加标识位，作为控制机制信息的标识位，可以实现在数据收发中的数据协议标识判别，如收发数据的长度、Qos、带内管理等标识信息，从而实现了一种类ANY-PHY总的多通道高速并行数据总线，提高多通道高速并行数据总线的性能和功能扩展性。
本发明所述的方法包括数据发送和数据接收两部分。
图2为本发明所述的类ANY-PHY总线发送通道号的轮询时序图。该时序图与发送数据时序图相对独立，在发送数据之前，首先需要轮询发送数据的通道号，知道了发送数据的通道号再发送数据。
图3为本发明所述的类ANY-PHY总线的发送数据的时序图。参见图2和图3，在本发明所述的类ANY-PHY总线中，包括以下发送信号：
Txclk：发送时钟信号，作为发送端信号上升沿采样时钟。
Trdy：发送数据准备信号，当Trdy有效时，开始在Txdata上发送控制机制信息。
Txvld：发送数据传输有效信号，当Txvld有效时，开始在Txdata上发送数据包。
Tsx：数据发送开始信号，当Tsx有效时，开始在数据发送通道Txdata上发送数据通道号。
Teop：发送数据传输结束信号，表明正在传输最后一个数据包。
Terr：发送数据传输error信号，当Terr高有效，表明数据传输错误。
Txprty：发送数据传输奇偶信号。表明Txdata[7:0]信号中奇偶信号
Txdata[7:0]：发送数据包。
Txaddr[7:0]：发送通道地址信号。
Tpa：发送通道号反馈信号，当Txaddr[7:0]在地址通道上发送通道号，Tpa反馈所发送的通道号，表明发送的地址通道号。
在现有的标准ANY-PHY总线的收发数据通道中，是没有用于标识控制机制信息的标识位的，为弥补标准ANY-PHY总线的数据收发通道上这些协议机制的不足，本发明在标准的ANY-PHY总线的收发数据通道中，在数据通道号的后面增加了用于标识控制机制信息的标识位，所述标识位的长度并不严格限定，例如在图3所示的实施例中，所述标识位长为2个字节，即共16bit。
在Txdata中的这16bit的标识位中，其中14bit用于标识发送数据的字节长度，在这14bit中，主要存放收发数据包的字节长度，只要发送数据字节长度不超过214 bit，则可便于预留分配不超过214 bit数据存储地址空间，另外2bit用于标识默认数据正常发送、服务质量(Qos)、带内管理等标识信息，以便于识别具有优先发送的Qos数据包及管理控制信息。
与现有标准的ANY-PHY总线相区别之处，本发明所述的类ANY-PHY总线中，对于发送时序实现方式，采用所述数据发送开始信号Tsx、发送数据准备信号Trdy、以及发送数据传输有效信号Txvld控制数据的发送：当Tsx有效时，开始在数据发送通道Txdata上发送数据通道号；当Trdy有效时，开始在Txdata上发送控制机制信息；当Txvld有效时，开始在Txdata上发送数据包。
在图3所述Txdata中的2字节的标识位中，前2bit可以表示默认数据正常发送标识、或服务质量QOS标识、或数据带内管理标识，或者还可以是其他的控制标识。通过这些控制机制标识，可以实现在ANY-PHY总线中传输数据多种附加功能应用，为设计提高性能及功能提供了更为方便的一种方式。
如表1所示为所述Txdata中的2字节标识位的前2bit不同值所表示的控制机制信息：
| 标识位0 | 标识位1 | 控制机制信息的含义 |
| 0 | 0 | 默认数据正常发送 |
| 1 | 0 | 数据带内管理 |
| 0 | 1 | Qos标识 |
| 1 | 1 | 标识保留位(即可以用于标识其他控制标识) |
表1
图3所述在Txdata中的2字节的标识位中，后14bit用于标识发送数据的字节长度，在这14bit中，主要存放收发数据包的字节长度，只要发送数据字节长度不超过214bit，则可便于预留分配不超过214bit数据存储地址空间。这样对于接收端，可以根据发送字节长度，预留分配数据存储地址空间，为接收端采用DMA方式存取数据的方式，使用更加灵活。另外，为防止数据溢出，在本发明的另一实施例中，当Txvld有效时，开始在所述Txdata上可以采用8字节的固定长度发送数据包。
一个完整的类ANY-PHY总线的发送数据过程如下：
步骤301、在Txclk同步时钟上升沿，Txaddr[7:0]在地址通道上发送通道号，当Tpa反馈所发送的通道号时，表明本次发送数据的通道号准备好。
采用步骤301所述的方式，可以增加地址发送通道锁存，提高多通道发送的性能。当然，此步骤也可以采用现有标准ANY-PHY总线准备通道号的方式。
步骤302、在Txclk同步时钟上升沿有效时，且当Tsx信号高有效时，表明可以开始发送数据信号，此时先在数据发送通道Txdata上发送已准备好的数据通道号。
步骤303、当Trdy有效时，开始在Txdata上发送控制机制信息，例如图3所示实施例为发送所述2Bytes的标识位。
步骤304、当Txvld有效时，开始在Txdata上发送数据包，并根据所述控制机制信息对发送数据包进行控制管理。例如：
根据所述控制机制信息的后14bit所标识的发送数据的长度信息，预先分配存储数据的地址空间，从而提升数据包的处理效率。
根据表1所示内容识别控制机制信息中前2bit所标识的信息，如果是默认数据正常发送标识，对当前Txdata上所发送的数据包进行正常数据发送处理；如果是QOS标识，优先发送当前Txdata上所发送的数据包；如果是带内管理标识，对当前Txdata上所发送的数据包进行带内管理处理。
步骤305、当数据在已知数据传输长度发送完成之后，数据发送的最后1Bytes信号作为Teop信号判别这一数据段传输完成的标识信号。当这一数据段传输完成，Teop信号将置为高，以结束这一数据段传输。
图4为本发明所述的类ANY-PHY总线的接收数据的时序图。参见图4，在本发明所述的类ANY-PHY总线中，包括以下接收信号：
Rxclk：接收时钟信号，作为接收端信号上升沿采样时钟。
Renb：数据接收信号使能，当信号为低时，表明数据可以传输。
Rval：接收数据有效信号，当Rval有效时，开始在Rxdata上接收数据包。
Rsop：数据包开始接收信号，当Rsop有效时，开始在Rxdata上接收控制机制信息。
Rsx：数据接收开始信号，当Rsx有效时，开始在数据接收通道Rxdata上接收数据通道号。
Reop：数据接收结束信号，表明正在接收最后一个数据包。
Rerr：数据接收error信号，当Rerr信号为高，表明数据接收错误。
Rxprty：接收数据传输奇偶信号。表明Rxdata[7:0]信号中奇偶信号
Rxdata[7:0]：数据接收通道。
如图4所示，本发明在Rxdata中的数据通道号的后面增加了用于标识控制机制信息的标识位，所述标识位的长度并不严格限定，例如在图4所示的实施例中，所述标识位长为2个字节，即共16bit。
在Rxdata中的这16bit的标识位中，其中14bit用于标识接收数据的字节长度，在这14bit中，主要存放收发数据包的字节长度，只要接收数据字节长度不超过214bit，则可便于预留分配不超过214bit数据存储地址空间，另外2bit用于标识默认数据正常接收、带内管理等标识信息，以便于识别管理控制信息。
与现有标准的ANY-PHY总线相区别之处，本发明所述的类ANY-PHY总线中，对于接收时序实现方式，采用数据接收开始信号Rsx、数据包开始接收信号Rsop、以及接收数据有效信号Rval控制数据的接收：当Rsx有效时，开始在数据接收通道Rxdata上接收数据通道号；当Rsop有效时，开始在Rxdata上接收控制机制信息；当Rval有效时，开始在Rxdata上接收数据包。
在图4所述Rxdata中的2字节的标识位中，前2bit可以表示默认数据正常接收标识、或数据带内管理标识，或者还可以是其他的控制标识。通过这些控制机制标识，可以实现在ANY-PHY总线中传输数据多种附加功能应用，为设计提高性能及功能提供了更为方便的一种方式。
如表2所示为所述Rxdata中的2字节标识位的前2bit不同值所表示的控制机制信息：
| 标识位0 | 标识位1 | 控制机制信息的含义 |
| 0 | 0 | 默认数据正常接收 |
| 1 | 0 | 数据带内管理 |
| 0 | 1 | 标识保留位(即可以用于标识其他控制标识) |
| 1 | 1 | 标识保留位(即可以用于标识其他控制标识) |
表2
图4所述在Rxdata中的2字节的标识位中，后14bit用于标识接收数据的字节长度，在这14bit中，主要存放收发数据包的字节长度，只要接收数据字节长度不超过214bit，则可便于预留分配不超过214bit数据存储地址空间。另外，为防止数据溢出，在本发明的另一实施例中，当Rval有效时，开始在Rxdata上采用8字节的固定长度接收数据包。
一个完整的类ANY-PHY总线的接收数据过程如下：
步骤401、在Rxclk同步时钟上升沿有效时，且当Renb接收数据信号使能为低、同时Rsx有效时，表明可以开始接收数据信号，此时先在数据接收通道Rxdata上接收数据通道号。
步骤402、当Rsop有效时，开始在Rxdata上接收控制机制信息。例如图4所示实施例为接收所述2Bytes的标识位。
步骤403、当Rval有效时，开始在Rxdata上接收数据包，并根据所述控制机制信息对接收数据包进行控制管理。例如：
根据所述控制机制信息的后14bit所标识的接收数据的长度信息，预先分配存储数据的地址空间，从而提升数据包的处理效率。
根据表2所示内容识别控制机制信息中前2bit所标识的信息，如果是默认数据正常接收标识，对当前Rxdata上的所接收的数据包进行正常数据接收处理；如果是带内管理标识，对当前Rxdata上所接收的数据包进行带内管理处理。
步骤404、当数据在已知数据传输长度接收完成之后，数据接收完成的最后1Bytes信号作为Reop信号判别这一数据段接收完成的标识信号。当这一数据段接收完成，Reop信号将置为高，以结束这一数据段的数据接收。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (9)
1.一种数据通信总线的收发数据方法，其特征在于，采用类ANY-PHY总线进行数据收发，其中：
采用数据发送开始信号Tsx、发送数据准备信号Trdy、以及发送数据传输有效信号Txvld控制数据的发送：当Tsx有效时，开始在数据发送通道Txdata上发送数据通道号；当Trdy有效时，开始在Txdata上发送控制机制信息，所述控制机制信息包括：发送数据的长度信息；当Txvld有效时，开始在Txdata上发送数据包；
采用数据接收开始信号Rsx、数据包开始接收信号Rsop、以及接收数据有效信号Rval控制数据的接收：当Rsx有效时，开始在数据接收通道Rxdata上接收数据通道号；当Rsop有效时，开始在Rxdata上接收控制机制信息，根据该控制机制信息中的所述发送数据的长度信息预先分配存储数据的地址空间，采用直接存储器存取DMA方式存取数据；当Rval有效时，开始在Rxdata上接收数据包。
2.根据权利要求1所述的方法，其特征在于，
所述在Txdata上发送的控制机制信息进一步包括：默认数据正常发送标识；
该方法进一步包括：识别所述Txdata上的控制机制信息，在识别出是默认数据正常发送标识时，对当前Txdata上所发送的数据包进行正常数据发送处理。
3.根据权利要求1所述的方法，其特征在于，
所述在Txdata上发送的控制机制信息进一步包括：服务质量QOS标识；
该方法进一步包括：识别所述Txdata上的控制机制信息，在识别出是QOS标识时，优先发送当前Txdata上所发送的数据包。
4.根据权利要求1所述的方法，其特征在于，
所述在Txdata上发送的控制机制信息进一步包括：带内管理标识；
该方法进一步包括：识别所述Txdata上的控制机制信息，在识别出是带内管理标识时，对当前Txdata上所发送的数据包进行带内管理处理。
5.根据权利要求1所述的方法，其特征在于，
所述在Rxdata上接收的控制机制信息包括：接收数据的长度信息；
该方法进一步包括：根据所述接收数据的长度信息预先分配存储数据的地址空间。
6.根据权利要求5所述的方法，其特征在于，
所述在Rxdata上接收的控制机制信息包括：默认数据正常接收标识；
该方法进一步包括：识别所述Rxdata上的控制机制信息，在识别出是默认数据正常接收标识时，对当前Rxdata上的所接收的数据包进行正常数据接收处理。
7.根据权利要求5所述的方法，其特征在于，
所述在Rxdata上接收的控制机制信息包括：带内管理标识；
该方法进一步包括：识别所述Rxdata上的控制机制信息，在识别出是带内管理标识时，对当前Rxdata上所接收的数据包进行带内管理处理。
8.根据权利要求2所述的方法，其特征在于，
所述在Txdata上发送的控制机制信息共有2个字节，其中前2个比特表示所述默认数据正常发送标识、或QOS标识、或带内管理标识，后14个比特表示发送数据的长度信息；
所述在Rxdata上接收的控制机制信息共有2个字节，其中前2个比特表示所述默认数据正常发送标识、或带内管理标识，后14个比特表示接收数据的长度信息。
9.根据权利要求8所述的方法，其特征在于，当Txvld有效时，开始在所述Txdata上采用8字节的固定长度发送数据包；当Rval有效时，开始在Rxdata上采用8字节的固定长度接收数据包。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110287879.9A CN102510351B (zh) | 2011-09-26 | 2011-09-26 | 一种数据通信总线的收发数据方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110287879.9A CN102510351B (zh) | 2011-09-26 | 2011-09-26 | 一种数据通信总线的收发数据方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102510351A CN102510351A (zh) | 2012-06-20 |
| CN102510351B true CN102510351B (zh) | 2014-06-18 |
Family
ID=46222405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110287879.9A Active CN102510351B (zh) | 2011-09-26 | 2011-09-26 | 一种数据通信总线的收发数据方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102510351B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111405040B (zh) * | 2020-03-16 | 2021-05-07 | 北京星际荣耀空间科技股份有限公司 | 一种实时数据处理方法、装置及设备 |
| CN112559428A (zh) * | 2020-12-21 | 2021-03-26 | 苏州易行电子科技有限公司 | 一种基于PCIe的HDLC控制器的FPGA芯片 |
| CN113282532B (zh) * | 2021-06-11 | 2021-10-15 | 成都爱旗科技有限公司 | 一种通信装置、通信装置的通信方法和电子设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6671758B1 (en) * | 2000-06-29 | 2003-12-30 | Pmc-Sierra, Inc. | Bus interface for cell and/or packet data transfer |
| CN1466317A (zh) * | 2002-06-27 | 2004-01-07 | 深圳市中兴通讯股份有限公司 | 多路解复用发送受控器 |
| CN1620008A (zh) * | 2003-11-19 | 2005-05-25 | 华为技术有限公司 | 一种实现数据传输快速响应的方法 |
| CN101278506A (zh) * | 2005-08-23 | 2008-10-01 | 美商传威股份有限公司 | 多分组接口 |
-
2011
- 2011-09-26 CN CN201110287879.9A patent/CN102510351B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6671758B1 (en) * | 2000-06-29 | 2003-12-30 | Pmc-Sierra, Inc. | Bus interface for cell and/or packet data transfer |
| CN1466317A (zh) * | 2002-06-27 | 2004-01-07 | 深圳市中兴通讯股份有限公司 | 多路解复用发送受控器 |
| CN1620008A (zh) * | 2003-11-19 | 2005-05-25 | 华为技术有限公司 | 一种实现数据传输快速响应的方法 |
| CN101278506A (zh) * | 2005-08-23 | 2008-10-01 | 美商传威股份有限公司 | 多分组接口 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102510351A (zh) | 2012-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5475681A (en) | Wireless in-building telecommunications system for voice and data communications | |
| CN100499872C (zh) | 没有回声消除的ip语音通信的装置和方法 | |
| JP5529977B2 (ja) | ディジタル装置とｒｆ装置との間のイーサネット（登録商標）データを送受信する方法及びその装置 | |
| EP1687997B1 (en) | A method and apparatus to provide data streaming over a network connection in a wireless mac processor | |
| CN103346977B (zh) | 一种数据资源的动态分配方法 | |
| US8934890B2 (en) | Transmission of data bursts on a constant data rate channel | |
| CN102567261B (zh) | 增强型spi控制器、增强型spi的通讯系统及传送数据方法 | |
| CN110268647B (zh) | 用于具有可扩展分层架构的低延迟无线通信的方法和系统 | |
| JP4608789B2 (ja) | マルチアクセス通信システム及びデータ送受信装置 | |
| CN100542180C (zh) | 一种高级数据链路控制通道带宽动态调整中的方法及装置 | |
| AU751233B2 (en) | Parallel backplane physical layer interface with scalable data bandwidth | |
| CN106411740A (zh) | 基于以太网控制器的网络端口扩展方法 | |
| US20050005049A1 (en) | Method and data structure for random access via a bus connection | |
| CN103605632A (zh) | 一种axi总线与ahb总线的通信方法与装置 | |
| CN102510351B (zh) | 一种数据通信总线的收发数据方法 | |
| TW200900933A (en) | Virtual pipe for wire adapter communications | |
| US20110200130A1 (en) | Method and apparatus for transmitting/receiving data in mu-mimo system | |
| CN104135357B (zh) | 一种基于双工结构的短波网络轮询传输方法 | |
| CN105530154B (zh) | 1553b与同步485通讯协议转换器 | |
| CN107659456A (zh) | 一种基于rs485通信的数据冲突传输方法 | |
| CN101415027B (zh) | 基于hdlc协议的通讯模块及数据实时转发存储控制方法 | |
| EP1091523B1 (en) | Speed converter for IEEE-1394 serial bus network | |
| CN100591067C (zh) | 一种用逻辑实现sdh和以太网速率适配的方法 | |
| CN104346310B (zh) | 一种高性能i2c从机数据交换电路及方法 | |
| CN106487711A (zh) | 一种缓存动态分配的方法以及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: 610041 15-24 floor, 1 1 Tianfu street, Chengdu high tech Zone, Sichuan Patentee after: MAIPU COMMUNICATION TECHNOLOGY Co.,Ltd. Address before: 610041 Sichuan city of Chengdu province high tech Zone nine Hing Road No. 16 building, Maipu Patentee before: MAIPU COMMUNICATION TECHNOLOGY Co.,Ltd. |
|
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: 610041 nine Xing Xing Road 16, hi tech Zone, Sichuan, Chengdu Patentee after: MAIPU COMMUNICATION TECHNOLOGY Co.,Ltd. Address before: 610041 15-24 floor, 1 1 Tianfu street, Chengdu high tech Zone, Sichuan Patentee before: MAIPU COMMUNICATION TECHNOLOGY Co.,Ltd. |