CN100542180C - 一种高级数据链路控制通道带宽动态调整中的方法及装置 - Google Patents

一种高级数据链路控制通道带宽动态调整中的方法及装置 Download PDF

Info

Publication number
CN100542180C
CN100542180C CNB2007100958881A CN200710095888A CN100542180C CN 100542180 C CN100542180 C CN 100542180C CN B2007100958881 A CNB2007100958881 A CN B2007100958881A CN 200710095888 A CN200710095888 A CN 200710095888A CN 100542180 C CN100542180 C CN 100542180C
Authority
CN
China
Prior art keywords
hdlc
control frame
shared drive
passage
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007100958881A
Other languages
English (en)
Other versions
CN101039333A (zh
Inventor
陈宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CNB2007100958881A priority Critical patent/CN100542180C/zh
Publication of CN101039333A publication Critical patent/CN101039333A/zh
Priority to PCT/CN2008/000579 priority patent/WO2008124998A1/zh
Application granted granted Critical
Publication of CN100542180C publication Critical patent/CN100542180C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H04L41/0896—Bandwidth or capacity management, i.e. automatically increasing or decreasing capacities
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/70—Admission control; Resource allocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/70—Admission control; Resource allocation
    • H04L47/76—Admission control; Resource allocation using dynamic resource allocation, e.g. in-call renegotiation requested by the user or requested by the network in response to changing network conditions
    • H04L47/762—Admission control; Resource allocation using dynamic resource allocation, e.g. in-call renegotiation requested by the user or requested by the network in response to changing network conditions triggered by the network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种高级数据链路控制(HDLC)通道带宽动态调整中的方法及装置。发起端侧的HDLC处理单元根据接收方向的时隙通道映射配置信息接收HDLC帧，并发送通道调整通知；响应端侧的HDLC配置管理单元根据获取的通道调整通知对本端收发双向的时隙通道映射配置信息进行修改，响应端侧的HDLC处理单元根据收发方向的时隙通道映射配置信息接收和发送HDLC帧，并发送通道调整响应；发起端侧的HDLC配置管理单元根据获取的通道调整响应对本端发送方向的时隙通道映射配置信息进行修改，发起端侧的HDLC处理单元根据发送方向的时隙通道映射配置信息发送HDLC帧，通过控制帧的交互完成两端对HDLC通道带宽调整的协商。

Description

一种高级数据链路控制通道带宽动态调整中的方法及装置
技术领域
本发明涉及通信领域，特别是指一种高级数据链路控制通道带宽动态调整中的方法及装置。
背景技术
高级数据链路控制(High level Data Link Control，HDLC)协议应用于开放系统互联(Open Systems Interconnection，OSI)七层网络参考模型的数据链路层，其数据帧结构和处理过程均由国际标准规定。
承载于E1/T1线路上时，每个HDLC通道可以承载在E1/T1线路上固定的一个或多个连续的时隙或子时隙中。实际应用中，经常会在一个E1/T1线路中配置多个HDLC通道，不同的HDLC通道分别占用不同的时隙或子时隙，各HDLC通道之间互不干扰，不同的HDLC通道上可以承载相同或不同应用类型的数据流。
图1为现有HDLC帧结构示意图，如图1所示，HDLC数据帧以16进制数0x7E作为帧标识，作为HDLC数据帧的起始标志和结束标志，在HDLC数据帧结束之前还包括帧校验字段。HDLC数据帧之间使用0x7E或0xFF填充，两个连续的HDLC数据帧可以共享一个0x7E作为前一个HDLC数据帧的结束标志和后一个HDLC数据帧的起始标志，另外，如果发现一个HDLC数据帧出现错误，可以通过HDLC数据帧中止标识0xFF表明该HDLC数据帧有错误。如果HDLC处理单元在接收的HDLC数据帧中发现连续7个以上的1就确定该HDLC数据帧中存在帧中止标识，表明该HDLC数据帧有错误。为了避免将HDLC数据帧中有效的0x7E被误认为是帧中止标识，因此，发送HDLC数据帧的HDLC处理单元需要使用0插入功能，即如果在HDLC数据帧中除帧标识外的字段中发现连续5个1，就在这5个连续1后面插入一个0；相应地，接收HDLC数据帧的HDLC处理单元需要使用0删除功能，即如果在HDLC数据帧中除帧标识外的字段中发现连续5个1，并且这5个连续1后面紧跟一个0，就将这个0去除。
图2为现有HDLC协议处理装置结构示意图，如图2所示，HDLC协议处理装置包括：物理层接口单元、共享内存、业务处理单元、HDLC配置管理单元和HDLC处理单元。其中，物理层接口单元用于在E1/T1端口与HDLC处理单元之间进行比特流的转发。共享内存用于缓存待发送或接收的数据帧。业务处理单元用于将待发送的数据帧缓存于共享内存，并获取共享内存中缓存的接收的数据帧；进一步地，业务处理单元可以用于向电信网元中的其他单元提供接收的数据帧，以由其他单元进行数据处理。HDLC配置管理单元用于配置HDLC通道、及HDLC通道与物理层时隙或子时隙之间的映射关系，并向HDLC处理单元提供相应通道配置信息和时隙通道映射配置信息。通道配置信息是指当前配置的HDLC通道的相关信息，如当前配置的HDLC通道的数量等。
HDLC处理单元，发送方向上用于从共享内存中读取待发送的数据帧，对相应数据帧进行HDLC协议处理，例如，生成HDLC数据帧的起始标志、结束标志、帧中止标识等帧标识、完成数据帧之间的填充、产生帧校验、完成0插入、进行字节内高低比特位交换和端口数据取反等处理，生成HDLC通道上的待发送的HDLC数据帧，根据时隙通道映射配置信息将HDLC通道上的HDLC数据帧中的比特流映射至相应时隙或子时隙，并通过物理层接口单元发送至相应时隙或子时隙的E1/T1端口；接收方向上用于根据配置信息将来自物理层接口单元的时隙或子时隙上的比特流映射至相应HDLC通道，对比特流进行HDLC协议处理，例如，检测HDLC数据帧的起始标志、结束标志、帧中止标识等帧标识、检测HDLC数据帧之间的填充、进行帧校验、完成0删除、进行字节内高低比特位交换和端口数据取反等处理，确定接收的比特流已经能够组成一个完整的HDLC数据帧时，将经过HDLC协议处理的数据帧缓存于共享内存。
多种情况下，可能需要对一个HDLC通道所对应的时隙或子时隙进行调整，例如，为某个HDLC通道配置的时隙或子时隙数量不足，造成该HDLC通道无法满足带宽的应用要求，而同一E1/T1线路上的另一个HDLC通道过于空闲，造成了带宽资源的浪费，此时，就可以对这两条HDLC通道所对应的时隙或子时隙进行调整，使这两条HDLC通道在能够满足各自带宽应用要求的前提下，又避免了对带宽资源的浪费。
目前，对HDLC通道进行带宽调整时，通常针对HDLC通信的两端设备分别进行带宽的手动配置修改，配置修改操作可以是先删除原有的HDLC通道，然后重新配置HDLC通道；也可以是直接对HDLC通道与时隙或子时隙之间的映射关系进行修改。由于无法保证针对HDLC通信的两端设备分别进行的配置修改操作同时进行，从HDLC通信的一端设备开始修改到两端设备均完成带宽调整的时间跨度无法得到有效保障，因此，在对HDLC通道进行带宽调整的过程中，数据流的传送通常会出现错误或被打断，从而影响业务的正常处理。
为了避免手动配置修改带来的问题，HDLC通信的两端设备约定在E1/T1线路上划分出一个或连续多个的时隙或子时隙作为专用控制链路。对HDLC通道进行带宽调整时，由HDLC通信的一端设备发起，发起端通过设置的专用控制链路向对端发送控制命令，该控制命令具有双方预先约定的格式，通过该控制命令包含的内容描述需要对HDLC通道进行修改的信息，如修改时间、修改后HDLC通道与时隙或子时隙之间的映射关系等信息，接收端根据接收的控制命令的内容进行相应修改，这样，在很大程度上降低了HDLC通道的带宽调整对数据流传送的影响。但是，由于该HDLC通道的带宽调整方案中，专用控制链路总是需要占用一定数量的时隙或子时隙，特别是在HDLC通道的带宽调整不频繁的情况下，设置的专用控制链路本身的利用率非常低，造成时隙或子时隙资源的浪费。下面举例对该方案的缺点进行更为直观的描述。
图3为现有实现HDLC通道带宽动态调整的原理示意图，如图3所示，3个通信设备通过1个E1线路连接至传输时隙交换设备，该传输时隙交换设备将E1-1线路的部分时隙映射至E1-2线路的时隙上，同时将E1-1线路的部分时隙映射至E1-3线路的时隙上。这样，通信设备1与通信设备2之间可以配置若干HDLC通道，以下简称为HDLC通道组A，通信设备1与通信设备3之间也可以配置若干HDLC通道，以下简称为HDLC通道组B。为了支持HDLC通道组A及HDLC通道组B中各HDLC通道的带宽调整，E1-2线路和E1-3线路上需要分别设置一个专用控制链路，E1-1线路上必须设置两个专用控制链路，才能分别完成对HDLC通道组A及HDLC通道组B中各HDLC通道的带宽调整。如果存在更多的通信设备通过传输时隙交换设备相互连接，则E1线路上需要设置更多的专用控制链路，对时隙或子时隙资源的浪费将更加严重。
发明内容
有鉴于此，本发明实施例提供一种高级数据链路控制通道带宽动态调整中的方法及装置，避免对时隙或子时隙资源的浪费，并且不影响业务的正常处理。
本发明实施例提供的高级数据链路控制通道带宽动态调整中的装置设置于对等的通信两端，通信两端分别包括：HDLC配置管理单元、HDLC处理单元、共享内存和物理层接口单元，其中，发起端侧的所述HDLC配置管理单元用于对接收方向的时隙通道映射配置信息进行修改，将待发送的通道调整通知写入共享内存，根据获取的通道调整响应对本端发送方向的时隙通道映射配置信息进行修改；响应端侧的所述HDLC配置管理单元用于根据获取的通道调整通知对本端收发双向的时隙通道映射配置信息进行修改，将待发送的通道调整响应写入共享内存；发起端侧的所述HDLC处理单元用于根据接收方向的时隙通道映射配置信息接收HDLC帧，发送共享内存中的通道调整通知，将接收到的通道调整响应写入共享内存，根据发送方向的时隙通道映射配置信息发送HDLC帧；响应端侧的所述HDLC处理单元用于将接收到的通道调整通知写入共享内存，根据收发双向的时隙通道映射配置信息接收和发送HDLC帧，发送共享内存中的通道调整响应；所述共享内存用于缓存待发送和/或接收的数据流；所述物理层接口单元用于在E1/T1端口与HDLC处理单元之间进行比特流的转发。
本发明实施例提供的高级数据链路控制通道带宽动态调整中的装置包括：HDLC配置管理单元、HDLC处理单元、共享内存和物理层接口单元，其中，发起端侧的所述HDLC配置管理单元用于对接收方向的时隙通道映射配置信息进行修改，将待发送的通道调整通知写入共享内存，根据获取的通道调整响应对本端发送方向的时隙通道映射配置信息进行修改；发起端侧的所述HDLC处理单元用于根据接收方向的时隙通道映射配置信息接收HDLC帧，发送共享内存中的通道调整通知，将接收到的通道调整响应写入共享内存，根据发送方向的时隙通道映射配置信息发送HDLC帧；所述共享内存用于缓存待发送和/或接收的数据流；所述物理层接口单元用于在E1/T1端口与HDLC处理单元之间进行比特流的转发。
本发明实施例提供的高级数据链路控制通道带宽动态调整中的装置包括：HDLC配置管理单元、HDLC处理单元、共享内存和物理层接口单元，其中，响应端侧的所述HDLC配置管理单元用于根据获取的通道调整通知对本端收发双向的时隙通道映射配置信息进行修改，将待发送的通道调整响应写入共享内存；响应端侧的所述HDLC处理单元用于将接收到的通道调整通知写入共享内存，根据收发双向的时隙通道映射配置信息接收和发送HDLC帧，发送共享内存中的通道调整响应；所述共享内存用于缓存待发送和/或接收的数据流；所述物理层接口单元用于在E1/T1端口与HDLC处理单元之间进行比特流的转发。
本发明实施例提供的高级数据链路控制通道带宽动态调整中的方法包括：发起端侧的HDLC处理单元根据接收方向的时隙通道映射配置信息接收HDLC帧，并发送通道调整通知；响应端侧的HDLC配置管理单元根据获取的通道调整通知对本端收发双向的时隙通道映射配置信息进行修改，响应端侧的HDLC处理单元根据收发方向的时隙通道映射配置信息接收和发送HDLC帧，并发送通道调整响应；发起端侧的HDLC配置管理单元根据获取的通道调整响应对本端发送方向的时隙通道映射配置信息进行修改，发起端侧的HDLC处理单元根据发送方向的时隙通道映射配置信息发送HDLC帧。
本发明实施例提供的高级数据链路控制通道带宽动态调整中的方法包括：发起端侧的HDLC处理单元根据接收方向的时隙通道映射配置信息接收HDLC帧，并发送通道调整通知；发起端侧的HDLC配置管理单元根据获取的通道调整响应对本端发送方向的时隙通道映射配置信息进行修改，发起端侧的HDLC处理单元根据发送方向的时隙通道映射配置信息发送HDLC帧。
本发明实施例提供的高级数据链路控制通道带宽动态调整中的方法包括：响应端侧的HDLC配置管理单元根据获取的通道调整通知对本端收发双向的时隙通道映射配置信息进行修改，响应端侧的HDLC处理单元根据收发方向的时隙通道映射配置信息接收和发送HDLC帧，并发送通道调整响应。
本发明实施例提供的方案中，发起端侧的HDLC处理单元根据修改后的接收方向的时隙通道映射配置信息接收HDLC帧，并发送通道调整通知；响应端侧的HDLC配置管理单元根据获取的通道调整通知对本端收发双向的时隙通道映射配置信息进行修改，响应端侧的HDLC处理单元根据修改后的收发方向的时隙通道映射配置信息接收和发送HDLC帧，并发送通道调整响应；发起端侧的HDLC配置管理单元根据获取的通道调整响应对本端发送方向的时隙通道映射配置信息进行修改，发起端侧的HDLC处理单元根据修改后的发送方向的时隙通道映射配置信息发送HDLC帧，使得需要对HDLC通道带宽进行调整时，由一端发起，通过控制帧的交互完成两端对HDLC通道带宽调整的协商，无需设置占用时隙或子时隙资源的专用控制链路，这部分时隙或子时隙资源能够应用在数据流的传输上，提高了时隙或子时隙资源的利用率；并且由于HDLC通道带宽调整的处理过程是通过两端的协商完成的，不会发生数据流的传送出现错误或被打断的情况，保证了业务的正常处理不受影响。
附图说明
图1为现有HDLC帧结构示意图；
图2为现有HDLC协议处理装置结构示意图；
图3为现有实现HDLC通道带宽动态调整的原理示意图；
图4为本发明实施例一中实现HDLC通道带宽动态调整的装置的结构示意图；
图5为本发明实施例二中实现HDLC通道带宽动态调整的装置的结构示意图；
图6为本发明实施例三中实现HDLC通道带宽动态调整流程图；
图7为本发明实施例四中实现HDLC通道带宽动态调整的装置的结构示意图；
图8为本发明实施例五中实现HDLC通道带宽动态调整的装置的结构示意图；
图9为本发明实施例六中实现HDLC通道带宽动态调整的装置的结构示意图；
图10为本发明实施例七中实现HDLC通道带宽动态调整流程图。
具体实施方式
本发明提供的实施例中，在HDLC通道带宽动态调整过程中，对等的通信两端均包括HDLC配置管理单元和HDLC处理单元，任何一端均可作为HDLC通道带宽调整的发起端或HDLC通道带宽调整的响应端，这样，发起端侧至少包括HDLC配置管理单元和HDLC处理单元，相应地，响应端侧也至少包括HDLC配置管理单元和HDLC处理单元。发起端侧的HDLC处理单元根据修改后的接收方向的时隙通道映射配置信息接收HDLC帧，并发送通道调整通知；响应端侧的HDLC配置管理单元根据获取的通道调整通知对本端收发双向的时隙通道映射配置信息进行修改，响应端侧的HDLC处理单元根据修改后的收发方向的时隙通道映射配置信息接收和发送HDLC帧，并发送通道调整响应；发起端侧的HDLC配置管理单元根据获取的通道调整响应对本端发送方向的时隙通道映射配置信息进行修改，发起端侧的HDLC处理单元根据修改后的发送方向的时隙通道映射配置信息发送HDLC帧。
实现HDLC通道带宽动态调整的装置包括HDLC配置管理单元、HDLC处理单元、共享内存和物理层接口单元。其中，发起端侧的HDLC配置管理单元用于对接收方向的时隙通道映射配置信息进行修改，向共享内存发送通道调整通知，根据获取的通道调整响应对本端发送方向的时隙通道映射配置信息进行修改；响应端侧的HDLC配置管理单元用于根据获取的通道调整通知对本端收发双向的时隙通道映射配置信息进行修改，向共享内存发送通道调整响应。发起端侧的HDLC处理单元用于根据修改后的接收方向的时隙通道映射配置信息接收HDLC帧，发送共享内存中的通道调整通知，接收通道调整响应，根据修改后的发送方向的时隙通道映射配置信息发送HDLC帧；响应端侧的HDLC处理单元用于向共享内存发送接收的通道调整通知，根据修改后的收发双向的时隙通道映射配置信息接收和发送HDLC帧，发送共享内存中的通道调整响应。物理层接口单元用于在E1/T1端口与HDLC处理单元之间进行比特流的转发。
图4为本发明实施例一中实现HDLC通道带宽动态调整的装置的结构示意图，如图4所示，本实施例中实现HDLC通道带宽动态调整的装置包括HDLC配置管理单元、共享内存和HDLC处理单元。其中，发起端侧的HDLC配置管理单元用于对接收方向的时隙通道映射配置信息进行修改，将通道调整发起控制帧直接写入共享内存，根据从共享内存中读取的通道调整响应对本端发送方向的时隙通道映射配置信息进行修改；响应端侧的HDLC配置管理单元用于根据从共享内存中读取的通道调整发起控制帧，对本端收发双向的时隙通道映射配置信息进行修改，将通道调整响应直接写入共享内存。HDLC配置管理单元还用于配置HDLC通道、及HDLC通道与物理层时隙或子时隙之间的映射关系，并向HDLC处理单元提供相应通道配置信息和时隙通道映射配置信息。发起端侧的HDLC处理单元用于根据修改后的接收方向的时隙通道映射配置信息接收HDLC帧，发送共享内存中的通道调整发起控制帧，接收通道调整响应，根据修改后的发送方向的时隙通道映射配置信息发送HDLC帧；响应端侧的HDLC处理单元用于将接收的通道调整发起控制帧写入共享内存，根据修改后的收发双向的时隙通道映射配置信息接收和发送HDLC帧，发送共享内存中的通道调整响应。
发起端侧的HDLC配置管理单元进一步用于将通道调整完成控制帧直接写入共享内存；响应端侧的HDLC配置管理单元进一步用于从共享内存中读取通道调整完成控制帧。发起端侧的HDLC处理单元进一步用于发送共享内存中的通道调整完成控制帧；响应端侧的HDLC处理单元进一步用于将接收的通道调整完成控制帧直接写入共享内存。
该装置还包括：物理层接口单元用于在E1/T1端口与HDLC处理单元之间进行比特流的转发。该装置可进一步包括业务处理单元，用于将待发送的数据帧写入共享内存，并读取共享内存中缓存的接收的数据帧；进一步地，业务处理单元可以用于向电信网元中的其他单元提供接收的数据帧，以由其他单元进行数据处理。
图5为本发明实施例二中实现HDLC通道带宽动态调整的装置的结构示意图，如图5所示，本实施例中将共享内存划分为数据帧发送区、数据帧接收区、控制帧发送区和控制帧接收区，数据帧发送区用于存储待发送的数据帧，数据帧接收区用于缓存接收的数据帧，控制帧发送区用于存储待发送的控制帧，控制帧接收区用于存储接收的控制帧。发起端侧的HDLC配置管理单元用于对接收方向的时隙通道映射配置信息进行修改，将通道调整发起控制帧直接写入共享内存的控制帧发送区，直接从共享内存的控制帧接收区读取通道调整响应，根据该通道调整响应对本端发送方向的时隙通道映射配置信息进行修改；响应端侧的HDLC配置管理单元用于直接从共享内存的控制帧接收区读取通道调整发起控制帧，根据该通道调整发起控制帧对本端收发双向的时隙通道映射配置信息进行修改，将通道调整响应直接写入共享内存的控制帧接收区。通道调整发起控制帧和通道调整响应均为控制帧。HDLC处理单元用于将接收的控制帧写入共享内存的控制帧接收区。
HDLC处理单元包括存储器、先入先出(First In First Out，FIFO)缓存器、FIFO缓存控制单元、HDLC协议处理单元和时隙通道映射处理单元。
存储器用于存储发送方向时隙通道映射配置表、接收方向时隙通道映射配置表和HDLC通道配置表。存储器中存储的发送方向时隙通道映射配置表、接收方向时隙通道映射配置表和HDLC通道配置表由HDLC配置管理单元进行配置。发送方向时隙通道映射配置表和接收方向时隙通道映射配置表组成所述时隙通道映射配置信息。
将FIFO缓存器划分为发送区和接收区两个区域，发送区用于缓存待发送的帧(数据帧和/或控制帧)，接收区用于缓存接收的帧(数据帧和/或控制帧)。FIFO缓存控制单元用于在发送方向上根据存储器中存储的HDLC通道配置表控制FIFO缓存器的发送区接收来自共享内存的待发送的帧(来自共享内存数据帧发送区的数据帧和/或来自共享内存控制帧发送区的控制帧)，即将共享内存中的待发送的帧写入FIFO缓存器的发送区，所述帧为控制帧、或数据帧、或控制帧和数据帧，确定FIFO缓存器的发送区中缓存的数据流已经能够形成完整的帧(数据帧和/或控制帧)时，向HDLC协议处理单元提供组成完整帧的数据流；在接收方向上确定FIFO缓存器的接收区中缓存的数据流已经能够形成完整的控制帧时，根据存储器中存储的HDLC通道配置表控制FIFO缓存器的接收区向共享内存的控制帧接收区输出控制帧，即将FIFO缓存器的接收区中的控制帧写入共享内存的控制帧接收区，确定FIFO缓存器的接收区中缓存的数据流已经能够形成完整的数据帧时，根据存储器中存储的HDLC通道配置表控制FIFO缓存器的接收区向共享内存的数据帧接收区输出数据帧，即将将FIFO缓存器的接收区中的数据帧写入共享内存的数据帧接收区。FIFO缓存控制单元可通过帧中包含的控制字区分出控制帧和数据帧。由于不同应用类型的数据流在不同的HDLC通道上传输，因此，需要针对各HDLC通道上传输的数据流进行分别处理，所以，FIFO缓存控制单元控制FIFO缓存器输入、输出时，需要根据HDLC通道配置表来进行。
共享内存将待发送的帧(数据帧或控制帧)输出至FIFO缓存器时，具体处理可包括：共享内存的数据帧发送区将待发送的数据帧输出至FIFO缓存器的发送区，共享内存的控制帧发送区将待发送的控制帧输出至FIFO缓存器的发送区。
HDLC协议处理单元用于对待发送的帧进行发送方向上的HDLC协议处理，例如，生成HDLC帧的起始标志、结束标志、帧中止标识等帧标识、完成帧之间的填充、产生帧校验、完成0插入、进行字节内高低比特位交换和端口数据取反等处理，根据存储器中存储的HDLC通道配置表生成HDLC通道上的待发送的HDLC帧，向时隙通道映射处理单元发送HDLC帧，以及对接收的来自时隙通道映射处理单元的比特流进行接收方向上的HDLC协议处理，例如，检测HDLC数据帧的起始标志、结束标志、帧中止标识等帧标识、检测HDLC数据帧之间的填充、进行帧校验、完成0删除、进行字节内高低比特位交换和端口数据取反等处理。
发起端侧的HDLC配置管理单元进一步用于将通道调整完成控制帧直接写入共享内存的控制帧发送区；响应端侧的HDLC配置管理单元进一步用于直接从共享内存的控制帧接收区读取通道调整完成控制帧。
时隙通道映射处理单元用于根据存储器中存储的发送方向时隙通道映射配置表将HDLC通道上的HDLC帧中的比特流映射至相应时隙或子时隙，并通过物理层接口单元发送至相应时隙或子时隙的E1/T1端口，根据存储器中存储的接收方向时隙通道映射配置表将来自物理层接口单元的时隙或子时隙上的比特流映射至相应HDLC通道，向HDLC协议处理单元发送各HDLC通道的比特流。物理层接口单元用于在E1/T1端口与时隙通道映射处理单元之间进行比特流的转发。
图6为本发明实施例三中实现HDLC通道带宽动态调整流程图，如图6所示，本实施例中，实现HDLC通道带宽动态调整的处理过程包括以下步骤：
步骤601：发起端侧的HDLC配置管理单元确定需要进行HDLC通道带宽调整时，对本端的接收方向时隙通道映射配置表进行修改，并将通道调整发起控制帧直接写入共享内存的控制帧发送区。
步骤602：发起端侧的HDLC处理单元根据修改后的接收方向时隙通道映射配置表接收HDLC帧，并根据原发送方向时隙通道映射配置表发送HDLC帧，从共享内存的控制帧发送区读取通道调整发起控制帧，对该通道调整发起控制帧进行HDLC协议处理，然后向响应端侧的HDLC处理单元发送经过HDLC协议处理的通道调整发起控制帧。
步骤603：响应端侧的HDLC处理单元对接收的通道调整发起控制帧进行HDLC协议处理，确定接收的数据流已经能够形成完整的控制帧、即通道调整发起控制帧时，将通道调整发起控制帧直接写入共享内存的控制帧接收区。
另外，发起端侧的HDLC处理单元、响应端侧的HDLC处理单元从共享内存的数据帧发送区读取待发送的数据帧，对待发送的数据帧进行HDLC协议处理后发送出去；并且对接收的数据帧进行HDLC协议处理，确定接收的数据流已经能够形成完整的数据帧时，将数据帧写入共享内存的数据帧接收区。
步骤604：响应端侧的HDLC配置管理单元直接从共享内存的控制帧接收区读取通道调整发起控制帧，根据该通道调整发起控制帧对本端收发双向的时隙通道映射配置表进行修改，然后将通道调整响应直接写入共享内存的控制帧发送区。
步骤605：响应端侧的HDLC处理单元根据修改后的收发双向的时隙通道映射配置表接收和发送HDLC帧，从共享内存的控制帧发送区读取通道调整响应，对该通道调整响应进行HDLC协议处理，然后向发起端侧的HDLC处理单元发送经过HDLC协议处理的通道调整响应。
步骤606：发起端侧的HDLC处理单元对接收的通道调整响应进行HDLC协议处理，确定接收的数据流已经能够形成完整的控制帧、即通道调整响应时，将通道调整响应直接写入共享内存的控制帧接收区。
步骤607：发起端侧的HDLC配置管理单元直接从共享内存的控制帧接收区读取通道调整响应，根据该通道调整响应对本端接收方向时隙通道映射配置表进行修改，然后将通道调整完成控制帧直接写入共享内存的控制帧发送区。
步骤608：发起端侧的HDLC处理单元根据修改后的收发双向的时隙通道映射配置表接收和发送HDLC帧，从共享内存的控制帧发送区读取通道调整完成控制帧，对该通道调整完成控制帧进行HDLC协议处理，然后响应端侧的向HDLC处理单元发送经过HDLC协议处理的通道调整完成控制帧。
步骤609：响应端侧的HDLC处理单元对接收的通道调整完成控制帧进行HDLC协议处理，确定接收的数据流已经能够形成完整的控制帧、即通道调整完成控制帧时，将通道调整完成控制帧直接写入共享内存的控制帧接收区。
步骤610：响应端侧的HDLC配置管理单元直接从共享内存的控制帧接收区读取通道调整完成控制帧，至此，发起端和响应端协同完成了HDLC通道带宽的动态调整。
图5所示的实施例中是将控制帧和数据帧缓存于共享内存的不同区域，由HDLC处理单元将识别出的控制帧或数据帧写入共享内存的相应区域。HDLC配置管理单元将控制帧直接写入共享内存的控制帧发送区，或从共享内存的控制帧接收区读取控制帧。另外，也可以将共享内存划分为数据发送区和数据接收区，不再针对数据帧和控制帧区分不同的存储区域，只是将待发送的数据帧和控制帧统一缓存于数据发送区，将接收的数据帧和控制帧统一缓存于数据接收区，如图7所示，由HDLC配置管理单元对数据帧和控制帧进行区分，对在共享内存的数据接收区中检测到的控制帧进行读取，并根据相应控制帧进行后续操作。HDLC配置管理单元将待发送的控制帧直接写入共享内存的数据发送区。
基于图7所示装置的HDLC通道带宽动态调整的处理流程与图6的描述基本相同，只是共享内存不再划分数据帧发送区、数据帧接收区、控制帧发送区和控制帧接收区四个存储区域，而只是划分为数据发送区和数据接收区两个存储区域，HDLC配置管理单元将相应控制帧直接写入共享内存的控制帧发送区，从共享内存的控制帧接收区读取相应控制帧。
图8为本发明实施例五中实现HDLC通道带宽动态调整的装置的结构示意图，如图8所示，本实施例中实现HDLC通道带宽动态调整的装置包括HDLC配置管理单元、业务处理单元、共享内存和HDLC处理单元。其中，发起端侧的HDLC配置管理单元用于对接收方向的时隙通道映射配置信息进行修改，向业务处理单元发送通道调整发起控制帧，根据接收的来自业务处理单元的通道调整响应对本端发送方向的时隙通道映射配置信息进行修改；响应端侧的HDLC配置管理单元用于根据接收的来自业务处理单元的通道调整发起控制帧对本端收发双向的时隙通道映射配置信息进行修改，向业务处理单元发送通道调整响应。HDLC配置管理单元还用于配置HDLC通道、及HDLC通道与物理层时隙或子时隙之间的映射关系，并向HDLC处理单元提供相应通道配置信息和时隙通道映射配置信息。业务处理单元用于将接收的来自于HDLC配置管理单元的控制帧写入共享内存，向HDLC配置管理单元发送接收的来自于共享内存的控制帧。控制帧包括通道调整发起控制帧和通道调整响应。本实施例中，业务处理单元对数据帧和控制帧进行区分，可以通过帧中包含的控制字区分出控制帧和数据帧，业务处理单元将识别出的控制帧发送给HDLC配置管理单元。业务处理单元还用于将待发送的数据帧写入共享内存，并读取共享内存中缓存的接收的数据帧；进一步地，业务处理单元可以用于向电信网元中的其他单元提供接收的数据帧，以由其他单元进行数据处理。发起端侧的HDLC处理单元用于根据修改后的接收方向的时隙通道映射配置信息接收HDLC数据帧，发送共享内存中的通道调整发起控制帧，接收通道调整响应，根据修改后的发送方向的时隙通道映射配置信息发送HDLC数据帧；响应端侧的HDLC处理单元用于将接收的通道调整发起控制帧写入共享内存，根据修改后的收发双向的时隙通道映射配置信息接收和发送HDLC数据帧，发送共享内存中的通道调整响应。
发起端侧的HDLC配置管理单元进一步用于向业务处理单元发送通道调整完成控制帧；响应端侧的HDLC配置管理单元进一步用于接收来自于业务处理单元的通道调整完成控制帧。发起端侧的HDLC处理单元进一步用于发送共享内存中的通道调整完成控制帧；响应端侧的HDLC处理单元进一步用于将接收的通道调整完成控制帧写入共享内存。
该装置还包括：物理层接口单元用于在E1/T1端口与HDLC处理单元之间进行比特流的转发。
图9为本发明实施例六中实现HDLC通道带宽动态调整的装置的结构示意图，如图9所示，本实施例中将共享内存划分为数据发送区和数据接收区，不再针对数据帧和控制帧区分不同的存储区域，只是将待发送的数据帧和控制帧统一缓存于数据发送区，将接收的数据帧和控制帧统一缓存于数据接收区。发起端侧的HDLC配置管理单元用于对接收方向的时隙通道映射配置信息进行修改，向业务处理单元发送通道调整发起控制帧，根据接收的来自业务处理单元的通道调整响应对本端发送方向的时隙通道映射配置信息进行修改；响应端侧的HDLC配置管理单元用于根据接收的来自业务处理单元的通道调整发起控制帧对本端收发双向的时隙通道映射配置信息进行修改，向业务处理单元发送通道调整响应。业务处理单元用于将接收的来自于HDLC配置管理单元的控制帧写入共享内存的数据发送区，读取共享内存的数据接收区的控制帧并向HDLC配置管理单元发送。
HDLC处理单元包括存储器、FIFO缓存控制单元、FIFO缓存器、HDLC协议处理单元和时隙通道映射处理单元。
将FIFO缓存器划分为发送区和接收区两个区域，发送区用于缓存待发送的帧，接收区用于缓存接收的帧。FIFO缓存控制单元用于在发送方向上根据存储器中存储的HDLC通道配置表控制FIFO缓存器的发送区接收来自共享内存数据发送区的待发送的帧，确定FIFO缓存器的发送区中缓存的数据流已经能够形成完整的帧时，向HDLC协议处理单元提供组成完整帧的数据流；在接收方向上确定FIFO缓存器的接收区中缓存的数据流已经能够形成完整的帧时，根据存储器中存储的HDLC通道配置表控制FIFO缓存器的接收区向共享内存的数据接收区输出帧。所述的帧可以包括数据帧、或控制帧、或数据帧和控制帧。此时，FIFO缓存控制单元不再对数据帧和控制帧进行区分，而是由业务处理单元对数据帧和控制帧进行区分，业务处理单元将识别出的控制帧发送给HDLC配置管理单元。由于不同应用类型的数据流在不同的HDLC通道上传输，因此，需要针对各HDLC通道上传输的数据流进行分别处理，所以，FIFO缓存控制单元控制FIFO缓存器输入、输出时，需要根据HDLC通道配置表来进行。
存储器、HDLC协议处理单元和时隙通道映射处理单元的作用与图5中描述的基本相同，在此不再赘述。
图10为本发明实施例七中实现HDLC通道带宽动态调整流程图，如图10所示，本实施例中，实现HDLC通道带宽动态调整的处理过程包括以下步骤：
步骤A01：发起端侧的HDLC配置管理单元确定需要进行HDLC通道带宽调整时，对本端的接收方向时隙通道映射配置表进行修改，并向业务处理单元发送通道调整发起控制帧，业务处理单元将接收的通道调整发起控制帧写入共享内存的数据发送区。
步骤A02：发起端侧的HDLC处理单元根据修改后的接收方向时隙通道映射配置表接收HDLC帧，并根据原发送方向时隙通道映射配置表发送HDLC帧，从共享内存的数据发送区读取通道调整发起控制帧，对该通道调整发起控制帧进行HDLC协议处理，然后向响应端侧的HDLC处理单元发送经过HDLC协议处理的通道调整发起控制帧。
步骤A03：响应端侧的HDLC处理单元对接收的通道调整发起控制帧进行HDLC协议处理，确定接收的数据流已经能够形成完整的帧、即通道调整发起控制帧时，将通道调整发起控制帧写入共享内存的数据接收区。
另外，发起端侧的HDLC处理单元、响应端侧的HDLC处理单元从共享内存的数据发送区读取待发送的数据帧，对待发送的数据帧进行HDLC协议处理后发送出去；并且对接收的数据帧进行HDLC协议处理，确定接收的数据流已经能够形成完整的数据帧时，将数据帧写入共享内存的数据接收区。
步骤A04：业务处理单元从共享内存的数据接收区读取通道调整发起控制帧，确定读取到的帧为控制帧，向响应端侧的HDLC配置管理单元发送通道调整发起控制帧，响应端侧的HDLC配置管理单元根据接收的通道调整发起控制帧对本端收发双向的时隙通道映射配置表进行修改，然后向业务处理单元发送通道调整响应，业务处理单元将接收的通道调整响应写入共享内存的数据发送区。
步骤A05：响应端侧的HDLC处理单元根据修改后的收发双向的时隙通道映射配置表接收和发送HDLC帧，从共享内存的数据发送区读取通道调整响应，对该通道调整响应进行HDLC协议处理，然后向发起端侧的HDLC处理单元发送经过HDLC协议处理的通道调整响应。
步骤A06：发起端侧的HDLC处理单元对接收的通道调整响应进行HDLC协议处理，确定接收的数据流已经能够形成完整的帧、即通道调整响应时，将通道调整响应写入共享内存的数据接收区。
步骤A07：业务处理单元从共享内存的数据接收区读取通道调整响应，确定读取到的帧为控制帧，向发起端侧的HDLC配置管理单元发送通道调整响应，发起端侧的HDLC配置管理单元根据接收的通道调整响应对本端接收方向时隙通道映射配置表进行修改，然后向业务处理单元发送通道调整完成控制帧，业务处理单元将接收的通道调整完成控制帧写入共享内存的控制帧发送区。
步骤A08：发起端侧的HDLC处理单元根据修改后的收发双向的时隙通道映射配置表接收和发送HDLC帧，从共享内存的数据发送区读取通道调整完成控制帧，对该通道调整完成控制帧进行HDLC协议处理，然后向响应端侧的HDLC处理单元发送经过HDLC协议处理的通道调整完成控制帧。
步骤A09：响应端侧的HDLC处理单元对接收的通道调整完成控制帧进行HDLC协议处理，确定接收的数据流已经能够形成完整的帧、即通道调整完成控制帧时，将通道调整完成控制帧写入共享内存的数据接收区。
步骤A10：业务处理单元从共享内存的数据接收区读取通道调整完成控制帧，确定读取到的帧为控制帧，向响应端侧的HDLC配置管理单元发送通道调整完成控制帧，响应端侧的HDLC配置管理单元接收通道调整完成控制帧，至此，发起端和响应端协同完成了HDLC通道带宽的动态调整。
以上所述的通信两端不仅支持基本的HDLC协议，还支持多种基于HDLC协议衍生而成的协议，例如，D信道上的链路接入协议(Link Access Protocol(Dchannel)，LAPD)、帧中继(Frame Relay，FR)协议、7号信令中层2消息传输部分(Message Transfer Part Level 2 of SS7，MTP2)协议、点到点协议(Point-to-Point Protocol，PPP)等。
通信两端支持LAPD时，LAPD的帧格式和处理过程与基本的HDLC协议基本相同。LAPD可以看作是一种特殊的HDLC协议，LAPD与基本的HDLC协议的主要区别在于：LAPD将其帧格式中的地址信息字段长度设置为16个比特，而基本的HDLC协议帧格式中的地址信息字段长度为8个比特，并且LAPD对其帧格式中的地址信息字段中的各个比特的用途进行了专门的规定。这样，LAPD作为一种特殊的HDLC协议，其与基本的HDLC协议之间的这些细微区别并不影响将本发明各实施例中提供的方法和装置应用于LAPD时的具体实现。
通信两端支持FR协议时，FR协议的帧格式和处理过程与基本的HDLC协议基本相同。FR协议可以看作是一种特殊的HDLC协议，FR协议与基本的HDLC协议的主要区别在于：FR协议在其帧格式中用一个长度为16比特的字段描述地址信息和控制信息，而基本的HDLC协议帧格式中的地址信息和控制信息分别用一个长度为8比特的字段来描述，并且FR协议对其帧格式中的地址与控制信息字段中的各个比特的用途进行了专门的规定。这样，FR协议作为一种特殊的HDLC协议，其与基本的HDLC协议之间的这些细微区别并不影响将本发明各实施例中提供的方法和装置应用于FR协议时的具体实现。
通信两端支持PPP时，PPP的帧格式和处理过程与基本的HDLC协议基本相同。PPP可以看作是一种特殊的HDLC协议，PPP与基本的HDLC协议的主要区别在于：PPP帧格式中的地址信息字段固定填充为十六进制数“FF”、控制信息字段固定填充为十六进制数“03”，并且PPP帧格式中还规定了一个协议信息字段，用来表示该帧所承载的上层协议类型，而该协议信息字段在基本的HDLC协议中是没有的。这样，PPP作为一种特殊的HDLC协议，其与基本的HDLC协议之间的这些细微区别并不影响将本发明各实施例中提供的方法和装置应用于PPP时的具体实现。
根据以上描述可见，本发明各实施例中提供的方案不仅适用于基本的HDLC协议，还适用于多种基于HDLC协议衍生而成的其它协议。
本发明实施例提供的方案中，发起端侧的HDLC处理单元根据修改后的接收方向的时隙通道映射配置信息接收HDLC帧，并发送通道调整通知；响应端侧的HDLC配置管理单元根据获取的通道调整通知对本端收发双向的时隙通道映射配置信息进行修改，响应端侧的HDLC处理单元根据修改后的收发方向的时隙通道映射配置信息接收和发送HDLC帧，并发送通道调整响应；发起端侧的HDLC配置管理单元根据获取的通道调整响应对本端发送方向的时隙通道映射配置信息进行修改，发起端侧的HDLC处理单元根据修改后的发送方向的时隙通道映射配置信息发送HDLC帧，使得需要对HDLC通道带宽进行调整时，由一端发起，通过控制帧的交互完成两端对HDLC通道带宽调整的协商，无需设置占用时隙或子时隙资源的专用控制链路，这部分时隙或子时隙资源能够应用在数据流的传输上，提高了时隙或子时隙资源的利用率；并且由于HDLC通道带宽调整的处理过程是通过两端的协商完成的，不会发生数据流的传送出现错误或被打断的情况，保证了业务的正常处理不受影响。
另外，本发明实施例中提供了多种实现方式，可以根据实际应用进行灵活选取。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (34)

1、一种高级数据链路控制HDLC通道带宽动态调整中的装置，设置于对等的通信两端，其特征在于，通信两端分别包括：HDLC配置管理单元、HDLC处理单元、共享内存和物理层接口单元，其中，
发起端侧的所述HDLC配置管理单元用于对接收方向的时隙通道映射配置信息进行修改，将待发送的通道调整通知写入共享内存，根据获取的通道调整响应对本端发送方向的时隙通道映射配置信息进行修改；
响应端侧的所述HDLC配置管理单元用于根据获取的通道调整通知对本端收发双向的时隙通道映射配置信息进行修改，将待发送的通道调整响应写入共享内存；
发起端侧的所述HDLC处理单元用于根据接收方向的时隙通道映射配置信息接收HDLC帧，发送共享内存中的通道调整通知，将接收到的通道调整响应写入共享内存，根据发送方向的时隙通道映射配置信息发送HDLC帧；
响应端侧的所述HDLC处理单元用于将接收到的通道调整通知写入共享内存，根据收发双向的时隙通道映射配置信息接收和发送HDLC帧，发送共享内存中的通道调整响应；
所述共享内存用于缓存待发送和/或接收的数据流；
所述物理层接口单元用于在E1/T1端口与HDLC处理单元之间进行比特流的转发。
2、根据权利要求1所述的装置，其特征在于，通信两端通过控制帧的形式实现所述通道调整通知和通道调整响应，
所述HDLC配置管理单元将待发送的控制帧直接写入共享内存；
所述HDLC配置管理单元直接读取共享内存的存储内容获取接收到的控制帧。
3、根据权利要求2所述的装置，其特征在于，所述共享内存至少包括控制帧发送区和控制帧接收区，
所述HDLC配置管理单元用于将待发送的控制帧直接写入共享内存的控制帧发送区；
所述HDLC配置管理单元用于直接从共享内存的控制帧接收区读取接收到的控制帧。
4、根据权利要求3所述的装置，其特征在于，所述HDLC处理单元进一步用于将接收到的控制帧写入共享内存的控制帧接收区。
5、根据权利要求3所述的装置，其特征在于，所述HDLC处理单元包括：存储器、先入先出FIFO缓存器、FIFO缓存控制单元、协议处理单元和时隙通道映射处理单元，其中，
所述存储器用于存储发送方向时隙通道映射配置表、接收方向时隙通道映射配置表和HDLC通道配置表；
所述FIFO缓存器包括发送区和接收区，所述发送区用于缓存待发送的帧，所述接收区用于缓存接收的帧；
所述FIFO缓存控制单元用于在发送方向上根据所述HDLC通道配置表将共享内存中的待发送的帧写入FIFO缓存器的发送区，在接收方向上确定FIFO缓存器的接收区中缓存的数据流已经能够形成完整的控制帧时，根据所述HDLC通道配置表将FIFO缓存器的接收区中的控制帧写入共享内存的控制帧接收区，确定FIFO缓存器的接收区中缓存的数据流已经能够形成完整的数据帧时，根据所述HDLC通道配置表将FIFO缓存器的接收区中的数据帧写入共享内存的数据帧接收区；
所述协议处理单元用于根据所述HDLC通道配置表对待发送的帧进行发送方向上的协议处理，向时隙通道映射处理单元发送HDLC帧，以及根据所述HDLC通道配置表对接收的来自时隙通道映射处理单元的比特流进行接收方向上的协议处理；
所述时隙通道映射处理单元用于根据所述发送方向时隙通道映射配置表将HDLC通道上的HDLC帧中的比特流映射至相应时隙或子时隙，根据所述接收方向时隙通道映射配置表将来自物理层接口单元的时隙或子时隙上的比特流映射至相应HDLC通道，向协议处理单元发送各HDLC通道的比特流。
6、根据权利要求2所述的装置，其特征在于，接收方向上的所述HDLC配置管理单元进一步用于检测共享内存中是否存储有控制帧。
7、根据权利要求1所述的装置，其特征在于，通信两端通过控制帧的形式实现所述通道调整通知和通道调整响应，
该装置进一步包括：业务处理单元，用于在接收方向上向HDLC配置管理单元发送在共享内存中检测到的控制帧，并将来自于HDLC配置管理单元的待发送的控制帧写入共享内存。
8、根据权利要求1至7任一所述的装置，其特征在于，
发起端侧的所述HDLC配置管理单元进一步用于将待发送的通道调整完成通知写入共享内存；
发起端侧的所述HDLC处理单元进一步用于发送共享内存中的通道调整完成通知；
响应端侧的所述HDLC处理单元进一步用于将接收到的通道调整完成通知写入共享内存；
响应端侧的所述HDLC配置管理单元进一步用于从共享内存中获取接收到的通道调整完成通知。
9、一种高级数据链路控制通道带宽动态调整中的装置，其特征在于，该装置包括：HDLC配置管理单元、HDLC处理单元、共享内存和物理层接口单元，其中，
发起端侧的所述HDLC配置管理单元用于对接收方向的时隙通道映射配置信息进行修改，将待发送的通道调整通知写入共享内存，根据获取的通道调整响应对本端发送方向的时隙通道映射配置信息进行修改；
发起端侧的所述HDLC处理单元用于根据接收方向的时隙通道映射配置信息接收HDLC帧，发送共享内存中的通道调整通知，将接收到的通道调整响应写入共享内存，根据发送方向的时隙通道映射配置信息发送HDLC帧；
所述共享内存用于缓存待发送和/或接收的数据流；
所述物理层接口单元用于在E1/T1端口与HDLC处理单元之间进行比特流的转发。
10、根据权利要求9所述的装置，其特征在于，以控制帧的形式实现所述通道调整通知和通道调整响应，所述共享内存至少包括控制帧发送区和控制帧接收区，
所述HDLC配置管理单元用于将待发送的控制帧直接写入共享内存的控制帧发送区；
所述HDLC配置管理单元用于直接从共享内存的控制帧接收区读取接收到的控制帧。
11、根据权利要求10所述的装置，其特征在于，接收方向上的所述HDLC处理单元进一步用于将接收到的控制帧写入共享内存的控制帧接收区。
12、根据权利要求9所述的装置，其特征在于，以控制帧的形式实现所述通道调整通知和通道调整响应，
该装置进一步包括：业务处理单元，用于在接收方向上向HDLC配置管理单元发送在共享内存中检测到的控制帧，并将来自于HDLC配置管理单元的待发送的控制帧写入共享内存。
13、根据权利要求9至12任一所述的装置，其特征在于，
发起端侧的所述HDLC配置管理单元进一步用于将待发送的通道调整完成通知写入共享内存；
发起端侧的所述HDLC处理单元进一步用于发送共享内存中的通道调整完成通知。
14、一种高级数据链路控制通道带宽动态调整中的装置，其特征在于，该装置包括：HDLC配置管理单元、HDLC处理单元、共享内存和物理层接口单元，其中，
响应端侧的所述HDLC配置管理单元用于根据获取的通道调整通知对本端收发双向的时隙通道映射配置信息进行修改，将待发送的通道调整响应写入共享内存；
响应端侧的所述HDLC处理单元用于将接收到的通道调整通知写入共享内存，根据收发双向的时隙通道映射配置信息接收和发送HDLC帧，发送共享内存中的通道调整响应；
所述共享内存用于缓存待发送和/或接收的数据流；
所述物理层接口单元用于在E1/T1端口与HDLC处理单元之间进行比特流的转发。
15、根据权利要求14所述的装置，其特征在于，以控制帧的形式实现所述通道调整通知和通道调整响应，所述共享内存至少包括控制帧发送区和控制帧接收区，
所述HDLC配置管理单元用于直接从共享内存的控制帧接收区读取接收到的控制帧；
所述HDLC配置管理单元用于将待发送的控制帧直接写入共享内存的控制帧发送区。
16、根据权利要求15所述的装置，其特征在于，所述HDLC处理单元进一步用于将接收到的控制帧写入共享内存的控制帧接收区。
17、根据权利要求14至16任一所述的装置，其特征在于，以控制帧的形式实现所述通道调整通知和通道调整响应，
该装置进一步包括：业务处理单元，用于向HDLC配置管理单元发送在共享内存中检测到的控制帧，并将来自于HDLC配置管理单元的待发送的控制帧写入共享内存。
18、一种高级数据链路控制通道带宽动态调整中的方法，其特征在于，该方法包含：
发起端侧的HDLC处理单元根据接收方向的时隙通道映射配置信息接收HDLC帧，并发送通道调整通知；
响应端侧的HDLC配置管理单元根据获取的通道调整通知对本端收发双向的时隙通道映射配置信息进行修改，响应端侧的HDLC处理单元根据收发方向的时隙通道映射配置信息接收和发送HDLC帧，并发送通道调整响应；
发起端侧的HDLC配置管理单元根据获取的通道调整响应对本端发送方向的时隙通道映射配置信息进行修改，发起端侧的HDLC处理单元根据发送方向的时隙通道映射配置信息发送HDLC帧。
19、根据权利要求18所述的方法，其特征在于，所述接收方向的时隙通道映射配置信息的修改由发起端侧的HDLC配置管理单元完成。
20、根据权利要求18所述的方法，其特征在于，通信两端通过控制帧的形式实现所述通道调整通知和通道调整响应，待发送的和/或接收的所述控制帧缓存于共享内存，
所述发送控制帧，包括：HDLC配置管理单元将待发送的控制帧直接写入共享内存；
所述获取控制帧，包括：HDLC配置管理单元直接从共享内存读取接收到的控制帧。
21、根据权利要求20所述的方法，其特征在于，所述共享内存至少包括控制帧发送区和控制帧接收区，
所述直接写入共享内存，包括：直接写入共享内存的控制帧发送区；
所述直接从共享内存读取接收到的控制帧，包括：直接从共享内存的控制帧接收区读取控制帧。
22、根据权利要求21所述的方法，其特征在于，所述HDLC配置管理单元获取的控制帧来自于HDLC处理单元，
所述HDLC处理单元接收到帧之后，进一步包括：HDLC处理单元确定接收到的帧为控制帧，将所述控制帧写入共享内存的控制帧接收区。
23、根据权利要求20所述的方法，其特征在于，所述HDLC配置管理单元获取接收到的控制帧，包括：HDLC配置管理单元确定共享内存中存储有接收到的控制帧，读取所述控制帧。
24、根据权利要求18所述的方法，其特征在于，
所述响应端侧的HDLC配置管理单元获取通道调整通知，包括：响应端侧的业务处理单元通过响应端侧的HDLC处理单元接收通道调整通知，向响应端侧的HDLC配置管理单元发送该通道调整通知；或者，
所述发起端侧的HDLC配置管理单元获取通道调整响应，包括：发起端侧的业务处理单元通过发起端侧的HDLC处理单元接收通道调整响应，向发起端侧的HDLC配置管理单元发送该通道调整响应。
25、根据权利要求18至24任一所述的方法，其特征在于，该方法进一步包括：发起端侧的HDLC配置管理单元通过发起端侧的HDLC处理单元发送通道调整完成通知，响应端侧的HDLC处理单元接收通道调整完成通知，响应端侧的HDLC配置管理单元获取接收到的通道调整完成通知。
26、一种高级数据链路控制通道带宽动态调整中的方法，其特征在于，该方法包含：
发起端侧的HDLC处理单元根据接收方向的时隙通道映射配置信息接收HDLC帧，并发送通道调整通知；
发起端侧的HDLC配置管理单元根据获取的通道调整响应对本端发送方向的时隙通道映射配置信息进行修改，发起端侧的HDLC处理单元根据发送方向的时隙通道映射配置信息发送HDLC帧。
27、根据权利要求26所述的方法，其特征在于，以控制帧的形式实现所述通道调整通知和通道调整响应，待发送的和/或接收的所述控制帧缓存于共享内存，所述共享内存至少包括控制帧发送区和控制帧接收区，
所述发送控制帧，包括：HDLC配置管理单元将待发送的控制帧直接写入共享内存的控制帧发送区；
所述获取控制帧，包括：HDLC配置管理单元直接从共享内存的控制帧接收区读取接收到的控制帧。
28、根据权利要求27所述的方法，其特征在于，所述HDLC配置管理单元获取的接收到的控制帧来自于HDLC处理单元，
所述HDLC处理单元接收到帧之后，进一步包括：HDLC处理单元确定接收的帧为控制帧，将所述控制帧写入共享内存的控制帧接收区。
29、根据权利要求26所述的方法，其特征在于，所述发起端侧的HDLC配置管理单元获取通道调整响应，包括：业务处理单元通过发起端侧的HDLC处理单元接收通道调整响应，向发起端侧的HDLC配置管理单元发送该通道调整响应。
30、根据权利要求26至29任一所述的方法，其特征在于，该方法进一步包括：发起端侧的HDLC配置管理单元通过发起端侧的HDLC处理单元发送通道调整完成通知。
31、一种高级数据链路控制通道带宽动态调整中的方法，其特征在于，该方法包含：响应端侧的HDLC配置管理单元根据获取的通道调整通知对本端收发双向的时隙通道映射配置信息进行修改，响应端侧的HDLC处理单元根据时隙通道映射配置信息接收和发送HDLC帧，并发送通道调整响应。
32、根据权利要求31所述的方法，其特征在于，以控制帧的形式实现所述通道调整通知和通道调整响应，待发送的和/或接收的所述控制帧缓存于共享内存，所述共享内存至少包括控制帧发送区和控制帧接收区，
所述获取控制帧，包括：HDLC配置管理单元直接从共享内存的控制帧接收区读取接收到的控制帧；
所述发送控制帧，包括：HDLC配置管理单元将待发送的控制帧直接写入共享内存的控制帧发送区。
33、根据权利要求32所述的方法，其特征在于，所述HDLC配置管理单元获取的控制帧来自于HDLC处理单元，
所述HDLC处理单元接收到帧之后，进一步包括：HDLC处理单元确定接收到的帧为控制帧，将所述控制帧写入共享内存的控制帧接收区。
34、根据权利要求32或33所述的方法，其特征在于，所述响应端侧的HDLC配置管理单元获取通道调整通知，包括：响应端侧的业务处理单元通过响应端侧的HDLC处理单元接收所述控制帧，向响应端侧的HDLC配置管理单元发送该控制帧。
CNB2007100958881A 2007-04-12 2007-04-12 一种高级数据链路控制通道带宽动态调整中的方法及装置 Expired - Fee Related CN100542180C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNB2007100958881A CN100542180C (zh) 2007-04-12 2007-04-12 一种高级数据链路控制通道带宽动态调整中的方法及装置
PCT/CN2008/000579 WO2008124998A1 (fr) 2007-04-12 2008-03-24 Méthode et dispositif d'ajustement dynamique de la largeur de bande d'un canal hdlc

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2007100958881A CN100542180C (zh) 2007-04-12 2007-04-12 一种高级数据链路控制通道带宽动态调整中的方法及装置

Publications (2)

Publication Number Publication Date
CN101039333A CN101039333A (zh) 2007-09-19
CN100542180C true CN100542180C (zh) 2009-09-16

Family

ID=38889963

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100958881A Expired - Fee Related CN100542180C (zh) 2007-04-12 2007-04-12 一种高级数据链路控制通道带宽动态调整中的方法及装置

Country Status (2)

Country Link
CN (1) CN100542180C (zh)
WO (1) WO2008124998A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100542180C (zh) * 2007-04-12 2009-09-16 华为技术有限公司 一种高级数据链路控制通道带宽动态调整中的方法及装置
CN101436986B (zh) * 2008-11-20 2010-12-22 杭州立地信息技术有限公司 一种基于elcp协议通信路由的实现方法
CN101489265B (zh) * 2008-12-30 2011-01-05 华为技术有限公司 一种调整业务时隙分配的方法及终端
CN103973265B (zh) * 2009-06-09 2017-01-18 华为技术有限公司 一种ODUflex通道带宽的无损调整方法和光传送网
ES2652019T3 (es) 2009-06-09 2018-01-31 Huawei Technologies Co., Ltd. Método de ajuste sin pérdida del ancho de banda de un canal ODUflex y canal ODUflex
CN102378157A (zh) * 2010-08-13 2012-03-14 电信科学技术研究院 时分双工模式下调整频率带宽的方法、用户终端以及基站
CN102448125B (zh) * 2010-09-30 2015-08-12 中兴通讯股份有限公司 一种无线网络中的信道数据传输方法及系统
CN104796212B (zh) * 2014-01-22 2019-07-05 中兴通讯股份有限公司 一种光突发传送网、节点和传输方法
CN106487711B (zh) * 2016-10-13 2020-02-21 福建星海通信科技有限公司 一种缓存动态分配的方法以及系统
CN107491355A (zh) * 2017-08-17 2017-12-19 山东浪潮商用系统有限公司 一种基于共享内存的进程间功能调用方法及装置
CN109314630B (zh) * 2018-09-06 2022-01-25 深圳市汇顶科技股份有限公司 链路处理方法、设备及存储介质
CN111447690B (zh) * 2020-03-25 2022-03-11 中国人民解放军第六九O五工厂 一种快速动态时隙申请方法及多信道电台

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7007099B1 (en) * 1999-05-03 2006-02-28 Lucent Technologies Inc. High speed multi-port serial-to-PCI bus interface
CN1293739C (zh) * 2002-06-15 2007-01-03 华为技术有限公司 高速数据链路控制协议发送处理模块及其数据处理方法
CN100375432C (zh) * 2003-07-21 2008-03-12 中兴通讯股份有限公司 一种在传输设备中实现动态调整数据业务带宽的设备和方法
CN100474815C (zh) * 2004-01-16 2009-04-01 华为技术有限公司 调整链路容量的方法
CN100542180C (zh) * 2007-04-12 2009-09-16 华为技术有限公司 一种高级数据链路控制通道带宽动态调整中的方法及装置

Also Published As

Publication number Publication date
CN101039333A (zh) 2007-09-19
WO2008124998A1 (fr) 2008-10-23

Similar Documents

Publication Publication Date Title
CN100542180C (zh) 一种高级数据链路控制通道带宽动态调整中的方法及装置
JPH0573300B2 (zh)
EP1039693A3 (en) Device and method for interconnecting distant networks through dynamically allocated bandwidth
EP2378742A1 (en) Method for data communication and device for ethernet
CN107770085B (zh) 一种网络负载均衡方法、设备及系统
EP0685951B1 (en) Line interface devices for fast-packet networks
CN109743136A (zh) 传输报文传送方法、接收方法及处理装置
KR870003630A (ko) 패킷 스위칭 시스템 및 이를 이용한 네트워크 동작방법
CN107332794B (zh) 一种面向时间触发通信的动态锁定时槽方法
JP2000244601A (ja) データ回線選択方法およびデータ回線選択装置
US6175572B1 (en) Bandwith allocating method by using sub-tables in an ATM network interface card
WO1993025026A1 (en) A queueing system for switches having 'fast-circuit' properties
US6058111A (en) System and method for providing a droppable switched circuit
CN107995082B (zh) 一种业务卡管理方法、主控卡及分布式网关
RU98100356A (ru) Система доступа к локальной сети режима асинхронной передачи
US6295280B1 (en) Method for network node recognition
CN101729609B (zh) 一种向量交换实现方法
US7672231B1 (en) System for multiplying communications capacity on a time domain multiple access network using slave channeling
JPH0145261B2 (zh)
KR20030070350A (ko) 홈 네트워크에서 패킷을 제어하는 방법 및 장치
JPH0490230A (ja) 通信ネットワークのアクセス制御方式
JPS5846099B2 (ja) 共通回線アクセス制御方式
CN104424114B (zh) 一种具有优先级的复用装置及其工作方法
KR100382638B1 (ko) 홈네트웍 시스템 및 그 채널 할당 방법
JPH04363939A (ja) セル出力装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090916

Termination date: 20140412