CN102509815A - 毫米波多位微型数字移相器 - Google Patents

Abstract

本发明公开了一种毫米波多位微型数字移相器，该移相器由11.25°、22.5°、45°、90°相移电路级联构成，11.25°/22.5°/45°/90°均采用反射型拓扑的设计。该移相器以11.25°为相移步进值在0～360°的范围内总共可实现16种相移状态，最终的版图由相移量从大到小的顺序排版，该移相器的工作频段为34~36GHz。本发明的电路拓扑和设计过程简单，制造工艺简便，成品率高，芯片面积小，工作频带宽，插入损耗低，相移精度高，输入和输出电压驻波比低，各移相态插入损耗差值小。

Description

毫米波多位微型数字移相器

技术领域

本发明在相控阵雷达、移动通信、数字微波通信、仪器仪表、重离子加速器、电子对抗、导弹姿态控制系统、智能天线系统等众多技术领域都有广泛的应用，特别是一种毫米波单片数字移相器。

背景技术

毫米波数字移相器作为现代相控阵雷达系统中收发组件的核心组成部分，无论从实用的角度，还是从理论研究的角度都有着重大的现实意义。在毫米波频段的控制电路中，数字移相器是毫米波主要控制电路之一，描述这种产品性能的主要技术指标有：1）工作频率带宽；2）相移位数；3）相移量4）相移精度；5）插入损耗；6）各态插入损耗差；7）各态输入和输出端电压驻波比；8）开关速度；9）电路尺寸；10）输出功率1分贝压缩电平。现有的毫米波四位数字移相器，由于设计采用的电路拓扑和工艺实现途径的缺陷，加之相移量大，或由于用同轴、波导、混合集成、低温共烧陶瓷立体集成电路等方式，通常电性能指标均较差。因此其主要缺点有：（1）电路拓扑复杂，每一位要采用不同电路实现；（2）设计难度大；（3）工艺加工难度大；（4）相移精度低；（5）多位数字相移器的电路损耗大；（6）输入和输出端电压驻波比差；（7）工作频率带宽较窄；（8）成本高；（9）电路尺寸较大。那些恒定相移、面积小、驻波好、插损小等优良电性能的数字电控移相器是非常难于设计和制造的。

发明内容

本发明的目的在于提供一种利用毫米波单片集成电路工艺设计的电路拓扑结构简单、设计简便、能够减小各态插入损耗、改善各态的输入输出电压驻波比、减小芯片面积、使电路之间电性能一致性受工艺控制参数影响最小，电路尺寸较小，降低成本的毫米波多位微型数字移相器。

实现本发明目的的技术解决方案是：一种毫米波多位微型数字移相器，它由11.25°、22.5°、45°、90° 相移单元电路级联构成，其级联顺序是按相移量由大到小级联而成，该移相器以11.25°为相移步进值在0～360°的范围内总共可实现16种相移状态，其中11.25°/22.5 / 45°/90°相移位单元电路均采用反射型拓扑的设计。该移相器的信号输入端即90°相移单元电路的输入端，90°相移位单元电路的输出端接45°相移电路的输入端，45°相移单元电路的输出端接22.5°相移单元电路的输入端，22.5°相移单元电路的输出端接11.25°相移单元电路的输入端，11.25°相移单元电路的输出端为该移相器的输出端。本发明反射型移相器电路包括匹配网络、3dB90度混合接头、变换网络以及开关，本发明中反射型电路中匹配网络和变换网络均采用微带实现，3dB90度混合接头采用兰格耦合器结构，开关用PHEMT晶体管来实现。

本发明与现有技术相比，其显著优点：1、设计简单，只要设计好一种结构的移相电路拓扑；2、制造中工艺难控制精度比同类的高；3、电性能改善大； 4、各态插入损耗差值小；5、相移精度高；6、输入和输出电压驻波比低；7、芯片面积小；8、成本低。

附图说明

图1是本发明的毫米波多位微型数字移相器中单元电路所用反射型移相器拓扑结构。

图2是本发明的毫米波多位微型数字移相器的整体结构框图。

图3是本发明的毫米波多位微型数字移相器的相移位为90°的电路拓扑。

图4是本发明的毫米波多位微型数字移相器的相移位为45°的电路拓扑。

图5是本发明的毫米波多位微型数字移相器的相移位为22.5°的电路拓扑。

图6是本发明的毫米波多位微型数字移相器的相移位为11.25°的电路拓扑。 

具体实施方式

下面结合附图对本发明作进一步详细描述。

本发明毫米波多位微型数字移相器，包括四个单元移相电路，四个单元移相电路均为反射型移相电路拓扑；该移相器由90°、45°、22.5°、 11.25°相移单元电路级联构成，其级联顺序是按相移量由大到小级联而成，该移相器以11.25°为相移步进值在0～360°的范围内总共可实现16种相移状态， 11.25°、22.5°、45°、90°相移位单元电路均采用反射型拓扑；该毫米波多位微型数字移相器的信号输入端接90°移相单元电路，然后依次接 45°、22.5°、11.25°相移单元电路，最后11.25°单元移相电路接信号输出端。    

结合图1、图2、图3，本发明的毫米波多位微型数字移相器，包括相移位为90°的单元移相电路，此单元电路为反射型移相电路。该单元电路由信号输入端INPUT、信号输出端OUTPUT、兰格耦合器、PHEMT晶体管以及微带线等组成。该单元电路信号输入端接第二微带Ma2的一端，第二微带Ma2的另一端接兰格耦合器Langa1的输入端，兰格耦合器的隔离口接第一微带Ma1的一端，第一微带Ma1的另一端接信号输出端；兰格耦合器的耦合口接第四微带Ma4的一端，第四微带Ma4的另一端分别接第六微带Ma6和第二薄膜电阻Ra2的一端，第二薄膜电阻Ra2的另一端接地；第六微带Ma6的另一端接第二PHEMT晶体管Pa2的源极，第二PHEMT晶体管Pa2的栅极接第六薄膜电阻Ra6的一端，第六薄膜电阻Ra6的另一端接地；第二PHEMT晶体管Pa2漏极接第二交指电容Ca2的一端，第二交指电容Ca2另一端接地，第二交指电容Ca2与第四薄膜电阻Ra4并联；第一兰格耦合器Langa1的直通口所连接电路与其耦合口所接电路结构一致，即第一兰格耦合器Langa1的直通口接第三微带Ma3的一端，第三微带Ma3的另一端分别接第五微带Ma5和第一薄膜电阻Ra1的一端，第一薄膜电阻Ra1的另一端接地；第五微带Ma5的另一端接第一PHEMT晶体管Pa1的源极，第一PHEMT晶体管Pa1的栅极接第五薄膜电阻Ra5的一端，第五薄膜电阻Ra5的另一端接地；第一PHEMT晶体管Pa1的漏极接第三薄膜电阻Ra3的一端，第三薄膜电阻Ra3另一端接地，第三薄膜电阻Ra3与第一交指电容Ca1并联。该单元电路可实现步进值为0°和90°的相移。

结合图1、图2、图4，本发明的毫米波多位微型数字移相器，包括相移位为45°的单元移相电路，此单元电路仍为反射型移相电路。该单元电路与90°的相移电路结构类似，均由信号输入端INPUT、信号输出端OUTPUT、兰格耦合器、PHEMT晶体管以及微带线等组成。该单元电路信号输入端接第八微带Mb2的一端，第八微带Mb2的另一端接第二兰格耦合器Langb1的输入端，第二兰格耦合器的隔离口接第七微带Mb1的一端，第七微带Mb1的另一端接信号输出端；第二兰格耦合器Langb1的耦合口接第十微带Mb4的一端，第十微带Mb4的另一端分别接第十二微带Mb6和第八薄膜电阻Rb2的一端，第八薄膜电阻Rb2的另一端接地；第十二微带Mb6的另一端接第四PHEMT晶体管Pb2的源极，第四PHEMT晶体管Pb2的栅极接第十二薄膜电阻Rb6的一端，第十二薄膜电阻Rb6的另一端接地；第四PHEMT晶体管Pb2漏极接第四交指电容Cb2的一端，第四交指电容Cb2另一端接地，第四交指电容Cb2与第十薄膜电阻Rb4并联；第二兰格耦合器Langb1的直通口所连接电路与其耦合口所接电路结构一致，即第二兰格耦合器Langb1的直通口接第九微带Mb3的一端，第九微带Mb3的另一端分别接第十一微带Mb5和第七薄膜电阻Rb1的一端，第七薄膜电阻Rb1的另一端接地；第十一微带Mb5的另一端接第三PHEMT晶体管Pb1的源极，第三PHEMT晶体管Pb1的栅极接第十一薄膜电阻Rb5的一端，第十一薄膜电阻Rb5的另一端接地；第三PHEMT晶体管Pb1的漏极接第九薄膜电阻Rb3的一端，第九薄膜电阻Rb3另一端接地，第九薄膜电阻Rb3与第三交指电容Cb1并联。该单元电路可实现步进值为0°和45°的相移。

结合图1、图2、图5，本发明的毫米波多位微型数字移相器，包括相移位为22.5o的单元移相电路，此单元电路仍为反射型移相电路。该单元电路由信号输入端INPUT、信号输出端OUTPUT、PHEMT晶体管以及微带线等组成。该单元电路信号输入端接第十四微带Mc2的一端，第十四微带Mc2的另一端接第三兰格耦合器Langc1的输入端，第三兰格耦合器的隔离口接第十三微带Mc1的一端，第十三微带Mc1的另一端接信号输出端；第三兰格耦合器Langc1的耦合口接第十六微带Mc4的一端，第十六微带Mc4的另一端分别接第十八微带Mc6和第十四薄膜电阻Rc2的一端，第十四薄膜电阻Rc2的另一端接地；第十八微带Mc6的另一端接第六PHEMT晶体管Pc2的源极，第六PHEMT晶体管Pc2的栅极接第十八薄膜电阻Rc6的一端，第十八薄膜电阻Rc6的另一端接地；第六PHEMT晶体管Pc2漏极接第六交指电容Cc2的一端，第六交指电容Cc2另一端接地，第六交指电容Cc2与第十六薄膜电阻Rc4并联；第三兰格耦合器Langc1的直通口所连接电路与其耦合口所接电路结构一致，即第三兰格耦合器Langc1的直通口接第十五微带Mc3的一端，第十五微带Mc3的另一端分别接第十七微带Mc5和第十三薄膜电阻Rc1的一端，第十三薄膜电阻Rc1的另一端接地；第十七微带Mc5的另一端接第五PHEMT晶体管Pc1的源极，第五PHEMT晶体管Pc1的栅极接第十七薄膜电阻Rc5的一端，第十七薄膜电阻Rc5的另一端接地；第五PHEMT晶体管Pc1的漏极接第十五薄膜电阻Rc3的一端，第十五薄膜电阻Rc3另一端接地，第十五薄膜电阻Rc3与第五交指电容Cc1并联。该单元电路可实现步进值为0°和22.5o的相移。

结合图1、图2、图6，本发明的毫米波多位微型数字移相器，包括相移位为11.25°的单元移相电路，此单元电路仍为反射型移相电路。该单元电路由信号输入端INPUT、信号输出端OUTPUT、PHEMT晶体管以及微带线等组成。该单元电路信号输入端接第二十微带Md2的一端，第二十微带Md2的另一端接第四兰格耦合器Langd1的输入端，第四兰格耦合器的隔离口接第十九微带Md1的一端，第十九微带Md1的另一端接信号输出端；第四兰格耦合器Langd1的耦合口接第二十二微带Md4的一端，第二十二微带Md4的另一端分别接第二十四微带Md6和第二十薄膜电阻Rd2的一端，第二十薄膜电阻Rd2的另一端接地；第二十四微带Md6的另一端接第八PHEMT晶体管Pd2的源极，第八PHEMT晶体管Pd2的栅极接第二十四薄膜电阻Rd6的一端，第二十四薄膜电阻Rd6的另一端接地；第八PHEMT晶体管Pd2漏极接第八交指电容Cd2的一端，第八交指电容Cd2另一端接地，第八交指电容Cd2与第二十二薄膜电阻Rd4并联；第四兰格耦合器Langd1的直通口所连接电路与其耦合口所接电路结构一致，即第四兰格耦合器Langd1的直通口接第二十一微带Md3的一端，第二十一微带Md3的另一端分别接第二十三微带Md5和第十九薄膜电阻Rd1的一端，第十九薄膜电阻Rd1的另一端接地；第二十三微带Md5的另一端接第七PHEMT晶体管Pd1的源极，第七PHEMT晶体管Pd1的栅极接第二十三薄膜电阻Rd5的一端，第二十三薄膜电阻Rd5的另一端接地；第七PHEMT晶体管Pd1的漏极接第二十一薄膜电阻Rd3的一端，第二十一薄膜电阻Rd3另一端接地，第二十一薄膜电阻Rd3与第七交指电容Cd1并联。该单元电路可实现步进值为0°和11.25°的相移。

毫米波多位微型数字移相器工作原理描述如下：微波毫米波信号从信号输入端输入，依次通过步进值分别为90°、45°、22.5°、11.25°的单元相移电路，每个单元电路有0°和其相移步进值两种移相状态，依据每个电路不同状态的组合，即可实现以11.25°为步进值在0°～360°内的16种状态。 

其中90°单元相移电路（见图3）其原理为反射型移相电路。该电路中的开关Pa1、Pa2同开（截止）同关（导通），开关Pa1、Pa2的两种状态决定了该电路的两种工作状态，即：参考态和相移态。若开关Pa1、Pa2同时截止时，输出信号的相位变化为参考态，则开关Pa1、Pa2同时导通时，输出信号的相位变化为相移态，即：两种状态可以互换。电路中使用3dB兰格耦合器作为输入和输出信号的分离元件，实现信号的分离。当开关Pa1、Pa2同时截止，微波信号由第一输入端口INPUT输入，经过第二微带线Ma2到3dB第一兰格桥耦合器Langa1的输入端，经过Langa1信号分两条支路，由Langa1的直通端输出的信号经过第三微带线Ma3、第一薄膜电阻Ra1后原路反射到Langa1的直通端，由Langa1的耦合端输出的信号经过第四微带线Ma4、第二薄膜电阻Ra2后原路反射到Langa1的耦合端，两路反射回来的信号再次经过Langa1从隔离端输出，经过第一微带线Ma1 从微波信号的第一输出端口OUTPUT输出，产生一定的相移量。当开关Pa1、Pa2同时导通，微波信号由第一输入端口INPUT输入，经过第二微带线Ma2到3dB第一兰格桥耦合器Langa1的输入端，经过Langa1信号分两条支路，由Langa1的直通端输出的信号经过第三微带线Ma3后分两条并联支路，其一经第一薄膜电阻Ra1接地，另一条支路经第五微带线Ma5、开关Pa1、第一交指电容Ca1和第三薄膜电阻Ra3的并联，信号经过这两条并联支路后原路反射到Langa1的直通端，由Langa1的耦合端输出的信号经过第四微带线Ma4后分两条并联支路，其一经第二薄膜电阻Ra2接地，另一条支路经开关Pa2、第二交指电容Ca2和第四薄膜电阻Ra4的并联，信号经过这两条支路后原路反射到Langa1的耦合端，直通端和耦合端反射回来的信号再次经过Langa1从隔离端输出，经过第一微带线Ma1从微波信号的第一输出端口OUTPUT输出，产生一定的相移量。该电路的两种工作状态的相移量的差值实现了90°移相器的功能。

其中45°单元相移电路（见图4）其原理为反射型移相电路。该电路中的开关Pb1、Pb2同开（截止）同关（导通），开关Pb1、Pb2的两种状态决定了该电路的两种工作状态，即：参考态和相移态。若开关Pb1、Pb2同时截止时，输出信号的相位变化为参考态，则开关Pb1、Pb2同时导通时，输出信号的相位变化为相移态，即：两种状态可以互换。电路中使用3dB兰格耦合器作为输入和输出信号的分离元件，实现信号的分离。当开关Pb1、Pb2同时截止，微波信号由第二输入端口INPUT输入，经过第八微带线Mb2到3dB第二兰格桥耦合器Langb1的输入端，经过Langb1信号分两条支路，由Langb1的直通端输出的信号经过第九微带线Mb3、第七薄膜电阻Rb1后原路反射到Langb1的直通端，由Langb1的耦合端输出的信号经过第十微带线Mb4、第八薄膜电阻Rb2后原路反射到Langb1的耦合端，两路反射回来的信号再次经过Langb1从隔离端输出，经过第七微带线Mb1 从微波信号的第二输出端口OUTPUT输出，产生一定的相移量。当开关Pb1、Pb2同时导通，微波信号由第二输入端口INPUT输入，经过第八微带线Mb2到3dB第二兰格桥耦合器Langb1的输入端，经过Langb1信号分两条支路，由Langb1的直通端输出的信号经过第九微带线Mb3后分两条并联支路，其一第七经薄膜电阻Rb1接地，另一条支路经第十一微带线Mb5、开关Pb1、第三交指电容Cb1和第九薄膜电阻Rb3的并联，信号经过这两条并联支路后原路反射到Langb1的直通端，由Langb1的耦合端输出的信号经过第十微带线Mb4后分两条并联支路，其一经第八薄膜电阻Rb2接地，另一条支路经开关Pb2、第四交指电容Cb2和第十薄膜电阻Rb4的并联，信号经过这两条支路后原路反射到Langb1的耦合端，直通端和耦合端反射回来的信号再次经过Langb1从隔离端输出，经过第七微带线Mb1从微波信号的第二输出端口OUTPUT输出，产生一定的相移量。该电路的两种工作状态的相移量的差值实现了45°移相器的功能。

其中22.5°单元相移电路（见图5）其原理为反射型移相电路。该电路中的开关Pc1、Pc2同开（截止）同关（导通），开关Pc1、Pc2的两种状态决定了该电路的两种工作状态，即：参考态和相移态。若开关Pc1、Pc2同时截止时，输出信号的相位变化为参考态，则开关Pc1、Pc2同时导通时，输出信号的相位变化为相移态，即：两种状态可以互换。电路中使用3dB兰格耦合器作为输入和输出信号的分离元件，实现信号的分离。当开关Pc1、Pc2同时截止，微波信号由第三输入端口INPUT输入，经过第十四微带线Mc2到3dB第三兰格桥耦合器Langc1的输入端，经过Langc1信号分两条支路，由Langc1的直通端输出的信号经过第十五微带线Mc3、第十三薄膜电阻Rc1后原路反射到Langc1的直通端，由Langc1的耦合端输出的信号经过第十六微带线Mc4、第十四薄膜电阻Rc2后原路反射到Langc1的耦合端，两路反射回来的信号再次经过Langc1从隔离端输出，经过第十三微带线Mc1 从微波信号的第三输出端口OUTPUT输出，产生一定的相移量。当开关Pc1、Pc2同时导通，微波信号由第三输入端口INPUT输入，经过第十四微带线Mc2到3dB第三兰格桥耦合器Langc1的输入端，经过Langc1信号分两条支路，由Langc1的直通端输出的信号经过第十五微带线Mc3后分两条并联支路，其一经第十三薄膜电阻Rc1接地，另一条支路经第十七微带线Mc5、开关Pc1、第五交指电容Cc1和第十五薄膜电阻Rc3的并联，信号经过这两条并联支路后原路反射到Langc1的直通端，由Langc1的耦合端输出的信号经过第十六微带线Mc4后分两条并联支路，其一经第十四薄膜电阻Rc2接地，另一条支路经开关Pc2、第六交指电容Cc2和第十六薄膜电阻Rc4的并联，信号经过这两条支路后原路反射到Langc1的耦合端，直通端和耦合端反射回来的信号再次经过Langc1从隔离端输出，经过第十三微带线Mc1从微波信号的第三输出端口OUTPUT输出，产生一定的相移量。该电路的两种工作状态的相移量的差值实现了22.5°移相器的功能。

其中11.25°单元相移电路（见图6）其原理为反射型移相电路。该电路中的开关Pd1、Pd2同开（截止）同关（导通），开关Pd1、Pd2的两种状态决定了该电路的两种工作状态，即：参考态和相移态。若开关Pd1、Pd2同时截止时，输出信号的相位变化为参考态，则开关Pd1、Pd2同时导通时，输出信号的相位变化为相移态，即：两种状态可以互换。电路中使用3dB兰格耦合器作为输入和输出信号的分离元件，实现信号的分离。当开关Pd1、Pd2同时截止，微波信号由第四输入端口INPUT输入，经过第二十微带线Md2到3dB第四兰格桥耦合器Langd1的输入端，经过Langd1信号分两条支路，由Langd1的直通端输出的信号经过第二十一微带线Md3、第十九薄膜电阻Rd1后原路反射到Langd1的直通端，由Langd1的耦合端输出的信号经过第二十二微带线Md4、第二十薄膜电阻Rd2后原路反射到Langd1的耦合端，两路反射回来的信号再次经过Langd1从隔离端输出，经过第十九微带线Md1 从微波信号的第四输出端口OUTPUT输出，产生一定的相移量。当开关Pd1、Pd2同时导通，微波信号由第四输入端口INPUT输入，经过第二十微带线Md2到3dB第四兰格桥耦合器Langd1的输入端，经过Langd1信号分两条支路，由Langd1的直通端输出的信号经过第二十一微带线Md3后分两条并联支路，其一经第十九薄膜电阻Rd1接地，另一条支路经第二十三微带线Md5、开关Pd1、第七交指电容Cd1和第二十一薄膜电阻Rd3的并联，信号经过这两条并联支路后原路反射到Langd1的直通端，由Langd1的耦合端输出的信号经过第二十二微带线Md4后分两条并联支路，其一经第二十薄膜电阻Rd2接地，另一条支路经开关Pd2、第八交指电容Cd2和第二十二薄膜电阻Rd4的并联，信号经过这两条支路后原路反射到Langd1的耦合端，直通端和耦合端反射回来的信号再次经过Langd1从隔离端输出，经过第十九微带线Md1从微波信号的第四输出端口OUTPUT输出，产生一定的相移量。该电路的两种工作状态的相移量的差值实现了11.25°移相器的功能。

本发明紧密结合微波单片集成电路工艺线提供的有关参数进行，最终的芯片面积仅为3.2mmX4.05mmX0.1mm。毫米波单片集成电路数字移相器是现代相控阵雷达系统收发组件的核心组成部分，可见本发明的重要性。

Claims (5)

1.一种毫米波多位微型数字移相器，其特征在于：包括四个单元移相电路，四个单元移相电路均为反射型移相电路拓扑；该移相器由90°、45°、22.5°、 11.25°相移单元电路级联构成，其级联顺序是按相移量由大到小级联而成，该移相器以11.25°为相移步进值在0～360°的范围内总共可实现16种相移状态， 11.25°、22.5°、45°、90°相移位单元电路均采用反射型拓扑；该毫米波多位微型数字移相器的信号输入端接90°移相单元电路，然后依次接 45°、22.5°、11.25°相移单元电路，最后11.25°单元移相电路接信号输出端。

2. 根据权利要求1所述的毫米波多位微型数字移相器，其特征在于：90°单元移相电路由兰格耦合器、微带线、PHEMT晶体管、薄膜电阻、交指电容、接地端以及信号输入端输出端组成；该单元电路包括第一信号输入端（INPUT）,第一信号输出端（OUTPUT），第一微带线（Ma1）、第二微带线（Ma2）、第三微带线（Ma3）、第四微带线（Ma4）、第五微带线（Ma5）、第六微带线（Ma6），第一薄膜电阻（Ra1）、第二薄膜电阻（Ra2）、第三薄膜电阻（Ra3）、第四薄膜电阻（Ra4） 、第五薄膜电阻（Ra5）、第六薄膜电阻（Ra6），第一交指电容（Ca1）、第二交指电容（Ca2），第一兰格耦合器（Langa1）； 第一PHEMT晶体管（Pa1）、第二PHEMT晶体管（Pa2）；该单元电路信号输入端接第二微带（Ma2）的一端，第二微带（Ma2）的另一端接兰格耦合器（Langa1）的输入端，兰格耦合器的隔离口接第一微带（Ma1）的一端，第一微带（Ma1）的另一端接信号输出端；兰格耦合器的耦合口接第四微带（Ma4）的一端，第四微带（Ma4）的另一端分别接第六微带（Ma6）和第二薄膜电阻（Ra2）的一端，第二薄膜电阻（Ra2）的另一端接地；第六微带（Ma6）的另一端接第二PHEMT晶体管（Pa2）的源极，第二PHEMT晶体管（Pa2）的栅极接第六薄膜电阻（Ra6）的一端，第六薄膜电阻（Ra6）的另一端接地；第二PHEMT晶体管（Pa2）漏极接第二交指电容（Ca2）的一端，第二交指电容（Ca2）另一端接地，第二交指电容（Ca2）与第四薄膜电阻（Ra4）并联；第一兰格耦合器（Langa1）的直通口所连接电路与其耦合口所接电路结构一致，即第一兰格耦合器（Langa1）的直通口接第三微带（Ma3）的一端，第三微带（Ma3）的另一端分别接第五微带（Ma5）和第一薄膜电阻（Ra1）的一端，第一薄膜电阻（Ra1）的另一端接地；第五微带（Ma5）的另一端接第一PHEMT晶体管（Pa1）的源极，第一PHEMT晶体管（Pa1）的栅极接第五薄膜电阻（Ra5）的一端，第五薄膜电阻（Ra5）的另一端接地；第一PHEMT晶体管（Pa1）的漏极接第三薄膜电阻（Ra3）的一端，第三薄膜电阻（Ra3）另一端接地，第三薄膜电阻（Ra3）与第一交指电容(Ca1)并联；该单元电路可实现步进值为0°和90°的相移。

3.根据权利要求1所述的毫米波多位微型数字移相器，其特征在于：45°单元移相电路由兰格耦合器、微带线、PHEMT晶体管、薄膜电阻、交指电容、接地端以及信号输入端输出端组成；该单元电路包括第二信号输入端（INPUT）,第二信号输出端（OUTPUT），第七微带线（Mb1）、第八微带线（Mb2）、第九微带线（Mb3）、第十微带线（Mb4）、第十一微带线（Mb5）、第十二微带线（Mb6），第七薄膜电阻（Rb1）、第八薄膜电阻（Rb2）、第九薄膜电阻（Rb3）、第十薄膜电阻（Rb4）、第十一薄膜电阻（Rb5）、第十二薄膜电阻（Rb6），第三交指电容（Cb1）、第四交指电容（Cb2），第二兰格耦合器（Langb1）; 第三PHEMT晶体管（Pb1）、第四PHEMT晶体管（Pb2）；该单元电路信号输入端接第八微带（Mb2）的一端，第八微带（Mb2）的另一端接第二兰格耦合器（Langb1）的输入端，第二兰格耦合器的隔离口接第七微带（Mb1）的一端，第七微带（Mb1）的另一端接信号输出端；第二兰格耦合器（Langb1）的耦合口接第十微带（Mb4）的一端，第十微带（Mb4）的另一端分别接第十二微带（Mb6）和第八薄膜电阻（Rb2）的一端，第八薄膜电阻（Rb2）的另一端接地；第十二微带（Mb6）的另一端接第四PHEMT晶体管（Pb2）的源极，第四PHEMT晶体管（Pb2）的栅极接第十二薄膜电阻（Rb6）的一端，第十二薄膜电阻（Rb6）的另一端接地；第四PHEMT晶体管（Pb2）漏极接第四交指电容（Cb2）的一端，第四交指电容（Cb2）另一端接地，第四交指电容（Cb2）与第十薄膜电阻（Rb4）并联；第二兰格耦合器（Langb1）的直通口所连接电路与其耦合口所接电路结构一致，即第二兰格耦合器（Langb1）的直通口接第九微带（Mb3）的一端，第九微带（Mb3）的另一端分别接第十一微带（Mb5）和第七薄膜电阻（Rb1）的一端，第七薄膜电阻（Rb1）的另一端接地；第十一微带（Mb5）的另一端接第三PHEMT晶体管（Pb1）的源极，第三PHEMT晶体管（Pb1）的栅极接第十一薄膜电阻（Rb5）的一端，第十一薄膜电阻（Rb5）的另一端接地；第三PHEMT晶体管（Pb1）的漏极接第九薄膜电阻（Rb3）的一端，第九薄膜电阻（Rb3）另一端接地，第九薄膜电阻（Rb3）与第三交指电容（Cb1）并联；该单元电路可实现步进值为0°和45°的相移。

4.根据权利要求1所述的毫米波多位微型数字移相器，其特征在于：22.5°单元移相电路由兰格耦合器、微带线、PHEMT晶体管、薄膜电阻、交指电容、接地端以及信号输入端输出端组成；该单元电路包括第三信号输入端（INPUT），第三信号输出端（OUTPUT），第十三微带线（Mc1）、第十四微带线（Mc2）、第十五微带线（Mc3）、第十六微带线（Mc4）、第十七微带线（Mc5）、第十八微带线（Mc6），第十三薄膜电阻（Rc1）、第十四薄膜电阻（Rc2）、第十五薄膜电阻（Rc3）、第十六薄膜电阻（Rc4）、第十七薄膜电阻（Rc5）、第十八薄膜电阻（Rc6），第五交指电容（Cc1）、第六交指电容（Cc2），第三兰格耦合器（Langc1）； 第五PHEMT晶体管（Pc1）、第六PHEMT晶体管（Pc2）；该单元电路信号输入端接第十四微带（Mc2）的一端，第十四微带（Mc2）的另一端接第三兰格耦合器（Langc1）的输入端，第三兰格耦合器的隔离口接第十三微带（Mc1）的一端，第十三微带（Mc1）的另一端接信号输出端；第三兰格耦合器（Langc1）的耦合口接第十六微带（Mc4）的一端，第十六微带（Mc4）的另一端分别接第十八微带（Mc6）和第十四薄膜电阻（Rc2）的一端，第十四薄膜电阻（Rc2）的另一端接地；第十八微带（Mc6）的另一端接第六PHEMT晶体管（Pc2）的源极，第六PHEMT晶体管（Pc2）的栅极接第十八薄膜电阻（Rc6）的一端，第十八薄膜电阻（Rc6）的另一端接地；第六PHEMT晶体管（Pc2）漏极接第六交指电容（Cc2）的一端，第六交指电容（Cc2）另一端接地，第六交指电容（Cc2）与第十六薄膜电阻（Rc4）并联；第三兰格耦合器（Langc1）的直通口所连接电路与其耦合口所接电路结构一致，即第三兰格耦合器（Langc1）的直通口接第十五微带（Mc3）的一端，第十五微带（Mc3）的另一端分别接第十七微带（Mc5）和第十三薄膜电阻（Rc1）的一端，第十三薄膜电阻（Rc1）的另一端接地；第十七微带（Mc5）的另一端接第五PHEMT晶体管（Pc1）的源极，第五PHEMT晶体管（Pc1）的栅极接第十七薄膜电阻（Rc5）的一端，第十七薄膜电阻（Rc5）的另一端接地；第五PHEMT晶体管（Pc1）的漏极接第十五薄膜电阻（Rc3）的一端，第十五薄膜电阻（Rc3）另一端接地，第十五薄膜电阻（Rc3）与第五交指电容（Cc1）并联；该单元电路可实现步进值为0°和22.5o的相移。

5.根据权利要求1所述的毫米波多位微型数字移相器，其特征在于：11.25°单元移相电路由兰格耦合器、微带线、PHEMT晶体管、薄膜电阻、交指电容、接地端以及信号输入端输出端组成；该单元电路包括第四信号输入端（INPUT）,第四信号输出端（OUTPUT），第十九微带线（Md1）、第二十微带线（Md2）、第二十一微带线（Md3）、第二十二微带线（Md4）、第二十三微带线（Md5）、第二十四微带线（Md6），第十九薄膜电阻（Rd1）、第二十薄膜电阻（Rd2）、第二十一薄膜电阻（Rd3）、第二十二薄膜电阻（Rd4）、第二十三薄膜电阻（Rd5）、第二十四薄膜电阻（Rd6），第七交指电容（Cd1）、第八交指电容（Cd2），第四兰格耦合器（Langd1）; 第七PHEMT晶体管（Pd1）、第八PHEMT晶体管（Pd2）；该单元电路信号输入端接第二十微带（Md2）的一端，第二十微带（Md2）的另一端接第四兰格耦合器（Langd1）的输入端，第四兰格耦合器的隔离口接第十九微带（Md1）的一端，第十九微带（Md1）的另一端接信号输出端；第四兰格耦合器（Langd1）的耦合口接第二十二微带（Md4）的一端，第二十二微带（Md4）的另一端分别接第二十四微带（Md6）和第二十薄膜电阻（Rd2）的一端，第二十薄膜电阻（Rd2）的另一端接地；第二十四微带（Md6）的另一端接第八PHEMT晶体管（Pd2）的源极，第八PHEMT晶体管（Pd2）的栅极接第二十四薄膜电阻（Rd6）的一端，第二十四薄膜电阻（Rd6）的另一端接地；第八PHEMT晶体管（Pd2）漏极接第八交指电容（Cd2）的一端，第八交指电容（Cd2）另一端接地，第八交指电容（Cd2）与第二十二薄膜电阻（Rd4）并联；第四兰格耦合器（Langd1）的直通口所连接电路与其耦合口所接电路结构一致，即第四兰格耦合器（Langd1）的直通口接第二十一微带（Md3）的一端，第二十一微带（Md3）的另一端分别接第二十三微带（Md5）和第十九薄膜电阻（Rd1）的一端，第十九薄膜电阻（Rd1）的另一端接地；第二十三微带（Md5）的另一端接第七PHEMT晶体管（Pd1）的源极，第七PHEMT晶体管（Pd1）的栅极接第二十三薄膜电阻（Rd5）的一端，第二十三薄膜电阻（Rd5）的另一端接地；第七PHEMT晶体管（Pd1）的漏极接第二十一薄膜电阻（Rd3）的一端，第二十一薄膜电阻（Rd3）另一端接地，第二十一薄膜电阻（Rd3）与第七交指电容（Cd1）并联；该单元电路可实现步进值为0°和11.25°的相移。

Images