CN102055428B - 微波毫米波宽频带五位单片集成数字移相器 - Google Patents

Abstract

本发明公开了一种微波毫米波宽频带五位单片集成数字移相器，该移相器由11.25°、22.5°、45°、90°、180°相移电路级联构成，11.25°/22.5°相移位采用高/低通滤波器型拓扑，45°/90°/180°采用反射型拓扑的设计，该移相器以11.25°为相移步进值在0～360°的范围内总共可实现32种相移状态，最终的版图由相移量从大到小的顺序排版，该移相器的工作频段为6～18GHz。本发明的电路拓扑和设计过程简单，制造工艺简便，成品率高，芯片面积小，工作频带宽，插入损耗低，相移精度高，输入和输出电压驻波比低，各移相态插入损耗差值小。

Description

微波毫米波宽频带五位单片集成数字移相器

技术领域

本发明涉及相控阵雷达、移动通信、数字微波通信、仪器仪表、重离子加速器、电子对抗、导弹姿态控制系统、智能天线系统等众多技术领域，特别是一种宽频带单片集成数字移相器。

背景技术

微波数字移相器作为现代相控阵雷达系统中收发组件的核心组成部分，无论从实用的角度，还是从理论研究的角度都有着重大的现实意义。在宽带微波毫米波频段的控制电路中，数字移相器是微波毫米波主要控制电路之一，描述这种产品性能的主要技术指标有：1)工作频率带宽；2)相移位数；3)相移量4)相移精度；5)插入损耗；6)各态插入损耗差；7)各态输入和输出端电压驻波比；8)开关速度；9)电路尺寸；10)输出功率1分贝压缩电平。现有的微波五位数字移相器，由于设计采用的电路拓扑和工艺实现途径的缺陷，加之频带宽、相移量大，或由于用同轴、波导、混合集成、低温共烧陶瓷立体集成电路等方式，通常电性能指标均较差。因此其主要缺点有：(1)电路拓扑复杂，每一位要采用不同电路实现；(2)设计难度大；(3)工艺加工难度大；(4)相移精度低；(5)多位数字相移器的电路损耗大；(6)输入和输出端电压驻波比差；(7)工作频率带宽较窄；(8)成本高；(9)电路尺寸较大。

那些恒定相移、面积小、驻波好、插损小等优良电性能的宽带数字电控移相器是非常难于设计和制造的。

发明内容

本发明的目的在于提供一种利用微波单片集成电路工艺设计的电路拓扑结构简单、设计简便、能够展宽工作频率带宽、减小各态插入损耗、改善各态的输入输出电压驻波比、减小芯片面积、使电路之间电性能一致性受工艺控制参数影响最小，电路尺寸较小，降低成本的多倍频程五位数字移相器。

实现本发明目的的技术解决方案是：一种微波毫米波宽频带五位单片集成数字移相器，它由11.25°、22.5°、45°、90°、180°相移单元电路级联构成，其级联顺序是按相移量由大到小级联而成，该移相器以11.25°为相移步进值在0～360°的范围内总共可实现32种相移状态，其中11.25°/22.5°相移位单元电路采用高/低通滤波器型拓扑，45°/90°/180°相移位单元电路采用反射型拓扑的设计。该移相器的信号输入端即180°相移单元电路的输入端，180°相移位单元电路的输出端接90°相移电路的输入端，90°的相移单元电路的输出端接45°相移单元电路的输入端，45°相移单元电路的输出端接22.5°相移单元电路的输入端，22.5°相移单元电路的输出端接11.25°相移单元电路的输入端，11.25°相移单元电路的输出端为该移相器的输出端。本发明所用高低通型移相器电路包括两个开关、一个高通滤波器和一个低通滤波器，其中开关用PHEMT晶体管来实现，高/低通电路用微带线来实现。反射型移相器电路包括匹配网络、3dB90度混合接头、变换网络以及开关，本发明中反射型电路中匹配网络和变换网络均采用微带实现，3dB90度混合接头采用兰格耦合器结构，开关仍用PHEMT晶体管来实现。

本发明与现有技术相比，其显著优点是：1、设计简单，只要设计好两种结构的移相电路拓扑；2、制造中工艺难控制精度比同类的高；3、电性能改善大；4、各态插入损耗差值小；5、工作频率带宽；6、相移精度高；7、输入和输出电压驻波比低；9、芯片面积小；10、成本低。

附图说明

图1是本发明的微波毫米波宽频带五位单片集成数字移相器中单元电路所用高/低通型移相器拓扑结构。

图2是本发明的微波毫米波宽频带五位单片集成数字移相器中单元电路所用反射型移相器拓扑结构。

图3是本发明的微波毫米波宽频带五位单片集成数字移相器的整体结构框图。

图4是本发明的微波毫米波宽频带五位单片集成数字移相器的相移位为180°的电路拓扑。

图5是本发明的微波毫米波宽频带五位单片集成数字移相器的相移位为90°的电路拓扑。

图6是本发明的微波毫米波宽频带五位单片集成数字移相器的相移位为45°的电路拓扑。

图7是本发明的微波毫米波宽频带五位单片集成数字移相器的相移位为22.5°的电路拓扑。

图8是本发明的微波毫米波宽频带五位单片集成数字移相器的相移位为11.25°的电路拓扑。

图9是本发明的微波毫米波宽频带五位单片集成数字移相器的相移位为11.25°的测试曲线。

图10是本发明的微波毫米波宽频带五位单片集成数字移相器的相移位为22.5°的测试曲线。

图11是本发明的微波毫米波宽频带五位单片集成数字移相器的相移位为45°的测试曲线。

图12是本发明的微波毫米波宽频带五位单片集成数字移相器的相移位为90°的测试曲线。

图13是本发明的微波毫米波宽频带五位单片集成数字移相器的相移位为180°的测试曲线。

具体实施方式

下面结合附图对本发明作进一步详细描述。

结合图1、图3、图4，本发明的微波毫米波宽频带五位单片集成数字移相器，包括相移位为180°的单元移相电路，此单元电路为反射型移相电路。该单元电路由信号输入端INPUT、信号输出端OUTPUT、兰格耦合器、PHEMT晶体管以及微带线等组成。该单元电路从输入端出发有两条支路。第一条支路为输入端接微带Ma10的一端，微带Ma10的另一端接微带Ma7一端，微带Ma7另一端接PHEMT晶体管Fa2的源极，PHEMT晶体管Fa2的栅极接微带Ma4一端，微带M4另一端接薄膜电阻Ra2的一端，薄膜电阻Ra2的另一端接控制电压VAR1；PHEMT晶体管Fa2漏极接微带Ma3一端，微带Ma3另一端分别接微带Ma2的一端和微带Ma5的一端；微带Ma5的另一端接地；微带Ma2的另一端接PHEMT晶体管Fa1的漏极，PHEMT晶体管Fa1的栅极接微带Ma1的一端，微带Ma1的另一端接薄膜电阻Ra1的一端，薄膜电阻Ra1的另一端接控制电压VAR1；PHEMT晶体管Fa1的源极接微带Ma6的一端，微带Ma6的另一端分别接微带Ma11的一端和微带Ma8的一端；微带Ma11另一端接信号输出端。该单元电路的另一条支路为信号输入端接微带Ma10的一端，微带Ma10的另一端接微带Ma9的一端，微带Ma9的另一端接PHEMT晶体管Fa4的源极，PHEMT晶体管Fa4的栅极接微带Ma13的一端，微带Ma13的另一端接薄膜电阻Ra4的一端，Ra4的另一端接控制电压VAR2；PHEMT晶体管Fa4的漏极接微带Ma15的一端，微带Ma15的另一端接兰格耦合器LANGa1的输入端，LANGa1的耦合端接微带Ma17的一端，微带Ma17的另一端接地；LANGa1的直通端接微带Ma16的一端，微带Ma16的另一端接地；LANGa1的隔离端接微带Ma14的一端，微带Ma14的另一端接晶体管F3的漏极，PHEMT晶体管F3的栅极接微带M12的一端，微带M12的另一端接薄膜电阻Ra3的一端，薄膜电阻Ra3的另一端接控制电压VAR2；PHEMT晶体管Fa3的源极接微带Ma8的一端，微带Ma8的另一端接微带Ma11的一端，微带Ma11的另一端接信号输出口。该单元电路可实现步进值为0°和180°的相移。

结合图1、图3、图5，本发明的微波毫米波宽频带五位单片集成数字移相器，包括相移位为90°的单元移相电路，此单元电路为反射型移相电路。该单元电路由信号输入端INPUT、信号输出端OUTPUT、兰格耦合器、PHEMT晶体管以及微带线等组成。该单元电路信号输入端接微带Mb2的一端，微带Mb2的另一端接兰格耦合器LANGb1的输入端，兰格耦合器的隔离口接微带Mb1的一端，微带Mb1的另一端接信号输出端；兰格耦合器的耦合口接微带Mb4的一端，微带Mb4的另一端分别接微带Mb6和微带Mb10的一端，微带Mb10的另一端接薄膜电阻Rb2的一端，薄膜电阻Rb2的另一端接交指电容Cb2的一端，交指电容Cb2的另一端接地；微带Mb6的另一端接PHEMT晶体管Fb2的源极，PHEMT晶体管Fb2的栅极接微带Mb8的一端，微带Mb8的另一端接薄膜电阻Rb6的一端，薄膜电阻Rb6的另一端接控制电压VAR1；PHEMT晶体管漏极接交指电容Cb3的一端，交指电容Cb3另一端接地，交指电容Cb3与薄膜电阻Rb3并联；兰格耦合器LANGb1的直通口所连接电路与其耦合口所接电路结构一致，即兰格耦合器LANGb1的直通口接微带Mb3的一端，微带Mb3的另一端分别接微带Mb5和微带Mb9的一端，微带Mb9的另一端接薄膜电阻Rb1的一端，薄膜电阻Rb1的另一端接交指电容Cb1，交指电容Cb1的另一端接地；微带Mb5的另一端接PHEMT晶体管Fb1的源极，PHEMT晶体管Fb1的栅极接微带Mb7的一端，微带Mb7的另一端接薄膜电阻Rb5的一端，薄膜电阻Rb5的另一端接控制电压VAR1；PHEMT晶体管F1的漏极接薄膜电阻Rb4的一端，薄膜电阻Rb4另一端接地，薄膜电阻Rb4与交指电容Cb4并联。该单元电路可实现步进值为0°和90°的相移。

结合图1、图3、图6，本发明的微波毫米波宽频带五位单片集成数字移相器，包括相移位为45°的单元移相电路，此单元电路仍为反射型移相电路。该单元电路90°的相移电路结构类似，均由信号输入端INPUT、信号输出端OUTPUT、兰格耦合器、PHEMT晶体管以及微带线等组成。该单元电路信号输入端接微带Mc2的一端，微带Mc2的另一端接兰格耦合器LANGc1的输入端，兰格耦合器LANGc1的隔离口接微带Mc1的一端，微带Mc1的另一端接信号输出端；兰格耦合器的耦合口接微带Mc4的一端，微带Mc4的另一端分别接微带Mc6和薄膜电阻Rc2的一端，薄膜电阻Rc2的另一端接交指电容Cc2的一端，交指电容Cc2的另一端接地；微带Mc6的另一端接PHEMT晶体管Fc2的源极，PHEMT晶体管Fc2的栅极接微带Mc8的一端，微带Mc8的另一端接薄膜电阻Rc6的一端，薄膜电阻Rc6的另一端接控制电压VAR1；PHEMT晶体管Fc2漏极接交指电容Cc3的一端，交指电容Cc3另一端接地，交指电容Cc3与薄膜电阻Rc3并联。兰格耦合器LANGc1的直通口所连接电路与其耦合口所接电路结构一样，即兰格耦合器LANGc1的直通口接微带Mc3的一端，微带Mc3的另一端分别接微带Mc5和接薄膜电阻Rc1的一端，薄膜电阻Rc1的另一端接交指电容Cc1，交指电容Cc1的另一端接地；微带Mc5的另一端接晶体管Fc1的源极，PHEMT晶体管Fc1的栅极接微带Mc7的一端，微带Mc7的另一端接薄膜电阻Rc5的一端，薄膜电阻Rc5的另一端接控制电压VAR1；PHEMT晶体管Fc1的漏极接薄膜电阻Rc4的一端，薄膜电阻Rc4另一端接地，薄膜电阻Rc4与交指电容Cc4并联。该单元电路可实现步进值为0°和45°的相移。

结合图2、图3、图7，本发明的微波毫米波宽频带五位MMIC数字移相器，包括相移位为22.5°的单元移相电路，此单元电路为高/低通型移相电路。该单元电路由信号输入端INPUT、信号输出端OUTPUT、PHEMT晶体管以及微带线等组成。该单元电路信号输入端接微带Md14的一端，微带Md14的另一端分别接微带Md15和微带Md6的一端，微带Md15的另一端接薄膜电阻Rd4的一端，薄膜电阻Rd4的另一端接地；微带Md6的另一端分别接微带Md2和微带Md7的一端，微带Md2的另一端接PHEMT晶体管Fd1的源极，PHEMT晶体管Fd1的栅极接微带Md1的一端，微带Md1的另一端接薄膜电阻Rd1的一端，薄膜电阻Rd1的另一端接控制的电压VAR1；PHEMT晶体管Fd1的漏极接微带接微带Md3的一端和微带Md5的一端，微带Md3的另一端接交指电容Cd1的一端，交指电容Cd1的另一端接微带Md4的一端，微带Md4的另一端接信号输出端；微带Md7和微带Md5的另一端共同接微带Md8的一端，微带Md8的另一端接PHEMT晶体管Fd2的源极，PHEMT晶体管F2的栅极接微带Md9的一端，微带Md9的另一端接薄膜电阻Rd2的一端，薄膜电阻Rd2的另一端接控制电压VAR1；PHEMT晶体管Fd2的漏极接微带Md10的一端，微带Md10的另一端接微带Md11和微带Md12的一端，微带Md12的另一端接电感Ld1的一端，电感Ld1的另一端接地；微带Md11的另一端接PHEMT晶体管Fd3的源极，PHEMT晶体管Fd3的栅极接微带Md13的一端，微带Md13的另一端接薄膜电阻Rd3，薄膜电阻Rd3的另一端接控制电压VAR2，；PHEMT晶体管Fd3的漏极接地。该单元电路可实现步进值为0°和22.5°的相移。

结合图2、图3、图8，本发明的微波毫米波宽频带五位单片集成数字移相器，包括相移位为11.25°的单元移相电路，此单元电路和22.5°相移电路类似，仍为高/低通型移相电路。该单元电路由信号输入端INPUT、信号输出端OUTPUT、晶体管以及微带线等组成。该单元电路信号输入端接微带Me6的一端，微带Me6的另一端分别接微带Me2和微带Me7的一端，微带Me2的另一端接PHEMT晶体管Fe1的源极，PHEMT晶体管Fe1的栅极接微带Me1的一端，微带Me1的另一端接薄膜电阻Re1的一端，薄膜电阻Re1的另一端接控制的电压VAR1；PHEMT晶体管Fe1的漏极接微带Me3的一端和微带Me5的一端，微带Me3的另一端接交指电容Ce1的一端，交指电容Ce1的另一端接微带Me4的一端，微带Me4的另一端接信号输出端；微带Me7和微带Me5的另一端共同接微带Me8的一端，微带Me8的另一端接PHEMT晶体管Fe2的源极，PHEMT晶体管Fe2的栅极接微带Me9的一端，微带Me9的另一端接薄膜电阻Re2的一端，薄膜电阻Re2的另一端接控制电压VAR1；PHEMT晶体管Fe2的漏极接微带Me10的一端，微带M1e0的另一端接微带Me11和微带Me12的一端，微带Me12的另一端接电感Le1的一端，电感Le1的另一端接地；微带Me11的另一端接PHEMT晶体管Fe3的源极，PHEMT晶体管Fe3的栅极接微带Me13的一端，微带Me13的另一端接薄膜电阻Re3，薄膜电阻Re3的另一端接控制电压VAR2，；PHEMT晶体管Fe3的漏极接地。该单元电路可实现步进值为0°和11.25°的相移。

微波毫米波宽频带5位单片集成数字移相器工作原理描述如下：微波毫米波信号从信号输入端输入，依次通过步进值分别为180°、90°、45°、22.5°、11.25°的单元相移电路，每个单元电路有0°和其相移步进值两种移相状态，依据每个电路不通状态的组合，即可实现以11.25°为步进值在0°～360°内的32种状态。其中180°单元相移电路(见图4)其原理为反射型移相电路，该电路中开关控制电压VAR1控制PHEMT晶体管Fa1和PHEMT晶体管Fa2的开断，开关控制电压VAR2控制PHEMT晶体管Fa3和PHEMT晶体管Fa4的开断；当PHEMT晶体管Fa1和PHEMT晶体管Fa2呈开状态，PHEMT晶体管Fa3和PHEMT晶体管Fa4呈断状态时该电路产生相移为φ1，当晶体管Fa1和Fa2呈断状态，PHEMT晶体管Fa3和PHEMT晶体管Fa4呈开状态时该电路产生相移为φ2，则φ1-φ2为180°。其中90°单元相移电路(见图5)其原理为反射型移相电路，该电路中开关控制电压VAR1控制PHEMT晶体管Fb1和PHEMT晶体管Fb2的开断，当PHEMT晶体管Fb1和PHEMT晶体管Fb2呈开状态时该电路产生相移为φ1，，当PHEMT晶体管Fb1和PHEMT晶体管Fb2呈断状态时该电路产生相移为φ2，则φ1-φ2为180°。其中45°单元相移电路(见图6)其原理为反射型移相电路，该电路和90°单元相移电路类似，也是由开关控制电压VAR1控制PHEMT晶体管Fc1和PHEMT晶体管Fc2的开断，当PHEMT晶体管Fc1和PHEMT晶体管Fc2呈开状态时该电路产生相移为φ1，当PHEMT晶体管Fc1和PHEMT晶体管Fc2呈断开状态时该电路产生相移为φ2，则φ1-φ2为45°。其中22.5°单元相移电路(见图7)为高/低通型移相电路，该电路中PHEMT晶体管Fd1和PHEMT晶体管Fd2由开关控制电压VAR1控制，PHEMT晶体管Fd3由开关控制电压VAR2控制，当PHEMT晶体管Fd1和PHEMT晶体管Fd2呈开状态，PHEMT晶体管Fd3呈断状态时，该电路产生相移位φ1，当PHEMT晶体管Fd1和PHEMT晶体管Fd2呈断状态，PHEMT晶体管Fd3呈开状态时，该电路产生相移位φ2，这两种状态的相移差即φ1-φ2为22.5°。其中11.25°单元相移电路(见图8)也为高/低通型移相电路，该电路结构和22.5°相移电路结构类似，其中PHEMT晶体管Fe1和PHEMT晶体管Fe2由开关控制电压VAR1控制，PHEMT晶体管Fe3由开关控制电压VAR2控制，当PHEMT晶体管Fe1和PHEMT晶体管Fe2呈开状态，PHEMT晶体管Fe3呈断状态时，该电路产生相移位φ1，当PHEMT晶体管Fe1和PHEMT晶体管Fe2呈断状态，PHEMT晶体管Fe3呈开状态时，该电路产生相移位φ2，这两种状态的相移差即φ1-φ2为22.5°。综上所述，该微波毫米波宽频带5位单片集成数字移相器可实现0°～360°内的32种状态。

参见图9～13，图9～13为本实施例的测试曲线，插入损耗保持在7.5dB～11.8dB的范围内，输入端与输出端的驻波比均小于2；。由图9可知，11.25°相移位的相移误差＜1.65°；由图10可知，由22.5°相移位的相移误差＜2.4°；由图11可知，45°相移位的相移误差＜4.1°；由图12可知，90°相移位的相移误差＜9.2°；由图13可知，180°相移位的相移误差＜8°。

Claims (4)

1.一种微波毫米波宽频带五位单片集成数字移相器，其特征在于：包括五个单元移相电路，五个单元电路包括高/低通型移相电路和反射型移相电路两种电路拓扑；该移相器由180°、90°、45°、22.5°、11.25°相移单元电路级联构成，其级联顺序是按相移量由大到小级联而成，该移相器以11.25°为相移步进值在0～360°的范围内总共可实现32种相移状态，其中11.25°/22.5°相移位单元电路采用高/低通滤波器型拓扑，45°/90°/180°相移位单元电路采用反射型拓扑；该微波毫米波宽频带5位单片集成数字移相器的信号输入端接180°移相单元电路，依次接90°、45°、22.5°、11.25°相移单元电路，最后11.25°单元移相电路接信号输出端；22.5°单元移相电路由微带线、PHEMT晶体管、薄膜电阻、交指电容、电感、接地端以及信号输入端输出端组成；该单元电路包括信号输入端INPUT，信号输出端OUTPUT，微带线Md1、Md2、Md3、Md4、Md5、Md6、Md7、Md8、Md9、Md10、Md11、Md12、Md13、Md14、Md15，薄膜电阻Rd1、Rd2、Rd3、Rd4，交指电容Cd1，电感Ld1，PHEMT晶体管Fd1、Fd2、Fd3；其中PHEMT晶体管Fd1、Fd2由控制电压VAR1控制，PHEMT晶体管Fd3由控制电压VAR2控制；该单元电路信号输入端接微带Md14的一端，微带Md14的另一端分别接微带Md15和微带Md6的一端，微带Md15的另一端接薄膜电阻Rd4的一端，薄膜电阻Rd4的另一端接地；微带Md6的另一端分别接微带Md2和微带Md7的一端，微带Md2的另一端接PHEMT晶体管Fd1的源极，PHEMT晶体管Fd1的栅极接微带Md1的一端，微带Md1的另一端接薄膜电阻Rd1的一端，薄膜电阻Rd1的另一端接控制的电压VAR1；PHEMT晶体管Fd1的漏极接微带Md3的一端和微带Md5的一端，微带Md3的另一端接交指电容Cd1的一端，交指电容Cd1的另一端接微带Md4的一端，微带Md4的另一端接信号输出端；微带Md7和微带Md5的另一端共同接微带Md8的一端，微带Md8的另一端接PHEMT晶体管Fd2的源极，PHEMT晶体管F2的栅极接微带Md9的一端，微带Md9的另一端接薄膜电阻Rd2的一端，薄膜电阻Rd2的另一端接控制电压VAR1；PHEMT晶体管Fd2的漏极接微带Md10的一端，微带Md10的另一端接微带Md11和微带Md12的一端，微带Md12的另一端接电感Ld1的一端，电感Ld1的另一端接地；微带Md11的另一端接PHEMT晶体管Fd3的源极，PHEMT晶 体管Fd3的栅极接微带Md13的一端，微带Md13的另一端接薄膜电阻Rd3，薄膜电阻Rd3的另一端接控制电压VAR2，PHEMT晶体管Fd3的漏极接地；该单元电路可实现步进值为0°和22.5°的相移；11.25°单元移相电路由微带线、PHEMT晶体管、薄膜电阻、交指电容、电感、接地端以及信号输入端输出端组成；该单元电路包括信号输入端INPUT，信号输出端OUTPUT，微带线Me1、Me2、Me3、Me4、Me5、Me6、Me7、Me8、Me9、Me10、Me11、Me12、Me13、Me14，薄膜电阻Re1、Re2、Re3，交指电容Ce1，电感Le1，PHEMT晶体管Fe1、Fe2、Fe3；其中PHEMT晶体管Fe1、Fe2由控制电压VAR1控制，其中PHEMT晶体管Fe3由控制电压VAR2控制；该单元电路信号输入端接微带Me6的一端，微带Me6的另一端分别接微带Me2和微带Me7的一端，微带Me2的另一端接PHEMT晶体管Fe1的源极，PHEMT晶体管Fe1的栅极接微带Me1的一端，微带Me1的另一端接薄膜电阻Re1的一端，薄膜电阻Re1的另一端接控制的电压VAR1；PHEMT晶体管Fe1的漏极接微带Me3的一端和微带Me5的一端，微带Me3的另一端接交指电容Ce1的一端，交指电容Ce1的另一端接微带Me4的一端，微带Me4的另一端接信号输出端；微带Me7和微带Me5的另一端共同接微带Me8的一端，微带Me8的另一端接PHEMT晶体管Fe2的源极，PHEMT晶体管Fe2的栅极接微带Me9的一端，微带Me9的另一端接薄膜电阻Re2的一端，薄膜电阻Re2的另一端接控制电压VAR1；PHEMT晶体管Fe2的漏极接微带Me10的一端，微带M1e0的另一端接微带Me11和微带Me12的一端，微带Me12的另一端接电感Le1的一端，电感Le1的另一端接地；微带Me11的另一端接PHEMT晶体管Fe3的源极，PHEMT晶体管Fe3的栅极接微带Me13的一端，微带Me13的另一端接薄膜电阻Re3，薄膜电阻Re3的另一端接控制电压VAR2，PHEMT晶体管Fe3的漏极接地；该单元电路可实现步进值为0°和11.25°的相移。 

2.根据权利要求1所述的微波毫米波宽频带五位单片集成数字移相器，其特征在于：180°单元移相电路由兰格耦合器、微带线、PHEMT晶体管、薄膜电阻、接地端以及信号输入端输出端组成；该单元电路包括信号输入端INPUT，信号输出端OUTPUT，微带线Ma1、Ma2、Ma3、Ma4、Ma5、Ma6、Ma7、Ma8、Ma9、Ma10、Ma11、Ma12、Ma13、Ma14、Ma15、Ma16、Ma17，薄膜电阻Ra1、 Ra2、Ra3、Ra4，兰格耦合器LANGa1，PHEMT晶体管Fa1、Fa2、Fa3、Fa4；其中PHEMT晶体管Fa1、Fa2由控制电压VAR1控制，PHEMT晶体管Fa3、Fa4由控制电压VAR2控制；该单元电路从输入端出发有两条支路，第一条支路为输入端接微带Ma10的一端，微带Ma10的另一端接微带Ma7一端，微带Ma7另一端接PHEMT晶体管Fa2的源极，PHEMT晶体管Fa2的栅极接微带Ma4一端，微带M4另一端接薄膜电阻Ra2的一端，薄膜电阻Ra2的另一端接控制电压VAR1；PHEMT晶体管Fa2漏极接微带Ma3一端，微带Ma3另一端分别接微带Ma2的一端和微带Ma5的一端；微带Ma5的另一端接地；微带Ma2的另一端接PHEMT晶体管Fa1的漏极，PHEMT晶体管Fa1的栅极接微带Ma1的一端，微带Ma1的另一端接薄膜电阻Ra1的一端，薄膜电阻Ra1的另一端接控制电压VAR1；PHEMT晶体管Fa1的源极接微带Ma6的一端，微带Ma6的另一端分别接微带Ma11的一端和微带Ma8的一端；微带Ma11另一端接信号输出端 ，该单元电路的另一条支路为信号输入端接微带Ma10的一端，微带Ma10的另一端接微带Ma9的一端，微带Ma9的另一端接PHEMT晶体管Fa4的源极，PHEMT晶体管Fa4的栅极接微带Ma13的一端，微带Ma13的另一端接薄膜电阻Ra4的一端，Ra4的另一端接控制电压VAR2；PHEMT晶体管Fa4的漏极接微带Ma15的一端，微带Ma15的另一端接兰格耦合器LANGa1的输入端，LANGa1的耦合端接微带Ma17的一端，微带Ma17的另一端接地；LANGa1的直通端接微带Ma16的一端，微带Ma16的另一端接地；LANGa1的隔离端接微带Ma14的一端，微带Ma14的另一端接晶体管F3的漏极，PHEMT晶体管F3的栅极接微带M12的一端，微带M12的另一端接薄膜电阻Ra3的一端，薄膜电阻Ra3的另一端接控制电压VAR2；PHEMT晶体管Fa3的源极接微带Ma8的一端，微带Ma8的另一端接微带Ma11的一端，微带Ma11的另一端接信号输出口。该单元电路可实现步进值为0°和180°的相移。 

3.根据权利要求1所述的微波毫米波宽频带五位单片集成数字移相器，其特征在于：90°单元移相电路由兰格耦合器、微带线、PHEMT晶体管、薄膜电阻、交指电容、接地端以及信号输入端输出端组成；该单元电路包括信号输入端INPUT，信号输出端OUTPUT，微带线Mb1、Mb2、Mb3、Mb4、Mb5、Mb6、 Mb7、Mb8、Mb9、Mb10，薄膜电阻Rb1、Rb2、Rb3、Rb4、Rb5、Rb6，交指电容Cb1、Cb2、Cb3、Cb4，兰格耦合器LANGb1；PHEMT晶体管Fb1、Fb2；其中PHEMT晶体管Fb1、Fb2由控制电压VAR1控制；该单元电路信号输入端接微带Mb2的一端，微带Mb2的另一端接兰格耦合器LANGb1的输入端，兰格耦合器的隔离口接微带Mb1的一端，微带Mb1的另一端接信号输出端；兰格耦合器的耦合口接微带Mb4的一端，微带Mb4的另一端分别接微带Mb6和微带Mb10的一端，微带Mb10的另一端接薄膜电阻Rb2的一端，薄膜电阻Rb2的另一端接交指电容Cb2的一端，交指电容Cb2的另一端接地；微带Mb6的另一端接PHEMT晶体管Fb2的源极，PHEMT晶体管Fb2的栅极接微带Mb8的一端，微带Mb8的另一端接薄膜电阻Rb6的一端，薄膜电阻Rb6的另一端接控制电压VAR1；PHEMT晶体管漏极接交指电容Cb3的一端，交指电容Cb3另一端接地，交指电容Cb3与薄膜电阻Rb3并联；兰格耦合器LANGb1的直通口所连接电路与其耦合口所接电路结构一致，即兰格耦合器LANGb1的直通口接微带Mb3的一端，微带Mb3的另一端分别接微带Mb5和微带Mb9的一端，微带Mb9的另一端接薄膜电阻Rb1的一端，薄膜电阻Rb1的另一端接交指电容Cb1，交指电容Cb1的另一端接地；微带Mb5的另一端接PHEMT晶体管Fb1的源极，PHEMT晶体管Fb1的栅极接微带Mb7的一端，微带Mb7的另一端接薄膜电阻Rb5的一端，薄膜电阻Rb5的另一端接控制电压VAR1；PHEMT晶体管F1的漏极接薄膜电阻Rb4的一端，薄膜电阻Rb4另一端接地，薄膜电阻Rb4与交指电容Cb4并联 ，该单元电路可实现步进值为0°和90°的相移。 

4.根据权利要求1所述的微波毫米波宽频带五位单片集成数字移相器，其特征在于：45°单元移相电路由兰格耦合器、微带线、PHEMT晶体管、薄膜电阻、交指电容、接地端以及信号输入端输出端组成；该单元电路包括信号输入端INPUT，信号输出端OUTPUT，微带线Mc1、Mc2、Mc3、Mc4、Mc5、Mc6、Mc7、Mc8，薄膜电阻Rc1、Rc2、Rc3、Rc4、Rc5、Rc6，交指电容Cc1、Cc2、Cc3、Cc4，兰格耦合器LANGc1，PHEMT晶体管Fc1、Fc2；其中PHEMT晶体管Fc1、Fc2由控制电压VAR1控制；该单元电路信号输入端接微带Mc2的一端，微带Mc2的另一端接兰格耦合器LANGc1的输入端，兰格耦合器LANGc1的隔 离口接微带Mc1的一端，微带Mc1的另一端接信号输出端；兰格耦合器的耦合口接微带Mc4的一端，微带Mc4的另一端分别接微带Mc6和薄膜电阻Rc2的一端，薄膜电阻Rc2的另一端接交指电容Cc2的一端，交指电容Cc2的另一端接地；微带Mc6的另一端接PHEMT晶体管Fc2的源极，PHEMT晶体管Fc2的栅极接微带Mc8的一端，微带Mc8的另一端接薄膜电阻Rc6的一端，薄膜电阻Rc6的另一端接控制电压VAR1；PHEMT晶体管Fc2漏极接交指电容Cc3的一端，交指电容Cc3另一端接地，交指电容Cc3与薄膜电阻Rc3并联；兰格耦合器LANGc1的直通口所连接电路与其耦合口所接电路结构一样，即兰格耦合器LANGc1的直通口接微带Mc3的一端，微带Mc3的另一端分别接微带Mc5和接薄膜电阻Rc1的一端，薄膜电阻Rc1的另一端接交指电容Cc1，交指电容Cc1的另一端接地；微带Mc5的另一端接晶体管Fc1的源极，PHEMT晶体管Fc1的栅极接微带Mc7的一端，微带Mc7的另一端接薄膜电阻Rc5的一端，薄膜电阻Rc5的另一端接控制电压VAR1；PHEMT晶体管Fc1的漏极接薄膜电阻Rc4的一端，薄膜电阻Rc4另一端接地，薄膜电阻Rc4与交指电容Cc4并联；该单元电路可实现步进值为0°和45°的相移。 

Images