CN102508451A - 基于cpld的电脑横织机控制器中电磁铁延时关断方法 - Google Patents
基于cpld的电脑横织机控制器中电磁铁延时关断方法 Download PDFInfo
- Publication number
- CN102508451A CN102508451A CN2011103478030A CN201110347803A CN102508451A CN 102508451 A CN102508451 A CN 102508451A CN 2011103478030 A CN2011103478030 A CN 2011103478030A CN 201110347803 A CN201110347803 A CN 201110347803A CN 102508451 A CN102508451 A CN 102508451A
- Authority
- CN
- China
- Prior art keywords
- electromagnet
- self
- queue memory
- data queue
- impact damper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Looms (AREA)
Abstract
本发明公布了一种基于CPLD的电脑横织机控制器中电磁铁延时关断方法。现有技术中电磁铁延时关断时间由ARM等芯片来处理，关断速度收到ARM芯片效率和频率的限制，无法做到高速，且关断延时时间的修改受到其他任务的影响，关断时间不精确。本发明方法中单片机发送电磁铁延时关断时间，CPLD接收到时间后将延时和所要控制的电磁铁地址保存到数据存储队列中同时导通对应地址的电磁铁，CPLD比对内部计数器的数值和数据存储队列的输出端数值，当两者数值相等时CPLD关断相对应的电磁铁同时删除数据存储队列输出端的数值。本发明缩短程序修改周期，提高电磁铁延时关断的速度，杜绝了烧毁电磁铁的现象。
Description
技术领域
本发明涉及电脑横织机领域，特指是电脑横织机控制器中电磁铁延时关断的方法，具体是一种基于CPLD的电脑横织机控制器中电磁铁延时关断的方法。
背景技术
在现有的技术中，电脑横织机控制器中电磁铁延时关断方法通常是基于单片机或者ARM为核心，用软件实现算法，过多的使用延时使得控制器的速度受到限制，不能满足电脑横织机高速运行的要求。其次，修改单片机或者ARM的软件算法中电磁铁延时复杂，易受到其他任务的干扰，一旦电磁铁没有在指定的延时关断将会导致电磁铁烧毁。
发明内容
本发明的目的就是克服现有技术的不足，提出一种基于CPLD的电脑横织机控制器中电磁铁延时关断的方法，解决了现有的电脑横织机控制中电磁铁延时关断方法中速度受限的缺点。
本发明的基于CPLD的电脑横织机控制器中电磁铁延时关断的方法，依赖于如下硬件装置：单片机控制电路、自定义总线缓冲器、CPLD控制电路、译码电路、光电耦合器电路、电磁铁驱动电路，单片机控制电路的输出端输出数据到自定义总线缓冲器上，CPLD接收来自自定义总线缓冲器上的数据，CPLD控制电路的输出端与译码电路的输入端连接，译码电路的输出端与光电耦合器的输入连接，光电耦合器的输出端连接电磁铁驱动电路。
单片机控制方法具体步骤如下：
A1：单片机将自定义总线缓冲器上的最高三位置为100并向自定义总线以右对齐的方式填充电磁铁延时关断时间的二进制数值；
A2：如果单片机内部存储数据是要控制动作三角电磁铁，则执行A3，否则执行A4；
A3：单片机将自定义总线缓冲器上的最高三位置为011并向自定义总线缓冲器以右对齐的方式填充所要控制的动作三角电磁铁的地址的二进制数值；
A4：单片机将自定义总线缓冲器上的最高三位置为010并向自定义总线缓冲器以右对齐的方式填充所要控制的选针电磁铁的地址的二进制数值。
CPLD控制电路包括延时保存电路、第一数据存储队列、第二数据存储队列、第一数据输出电路和第二数据输出电路，所述队列延时保存电路控制方法具体包括以下步骤：
B1：检测自定义总线缓冲器上的数据，如果自定义总线缓冲器上的高三位为100，则执行B2，否则继续执行B1；
B2：CPLD将自定义总线缓冲器上的除高三位外的数据以右对齐的方式保存在保存自定义总线缓冲器上电磁铁延时关断时间的寄存器中。
所述第一数据存储队列实现方法具体包括以下步骤：
C1：检测自定义总线缓冲器上的数据，如果自定义总线缓冲器上的高三位为010，则执行C2，否则继续执行C1；
C2：把当前高速计数器的数值减去保存在保存自定义总线缓冲器上电磁铁延时关断时间的寄存器的数值作为第一数据存储队列的输入端，把保存自定义总线缓冲器上所要控制电磁铁对应的地址的寄存器作为第一数据存储队列的输入端的高位，同时导通保存自定义总线缓冲器上所要控制电磁铁对应的地址的寄存器对应的选针电磁铁；
C3：如果第一数据存储队列满信号为1，则继续执行C3，否则执行C4；
C4：将第一数据存储队列输入端的数据存入索引A所对应的地址中，索引A+1；
C5：如果索引A=索引B-1，则输出第一数据存储队列满信号为1。
所述第二数据存储队列实现方法具体包括以下步骤：
D1：检测自定义总线缓冲器上的数据，如果自定义总线缓冲器上的高三位为011，则执行D2，否则继续执行D1；
D2：把当前低速计数器的数值减去保存在保存自定义总线缓冲器上电磁铁延时关断时间的寄存器的数值作为第二数据存储队列的输入端，把保存自定义总线缓冲器上所要控制电磁铁对应的地址的寄存器作为第二数据存储队列的输入端的高位，同时导通保存自定义总线缓冲器上所要控制电磁铁对应的地址的寄存器对应的动作三角电磁铁；
D3：如果第二数据存储队列满信号为1，则继续执行D3，否则执行D4；
D4：将第二数据存储队列输入端的数据存入索引C所对应的地址中，索引C+1；
D5：如果索引C=索引D-1，则输出第二数据存储队列满信号为1。
所述第一数据输出实现方法具体包括以下步骤：
E1：检测第一数据存储队列的输出端低位的数据，如果等于当前高速计数器的数值且第一数据存储队列为空信号为0，则执行E2，否则继续执行E1；
E2：关断第一数据存储队列输出端高位所对应选针电磁铁；
E3：索引B-1；
E4：如果索引B=索引A，则第一数据存储队列为空信号输出1，否则第一数据存储队列为空信号输出0。
所述第二数据输出实现方法具体包括以下步骤：
F1：检测第二数据存储队列的输出端低位的数据，如果等于当前低速计数器的数值且第二数据存储队列为空信号为0，则执行F2，否则继续执行F1；
F2：关断第二数据存储队列输出端高位所对应动作三角电磁铁；
F3：索引D-1；
F4：如果索引D=索引C，则第二数据存储队列为空信号输出1，否则第二数据存储队列为空信号输出0。
本发明的有益效果：本发明提高了电脑横织机的运行速度，并且杜绝了电磁铁烧毁的现象，电脑横织机的稳定性大大提高，降低了电脑横织机后期维护成本。
附图说明
图1是本发明的硬件连接图。
图2是本发明的单片机控制方法具体步骤图。
图3是CPLD控制电路控制方法具体步骤图。
具体实施方式
本发明的基于CPLD的电脑横织机控制器中电磁铁延时关断的方法，依赖于如下硬件装置：单片机控制电路、自定义总线缓冲器、CPLD控制电路、译码电路、光电耦合器电路、电磁铁驱动电路。本发明采用CPLD做硬件延时，准确可靠，能有效的降低单片机或者ARM的CPU占用率，延时时间准确可靠，同时延时时间可控，准确的关断电磁铁，防止电磁铁烧毁。
如图1所示，单片机控制电路与自定义总线缓冲器连接，自定义总线缓冲器与CPLD控制电路连接，CPLD的一个输出端与译码电路的输入端连接，译码电路的输出端与光电耦合电路的输入端连接，光电耦合电路的输出端与电磁铁驱动电路输入端连接。
如图2所示，单片机控制方法具体步骤如下：
A1：单片机将自定义总线缓冲器上的最高三位置为100并向自定义总线以右对齐的方式填充电磁铁延时关断时间的二进制数值；
A2：如果单片机内部存储数据是要控制动作三角电磁铁，则执行A3，否则执行A4；
A3：单片机将自定义总线缓冲器上的最高三位置为011并向自定义总线缓冲器以右对齐的方式填充所要控制的动作三角电磁铁的地址的二进制数值；
A4：单片机将自定义总线缓冲器上的最高三位置为010并向自定义总线缓冲器以右对齐的方式填充所要控制的选针电磁铁的地址的二进制数值。
如图3所示，CPLD控制电路包括延时保存电路、第一数据存储队列、第二数据存储队列、第一数据输出电路和第二数据输出电路，所述队列延时保存电路控制方法具体包括以下步骤：
B1：检测自定义总线缓冲器上的数据，如果自定义总线缓冲器上的高三位为100，则执行B2，否则继续执行B1；
B2：CPLD将自定义总线缓冲器上的除高三位外的数据以右对齐的方式保存在保存自定义总线缓冲器上电磁铁延时关断时间的寄存器中。
所述第一数据存储队列实现方法具体包括以下步骤：
C1：检测自定义总线缓冲器上的数据，如果自定义总线缓冲器上的高三位为010，则执行C2，否则继续执行C1；
C2：把当前高速计数器的数值减去保存在保存自定义总线缓冲器上电磁铁延时关断时间的寄存器的数值作为第一数据存储队列的输入端，把保存自定义总线缓冲器上所要控制电磁铁对应的地址的寄存器作为第一数据存储队列的输入端的高位，同时导通保存自定义总线缓冲器上所要控制电磁铁对应的地址的寄存器对应的选针电磁铁；
C3：如果第一数据存储队列满信号为1，则继续执行C3，否则执行C4；
C4：将第一数据存储队列输入端的数据存入索引A所对应的地址中，索引A+1；
C5：如果索引A=索引B-1，则输出第一数据存储队列满信号为1。
所述第二数据存储队列实现方法具体包括以下步骤：
D1：检测自定义总线缓冲器上的数据，如果自定义总线缓冲器上的高三位为011，则执行D2，否则继续执行D1；
D2：把当前低速计数器的数值减去保存在保存自定义总线缓冲器上电磁铁延时关断时间的寄存器的数值作为第二数据存储队列的输入端，把保存自定义总线缓冲器上所要控制电磁铁对应的地址的寄存器作为第二数据存储队列的输入端的高位，同时导通保存自定义总线缓冲器上所要控制电磁铁对应的地址的寄存器对应的动作三角电磁铁；
D3：如果第二数据存储队列满信号为1，则继续执行D3，否则执行D4；
D4：将第二数据存储队列输入端的数据存入索引C所对应的地址中，索引C+1；
D5：如果索引C=索引D-1，则输出第二数据存储队列满信号为1。
所述第一数据输出实现方法具体包括以下步骤：
E1：检测第一数据存储队列的输出端低位的数据，如果等于当前高速计数器的数值且第一数据存储队列为空信号为0，则执行E2，否则继续执行E1；
E2：关断第一数据存储队列输出端高位所对应选针电磁铁；
E3：索引B-1；
E4：如果索引B=索引A，则第一数据存储队列为空信号输出1，否则第一数据存储队列为空信号输出0。
所述第二数据输出实现方法具体包括以下步骤：
F1：检测第二数据存储队列的输出端低位的数据，如果等于当前低速计数器的数值且第二数据存储队列为空信号为0，则执行F2，否则继续执行F1；
F2：关断第二数据存储队列输出端高位所对应动作三角电磁铁；
F3：索引D-1；
F4：如果索引D=索引C，则第二数据存储队列为空信号输出1，否则第二数据存储队列为空信号输出0。
Claims (1)
1.基于CPLD的电脑横织机控制器中电磁铁延时关断方法，其特征在于该方法由单片机控制方法和CPLD控制方法组成；
所述的单片机控制方法具体包括以下步骤：
A1：单片机将自定义总线缓冲器上的最高三位置为100并向自定义总线以右对齐的方式填充电磁铁延时关断时间的二进制数值；
A2：如果单片机内部存储数据是要控制动作三角电磁铁，则执行A3，否则执行A4；
A3：单片机将自定义总线缓冲器上的最高三位置为011并向自定义总线缓冲器以右对齐的方式填充所要控制的动作三角电磁铁的地址的二进制数值；
A4：单片机将自定义总线缓冲器上的最高三位置为010并向自定义总线缓冲器以右对齐的方式填充所要控制的选针电磁铁的地址的二进制数值；
所述的CPLD控制方法包括延时保存电路控制方法、第一数据存储队列实现方法、第二数据存储队列实现方法、第一数据输出电路控制方法和第二数据输出电路控制方法；
所述的延时保存电路控制方法具体包括以下步骤：
B1：检测自定义总线缓冲器上的数据，如果自定义总线缓冲器上的高三位为100，则执行B2，否则继续执行B1；
B2：CPLD将自定义总线缓冲器上的除高三位外的数据以右对齐的方式保存在保存自定义总线缓冲器上电磁铁延时关断时间的寄存器中；
所述的第一数据存储队列实现方法具体包括以下步骤：
C1：检测自定义总线缓冲器上的数据，如果自定义总线缓冲器上的高三位为010，则执行C2，否则继续执行C1；
C2：把当前高速计数器的数值减去保存在保存自定义总线缓冲器上电磁铁延时关断时间的寄存器的数值作为第一数据存储队列的输入端，把保存自定义总线缓冲器上所要控制电磁铁对应的地址的寄存器作为第一数据存储队列的输入端的高位，同时导通保存自定义总线缓冲器上所要控制电磁铁对应的地址的寄存器对应的选针电磁铁；
C3：如果第一数据存储队列满信号为1，则继续执行C3，否则执行C4；
C4：将第一数据存储队列输入端的数据存入索引A所对应的地址中，索引A+1；
C5：如果索引A=索引B-1，则输出第一数据存储队列满信号为1；
所述的第二数据存储队列实现方法具体包括以下步骤：
D1：检测自定义总线缓冲器上的数据，如果自定义总线缓冲器上的高三位为011，则执行D2，否则继续执行D1；
D2：把当前低速计数器的数值减去保存在保存自定义总线缓冲器上电磁铁延时关断时间的寄存器的数值作为第二数据存储队列的输入端，把保存自定义总线缓冲器上所要控制电磁铁对应的地址的寄存器作为第二数据存储队列的输入端的高位，同时导通保存自定义总线缓冲器上所要控制电磁铁对应的地址的寄存器对应的动作三角电磁铁；
D3：如果第二数据存储队列满信号为1，则继续执行D3，否则执行D4；
D4：将第二数据存储队列输入端的数据存入索引C所对应的地址中，索引C+1；
D5：如果索引C=索引D-1，则输出第二数据存储队列满信号为1；
所述的第一数据输出电路控制方法具体包括以下步骤：
E1：检测第一数据存储队列的输出端低位的数据，如果等于当前高速计数器的数值且第一数据存储队列为空信号为0，则执行E2，否则继续执行E1；
E2：关断第一数据存储队列输出端高位所对应选针电磁铁；
E3：索引B-1；
E4：如果索引B=索引A，则第一数据存储队列为空信号输出1，否则第一数据存储队列为空信号输出0；
所述的第二数据输出电路控制方法具体包括以下步骤：
F1：检测第二数据存储队列的输出端低位的数据，如果等于当前低速计数器的数值且第二数据存储队列为空信号为0，则执行F2，否则继续执行F1；
F2：关断第二数据存储队列输出端高位所对应动作三角电磁铁；
F3：索引D-1；
F4：如果索引D=索引C，则第二数据存储队列为空信号输出1，否则第二数据存储队列为空信号输出0。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110347803 CN102508451B (zh) | 2011-11-07 | 2011-11-07 | 基于cpld的电脑横织机控制器中电磁铁延时关断方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110347803 CN102508451B (zh) | 2011-11-07 | 2011-11-07 | 基于cpld的电脑横织机控制器中电磁铁延时关断方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102508451A true CN102508451A (zh) | 2012-06-20 |
| CN102508451B CN102508451B (zh) | 2013-07-17 |
Family
ID=46220552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110347803 Expired - Fee Related CN102508451B (zh) | 2011-11-07 | 2011-11-07 | 基于cpld的电脑横织机控制器中电磁铁延时关断方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102508451B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999030214A1 (de) * | 1997-12-10 | 1999-06-17 | Grässlin KG | Programmierbare elektronische vorrichtung mit einem graphischen programmdarstellungssystem, insbesondere zur steuerung, regelung und/oder überwachung von gebäudeinstallationen |
| EP1970782A1 (de) * | 2007-03-12 | 2008-09-17 | Secunet Security Networks Aktiengesellschaft | Schutzeinrichtung für eine programmierbare datenverarbeitende Einheit |
| CN101545933A (zh) * | 2009-04-28 | 2009-09-30 | 国网电力科学研究院 | 用于雷电探测的远程智能升级装置及其实现方法 |
| CN201845201U (zh) * | 2010-10-28 | 2011-05-25 | 广州市合大吉电子科技有限公司 | 多路时间间隔设定控制器 |
| CN102183908A (zh) * | 2011-05-21 | 2011-09-14 | 兰州海红通信设备有限责任公司 | 一种智能机柜控制单元 |
-
2011
- 2011-11-07 CN CN 201110347803 patent/CN102508451B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999030214A1 (de) * | 1997-12-10 | 1999-06-17 | Grässlin KG | Programmierbare elektronische vorrichtung mit einem graphischen programmdarstellungssystem, insbesondere zur steuerung, regelung und/oder überwachung von gebäudeinstallationen |
| EP1970782A1 (de) * | 2007-03-12 | 2008-09-17 | Secunet Security Networks Aktiengesellschaft | Schutzeinrichtung für eine programmierbare datenverarbeitende Einheit |
| CN101545933A (zh) * | 2009-04-28 | 2009-09-30 | 国网电力科学研究院 | 用于雷电探测的远程智能升级装置及其实现方法 |
| CN201845201U (zh) * | 2010-10-28 | 2011-05-25 | 广州市合大吉电子科技有限公司 | 多路时间间隔设定控制器 |
| CN102183908A (zh) * | 2011-05-21 | 2011-09-14 | 兰州海红通信设备有限责任公司 | 一种智能机柜控制单元 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102508451B (zh) | 2013-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103279309A (zh) | 基于fpga的ddr控制装置及方法 | |
| CN102592665A (zh) | 一种相变存储器的高速数据写入结构及写入方法 | |
| CN104679681A (zh) | Ahb总线访问片上sram的高速桥装置及其工作方法 | |
| CN104239232B (zh) | 一种基于fpga内dpram的乒乓缓存操作结构 | |
| CN110389929A (zh) | 基于分布式内存的片上系统架构 | |
| CN105425898A (zh) | 一种低功耗嵌入式系统 | |
| CN103729320B (zh) | 一种基于fpga实现cy7c68013通信的方法 | |
| CN102508451B (zh) | 基于cpld的电脑横织机控制器中电磁铁延时关断方法 | |
| CN103777894A (zh) | 解决存储器读写冲突的方法及装置 | |
| CN104731747A (zh) | 一种高速总线数据接收中的分级缓冲实现方法 | |
| CN101923524B (zh) | 一种基于clb总线的存储器接口方法 | |
| CN106059545B (zh) | 一种用于低功耗流水线的时序控制电路 | |
| CN203102274U (zh) | 一种高速数据传输连接器 | |
| CN104468039A (zh) | 一种基于fpga的帧解析方法及装置 | |
| CN202189257U (zh) | 一种plc扩展输出的电路 | |
| CN108648781A (zh) | 一种存储设备检测装置 | |
| CN203307566U (zh) | 线圈式选针器驱动装置 | |
| CN203217573U (zh) | 一种修复违规保持时间的电路结构 | |
| CN102508798B (zh) | 基于burst和流水线的cpu和fpga接口方法 | |
| CN102929677B (zh) | 多数字信号处理器的加载系统及方法 | |
| CN105224481A (zh) | Pwm在输入模式下传输数据的实现方式 | |
| CN102243485B (zh) | 一种plc扩展输出的电路 | |
| US9477257B1 (en) | Methods and apparatus for limiting a number of current changes while clock gating to manage power consumption of processor modules | |
| CN104681075B (zh) | 存储器装置与其操作方法 | |
| CN208255879U (zh) | 基于分布式内存的片上系统架构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130717 Termination date: 20151107 |
|
| EXPY | Termination of patent right or utility model |