CN102497567A - 一种用于固态真三维体积式显示的体素数据重构方法 - Google Patents

Abstract

本发明公开了一种用于固态真三维体积式显示的体素数据重构方法，其特征是所述方法是基于FPGA控制器和SDRAM存储器；所述SDRAM存储器包含有若干存储阵列，每个存储阵列包含有若干存储行，每个存储行包含有若干列存储单元；采用基于存储块和数据掩码DQM的地址映射结构，将立体显示图像存储在SDRAM存储器的特定区域中，以乒乓操作方式轮换读写两片SDRAM存储器，实现立体显示图像的体素数据重构。本发明提高了等效总线带宽，降低了系统整体工作频率，减小了系统设计难度，简化了地址变量的设计，提高了系统设计的灵活性。

Description

一种用于固态真三维体积式显示的体素数据重构方法

技术领域

本发明属于数字图像处理技术领域，涉及一种用于固态真三维体积式显示的体素数据重构方法。

背景技术

固态真三维体积式显示是将具有不同深度信息的三维物体的多层切片图像通过高速投影装置依次顺序投影到对应深度的液晶光阀上，从而在三维空间产生具有真实物理深度的真三维图像。相比于其他类型的三维显示方式，固态真三维体积式显示具有真实感强、显示信息量大、可多视角观看、无视觉疲劳等优点，是三维立体显示的主流发展方向。

固态真三维体积式显示中的影像源通常来自于计算机。为减小数据传输带宽，通常在计算机内将一幅立体显示图像的多层切片图像通过软件工具融合为一帧三维编码图像，通过计算机接口进行传输。真三维成像电路接收到三维编码图像后，将其解码并重新构造出多层切片图像，即重构体素数据，用于后继高速投影显示。此过程一般是由FPGA控制两片存储器完成。FPGA接收一幅三维编码图像，控制其中一片存储器完成立体显示图形体素数据的重构；同时控制另一片存储器将重构完成的体素数据读出，供下一级模块处理。上述操作数据量巨大，对操作速度要求很高，如立体显示图像更新率为20fps，则完成上述所有操作的时间周期需不大于50ms。现有技术一般是逐个体素进行读写，带宽较低，必须成倍提高存储器的读写速度，因而会大大提高系统整体时钟频率，导致系统软硬件设计难度大，时序紧张，可靠性不易控制，增加了系统制作成本；并且，由于没有专门优化的地址映射结构，导致地址变量设计复杂，灵活性差。

发明内容

本发明是为避免上述现有技术所存在的不足之处，提供一种用于固态真三维体积式显示的体素数据重构方法，以期提高等效总线带宽，降低系统整体工作频率，减小系统设计难度，简化地址变量的设计，提高系统设计的灵活性。

本发明为解决技术问题采用如下技术方案：

本发明用于固态真三维体积式显示的体素数据重构方法的特点是基于FPGA控制器和SDRAM存储器；所述SDRAM存储器包含有若干存储阵列，每个存储阵列包含有若干存储行，每个存储行包含有若干列存储单元；采用基于存储块和数据掩码DQM的地址映射结构，将立体显示图像存储在SDRAM存储器的特定区域中，以乒乓操作方式轮换读写两片SDRAM存储器，实现立体显示图像的体素数据重构；

所述基于存储块和数据掩码DQM的地址映射结构为：

若立体显示图像由N层切片图像组成，N为整数，设满足不等式N≤2^X的X的最小整数值为M，且SDRAM存储器的每一个存储行包含有2^W个存储单元，W为整数，则将每一个存储行中的存储单元按先后顺序依次等分为2^W-M块，其中每一块中的前N个存储单元构成一个存储块；

将所述存储块中的每一个存储单元的按位宽四等分，最低若干位记为LL子存储单元，次低若干位记为LH子存储单元，次高若干位记为HL子存储单元，最高若干位记为HH子存储单元，每一个子存储单元对应存储一个体素的灰度值；相应的，每一存储块被四等分，分别记为LL子存储块、LH子存储块、HL子存储块和HH子存储块；通过数据掩码DQM控制，在写操作时选择将数据写入其中一个子存储单元，而保持其他子存储单元里的数据不变；

所述乒乓操作方式为：

所述两片做乒乓操作的SDRAM分别记为第一SDRAM和第二SDRAM；所述乒乓操作是在一个循环周期内完成以下操作步骤，并在下一个循环周期切换第一SDRAM和第二SDRAM的操作方式：

a、在第一SDRAM中构造背景体素，是将第一SDRAM中的预定数量的存储块内容写入零数据；写入时，按原始数据位宽进行，每次操作将四个子存储单元的内容清零；

b、步骤a执行完毕后，将一帧三维编码图像写入第一SDRAM中的存储块，对背景体素进行体素填充；所述将一帧三维编码图像写入第一SDRAM中的存储是根据三维码图像中每个像素的行地址、列地址和该像素所包含的深度地址，将该像素的灰度值写入对应的存储单元，覆盖原先写入的零数据；写入时，将三维编码图像每一行的所有像素按先后顺序每四个记为一组，每一组中的四个像素的灰度值在数据掩码DQM信号的控制下以1/4的原始数据位宽被分别写入LL子存储块、LH子存储块、HL子存储块和HH子存储块；

c、从第二SDRAM中读取上一个循环周期构造好的体素数据，FPGA控制器从第一层切片图像的体素数据开始，顺序读取N层切片图像的体素数据进入后级处理模块；读取时，按原始数据位宽进行，每次读取操作将四个体素数据读出。

本发明用于固态真三维体积式显示的体素数据重构方法的特点也在于：

所述三维编码图像由立体显示图像的N层切片图像通过计算机编码得到，包含有若干行，每一行包含若干像素，每个像素包含灰度值和深度地址。

所述预定数量的存储块内容写零数据中的预定数量等于恰好可以存储完N层切片图像的存储块的数量。

所述乒乓操作采用采用不同BANK交替写入的方式。

与现有技术相比，本发明具有如下优点：

1、在SDRAM操作过程中合理使用数据掩码DQM功能，将原始总线宽度四等分，清零操作和读取操作时极大提高了等效总线带宽，从而降低了系统整体工作频率，减小了系统设计难度，提高了可靠性，节约了系统成本。

2、通过存储块映射结构的使用简化了地址变量的设计，且立体显示图像的切片图像层数变化时，仅需改动存储块所包含存储单元的数量，其他结构无需变动，极大提高了系统设计的灵活性。

3、通过合理的乒乓操作时序设计，使背景体素构造、体素填充过程和构造后的体素数据输出同时进行，实现了体素数据的重构。

附图说明

图1SDRAM中存储块映射示意图。

图2存储块与各子存储块映射示意图。

图3使用数据掩码DQM控制的体素填充操作示意图。

具体实施方式

本实施例中，用于固态真三维体积式显示的体素数据重构方法是基于FPGA控制器和SDRAM存储器；SDRAM存储器包含有若干存储阵列，每个存储阵列包含有若干存储行，每个存储行包含有若干列存储单元；采用基于存储块和数据掩码DQM的地址映射结构，将立体显示图像存储在SDRAM存储器的特定区域中，以乒乓操作方式轮换读写两片SDRAM存储器，实现立体显示图像的体素数据重构；

基于存储块和数据掩码DQM的地址映射结构为：

若立体显示图像由N层切片图像组成，N为整数，设满足不等式N≤2^X的X的最小整数值为M，且SDRAM存储器的每一个存储行包含有2^W个存储单元，W为整数，则将每一个存储行中的存储单元按先后顺序依次等分为2^W-M块，其中每一块中的前N个存储单元构成一个存储块。使用存储块结构可以使总线地址变量得到简化，每个存储块地址可以用SDRAM列地址的高W-M位表示；

将存储块中的每一个存储单元的按位宽四等分，最低若干位记为LL子存储单元，次低若干位记为LH子存储单元，次高若干位记为HL子存储单元，最高若干位记为HH子存储单元，每一个子存储单元对应存储一个体素的灰度值；相应的，每一存储块被四等分，分别记为LL子存储块、LH子存储块、HL子存储块和HH子存储块；通过数据掩码DQM控制，在写操作时选择将数据写入其中一个子存储单元，而保持其他子存储单元里的数据不变；

乒乓操作方式为：

两片做乒乓操作的SDRAM分别记为第一SDRAM和第二SDRAM；乒乓操作是在一个循环周期内完成以下操作步骤，并在下一个循环周期切换第一SDRAM和第二SDRAM的操作方式：

a、在第一SDRAM中构造背景体素，是将第一SDRAM中的预定数量的存储块内容写入零数据；写入时，按原始数据位宽进行，每次操作将四个子存储单元的内容清零；

b、步骤a执行完毕后，将一帧三维编码图像写入第一SDRAM中的存储块，对背景体素进行体素填充；所述将一帧三维编码图像写入第一SDRAM中的存储是根据三维码图像中每个像素的行地址、列地址和该像素所包含的深度地址，将该像素的灰度值写入对应的存储单元，覆盖原先写入的零数据；写入时，将三维编码图像每一行的所有像素按先后顺序每四个记为一组，每一组中的四个像素的灰度值在数据掩码DQM信号的控制下以1/4的原始数据位宽被分别写入LL子存储块、LH子存储块、HL子存储块和HH子存储块；

c、从第二SDRAM中读取上一个循环周期构造好的体素数据，FPGA控制器从第一层切片图像的体素数据开始，顺序读取N层切片图像的体素数据进入后级处理模块；读取时，按原始数据位宽进行，每次读取操作将四个体素数据读出；

在上述操作步骤中，步骤a和步骤c中均需写入或读出N层切片图像的所有体素数据，数据量很大，是整个体素构造过程中的速度瓶颈。由于使用原始总线位宽进行读写，相当于每次操作都读写四个体素数据，极大提高了等效总线宽度。

具体实施中，三维编码图像由立体显示图像的N层切片图像通过计算机编码得到，包含有若干行，每一行包含若干像素，每个像素包含灰度值和深度地址；预定数量的存储块内容写零数据中的预定数量等于恰好可以存储完N层切片图像的存储块的数量；乒乓操作采用采用不同BANK交替写入的方式，以减小命令开销时间，提高总线效率。

本实施例中立体显示图像由20层切片图像组成，三维编码图像的分辨率1024x768，像素灰度值5bit，立体显示图像的更新率为20fps，立体显示图像的刷新率为40Hz。通过计算机DVI接口传输的三维编码图像刷新率60Hz。本实施例中使用的SDRAM存储器的数据总线位宽32bit，包含4个存储阵列(BANK)，每个BANK包含8192行，每一行包含256列存储单元。SDRAM操作频率为166MHz，时钟周期6.02ns。

本实施例中N＝20，则可得M＝5，又W＝8，则将SDRAM的每一个存储行中的所有存储单元按先后顺序依次等分为8份，其中每一份中的前20个存储单元构成一个存储块。将存储块中的每一个存储单元的32位数据总线位宽四等分，最低8位记为LL子存储单元，次低8位记为LH子存储单元，次高8位记为HL子存储单元，最高8位记为HH子存储单元，每一个子存储单元对应存储一个体素的5bit灰度值。相应的，每一存储块被4等分，最低8位记为LL子存储块，次低8位记为LH子存储块，次高若干位记为8子存储块，最高8位记为HH子存储块。

对于刷新率60Hz的三维编码图像，每帧周期为16.66ms。为达到立体图形更新率为20fps，取3帧时间即50ms为一个循环周期，考察此循环周期内的乒乓操作。

1、一个循环周期开始时，FPGA将第一SDRAM中的存储块写零数据。如图1所示，将SDRAM1每个BANK中0-6143行的每一行的第32i列、32i+1列、32i+2列…32i+19列连续20个存储单元写零数据，其中i＝0，1，2…7，此连续的20个地址单元组成一个存储块。以此方式所写的存储块共有8x6144x4个，其存储空间共有1024x768x5x32bit，恰好可以存储完的20层切片图像的所有体素数据。此过程中每一次写操作都以32bit数据位宽执行，因此，上述写零数据的操作共执行1024x768x5次，耗时23.69ms。加上必要的地址激活、预充电、刷新等操作，可以在2帧时间即33.33ms内完成。

2、在写零操作完成后，FPGA将一帧三维编码图像写入第一SDRAM中的存储块。具体方式为：FPGA内部建立行计数器，列计数器，记录三维编码图像每个像素的行地址和列地址。由行地址和列地址计算该像素的灰度值填充所填充的存储块地址，由该像素的深度地址计算灰度值所填充的存储块中的存储单元的地址。如图2所示，每个存储块被划分为LL块(最低8bit)，LH块(次低8bit)，HL块(次高8bit)和HH块(最高8bit)4个子存储块。此过程中我们使用数据掩码DQM控制，通过DQM信号分别控制4个子存储块的轮换导通与掩蔽，从而实现三维编码图像的每个像素块的4个像素的灰度值被依次填充到对应的4个子存储块中。具体来说，对于三维编码图像的每一行像素，第4n个像素的灰度值被写入LL子存储块，第4n+1个像素的灰度值被写入LH子存储块，第4n+2个像素的灰度值被写入HL子存储块，第4n+3个像素的灰度值被写入HH子存储块，其中n＝0，1，2…255。

如上所述，假设三维编码图像某像素的行地址为x(x＝0，1，2，…，767)，列地址为y(y＝0，1，2…，1023)，深度地址为d(d＝0，1，2…，19)。如果设y/128商为r余数为y1；y1/32商为b余数为y2；y2/4商为s余数为t，则该像素的灰度值的写入地址为BANKb，第8*x+r行，第32*s+d列，第LL(若t＝0)或LH(若t＝1)或HL(若t＝2)或HH(若t＝3)子存储块。因为采用了所述存储块映射结构，无论立体显示图像的切片图像有多少层，像素填充时的地址变量的计算均十分方便，并且层数改变时仅需改变存储块所包含的连续存储单元的数量即可，其他结构不变，因此具有很大的灵活性。如图3所示，为一个具体的像素写入实例。

该像素写入可按像素时钟进行操作，仅需对像素数据做适当缓冲延时，以便进行地址变量的流水线计算即可。整个操作可在1帧时间周期即16.66ms内完成。

3、一个循环周期开始时，FPGA读取第二SDRAM中存储的上一帧已经构造完成的立体显示图像的20层切片图像的体素数据。FPGA从第一层切片图像开始，顺序读取20层切片的体素数据进入后级处理模块。此操作以32bit原始位宽读取数据，即同时读取了LL、LH、HL、HH子存储单元中的4个体素数据，相比于逐个体素读取的常规操作，带宽扩展了近4倍。用此方式在读出第二SDRAM中的全部体素数据，共需执行1024x768x5次读操作，耗时23.69ms。加上必要的地址激活、预充电、刷新等操作，可以在25ms内完成一次读取全部体素的操作，在50ms的循环周期内可以重复执行此步骤2次，使立体显示图像的刷新率达到40Hz。

在乒乓操作的过程中采用不同BANK交替写入的方式以提高总线利用效率，具体来说，对于三维编码图像的每一行的1024个像素，第128*i个像素，第128*i+1个像素…第128*i+31个像素填充写入BANK0；第128*i+32个像素，第128*i+33个像素…第128*i+63个像素填充写入BANK1；第128*i+64个像素，第128*i+65个像素…第128*i+95个像素填充写入BANK2；第128*i+96个像素，第128*i+97个像素…第128*i+127个像素填充写入BANK3，其中i＝0，1，2…7。因为在某一BANK中激活一行并不需要关闭另一BANK中已激活的行，因此通过4个BANK的交替写入可以减小了无谓的时间开销，提高了总线效率。

本实施例通过合理安排各项操作的时序，结合存储块和数据掩码DQM的地址映射结构，使得体素构造过程和构造后的体素数据输出同时进行，极大提高了等效总线带宽，简化了地址变量的设计，且读写高效无冲突，实现了体素数据的重构。

Claims (4)

1.一种用于固态真三维体积式显示的体素数据重构方法，其特征是所述方法是基于FPGA控制器和SDRAM存储器；所述SDRAM存储器包含有若干存储阵列，每个存储阵列包含有若干存储行，每个存储行包含有若干列存储单元；采用基于存储块和数据掩码DQM的地址映射结构，将立体显示图像存储在SDRAM存储器的特定区域中，以乒乓操作方式轮换读写两片SDRAM存储器，实现立体显示图像的体素数据重构；

所述基于存储块和数据掩码DQM的地址映射结构为：

若立体显示图像由N层切片图像组成，N为整数，设满足不等式N≤2^X的X的最小整数值为M，且SDRAM存储器的每一个存储行包含有2^W个存储单元，W为整数，则将每一个存储行中的存储单元按先后顺序依次等分为2^W-M块，其中每一块中的前N个存储单元构成一个存储块；

将所述存储块中的每一个存储单元的按位宽四等分，最低若干位记为LL子存储单元，次低若干位记为LH子存储单元，次高若干位记为HL子存储单元，最高若干位记为HH子存储单元，每一个子存储单元对应存储一个体素的灰度值；相应的，每一存储块被四等分，分别记为LL子存储块、LH子存储块、HL子存储块和HH子存储块；通过数据掩码DQM控制，在写操作时选择将数据写入其中一个子存储单元，而保持其他子存储单元里的数据不变；

所述乒乓操作方式为：

所述两片做乒乓操作的SDRAM分别记为第一SDRAM和第二SDRAM；所述乒乓操作是在一个循环周期内完成以下操作步骤，并在下一个循环周期切换第一SDRAM和第二SDRAM的操作方式：

a、在第一SDRAM中构造背景体素，是将第一SDRAM中的预定数量的存储块内容写入零数据；写入时，按原始数据位宽进行，每次操作将四个子存储单元的内容清零；

b、步骤a执行完毕后，将一帧三维编码图像写入第一SDRAM中的存储块，对背景体素进行体素填充；所述将一帧三维编码图像写入第一SDRAM中的存储是根据三维码图像中每个像素的行地址、列地址和该像素所包含的深度地址，将该像素的灰度值写入对应的存储单元，覆盖原先写入的零数据；写入时，将三维编码图像每一行的所有像素按先后顺序每四个记为一组，每一组中的四个像素的灰度值在数据掩码DQM信号的控制下以1/4的原始数据位宽被分别写入LL子存储块、LH子存储块、HL子存储块和HH子存储块；

c、从第二SDRAM中读取上一个循环周期构造好的体素数据，FPGA控制器从第一层切片图像的体素数据开始，顺序读取N层切片图像的体素数据进入后级处理模块；读取时，按原始数据位宽进行，每次读取操作将四个体素数据读出。

2.根据权利要求1所述的用于固态真三维体积式显示的体素数据重构方法，其特征在于，所述三维编码图像由立体显示图像的N层切片图像通过计算机编码得到，包含有若干行，每一行包含若干像素，每个像素包含灰度值和深度地址。

3.根据权利要求1所述的用于固态真三维体积式显示的体素数据重构方法，其特征在于，所述预定数量的存储块内容写零数据中的预定数量等于恰好可以存储完N层切片图像的存储块的数量。

4.根据权利要求1所述的用于固态真三维体积式显示的体素数据重构方法，其特征在于，所述乒乓操作采用采用不同BANK交替写入的方式。

Images