CN102497196A - 一种改进型时间判决器 - Google Patents
一种改进型时间判决器 Download PDFInfo
- Publication number
- CN102497196A CN102497196A CN2011104302469A CN201110430246A CN102497196A CN 102497196 A CN102497196 A CN 102497196A CN 2011104302469 A CN2011104302469 A CN 2011104302469A CN 201110430246 A CN201110430246 A CN 201110430246A CN 102497196 A CN102497196 A CN 102497196A
- Authority
- CN
- China
- Prior art keywords
- nmos
- pipe
- manages
- pmos
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明公开了一种改进型时间判决器，其包括一个时间比较器和一个RS锁存器，其特征在于：在时间比较器中加入一个或门；当两个输入时钟的上升沿到达时，比较器会判断出到达时间的先后，并将相应的输出结果送至锁存器锁定状态。本发明在时间比较器中加入一个或门，来驱动PMOS管的打开或关闭，避免了时钟信号下降沿对判断结果的干扰，从而减少了电路的硬件消耗；而差分结构的时间比较器又能最大程度的消除干扰，提高比较精确。
Description
技术领域
本发明涉及一种时间判决器，可判断出两个时钟上升沿的快慢关系，并将结果锁定。具有结构简单，判决精度高的特点。
背景技术
时间判决器的功能是判断两个时钟信号的上升沿（或下降沿）的快慢关系，在集成电路中有着广泛的应用，是时间-数字转换器（TDC，Time-Digital Converter），鉴频鉴相器（PFD，Phase-Frequency Detector）等模块电路的核心单元。在全数字锁相环、核医学影像，激光范围探测，高能物理中检测粒子的半衰期等许多应用场合都依赖时间判决器鉴别微小的时间（相位）差。时间判决器采用全数字工艺实现，随着工艺尺寸逐渐缩小，具有可移植性好的优势。此外，全数字的时间判决器电路具有更好的噪声免疫特性，功耗也更低。
传统的时间判决器采用差分对比较器级联SR触发器结构，这种结构比较简单，易于实现且功耗较低。但是传统的差分对结构电路会受到时钟下降沿的影响（假设判断的是上升沿的快慢），从而改变RS锁存器的状态，导致判决错误。因此需要加入一个D触发器在下降沿到来之前将判决结果输出锁定。加入D触发器不仅增加了硬件消耗和功耗，而且对于D触发器的时钟相位要求非常严格，不易实现。
另一种时间判决器的实现方式采用敏感放大触发器（SAFF，Sensitivity Amplifier Flip-Flop）结构。这种结构不会受到时钟下降沿的影响，但是电路结构复杂，硬件消耗和功耗都比较大，而且两个时钟信号不是以差分形式输入的，削弱了这种结构的优势。
发明内容
技术问题：本发明所要解决的技术问题是针对背景技术的缺陷，提供一种结构简单、不受下降沿影响的改进型时间判决器。
技术方案：为解决上述技术问题，本发明提供了一种改进型时间判决器，其包括一个时间比较器和一个RS锁存器，在时间比较器中加入一个或门；当两个输入时钟的上升沿到达时，比较器会判断出到达时间的先后，并将相应的输出结果送至锁存器锁定状态。
优选的，该时间判决器包括四个NMOS管，即第一NMOS管M1，第二NMOS管M2，第三NMOS管M3，第四NMOS管M4，两个PMOS管,即第一PMOS管M5，第二PMOS管M6，一个或门OR1和一个RS锁存器；其中第一NMOS管M1，第二NMOS管M2，第三NMOS管M3，第四NMOS管M4，第一PMOS管M5，第二PMOS管M6，或门OR1构成了时间比较器；
第一输入时钟信号clk1、第二输入时钟信号clk2分别接NMOS管第一NMOS管M1，第二NMOS管M2的栅极，第一NMOS管M1，第二NMOS管M2的源极相连并接地，第一NMOS管M1的漏极接M3的源极，第二NMOS管M2的漏极接第四NMOS管M4的源极；第三NMOS管M3的栅极分别接RS锁存器的S端和第四NMOS管M4的漏极，第四NMOS管M4的栅极分别接R锁存器的R端和第三NMOS管M3的漏极；第三NMOS管M3的漏极接第一PMOS管M5的漏极，第四NMOS管M4的漏极接第二PMOS管M6的漏极，第一PMOS管M5、第二PMOS管M6的源极接电源Vdd；
或门OR1的输入端分别连接输入时钟信号第一输入时钟信号clk1、第二输入时钟信号clk2，或门OR1的输出端接第一PMOS管M5，第二PMOS管M6的栅极；
RS锁存器的S输入端接第三NMOS管M3的栅极，R输入端接第四NMOS管M4的栅极；RS锁存器的输出端Q和Qn作为整个时间判决器电路的输出。
有益效果：本发明通过在差分结构的时间比较器中加入一个或门，控制PMOS管的充放电，从而达到避免时钟下降沿对判决结果产生干扰的效果。本发明具有结构简单，功耗低，判决精度高的特点。
附图说明
图1为本发明的时间判决器电路原理图；
图2-a是传统差分时间判决器的时序仿真图；
图2-b是本发明的时间判决器的时序仿真图。
具体实施方式
下面将参照附图对本发明进行说明。
在传统差分对结构的时间比较器中加入一个或门，控制PMOS管的充放电，从而避免了时钟下降沿对判决结果的干扰。时间比较器的输出端 RS锁存器，将比较结果锁定。
参见图1，本发明提供的改进型时间判决器，其包括一个时间比较器和一个RS锁存器，在时间比较器中加入一个或门；当两个输入时钟的上升沿到达时，比较器会判断出到达时间的先后，并将相应的输出结果送至锁存器锁定状态。
该时间判决器包括四个NMOS管，即第一NMOS管M1，第二NMOS管M2，第三NMOS管M3，第四NMOS管M4，两个PMOS管,即第一PMOS管M5，第二PMOS管M6，一个或门OR1和一个RS锁存器；其中第一NMOS管M1，第二NMOS管M2，第三NMOS管M3，第四NMOS管M4，第一PMOS管M5，第二PMOS管M6，或门OR1构成了时间比较器；
第一输入时钟信号clk1、第二输入时钟信号clk2分别接NMOS管第一NMOS管M1，第二NMOS管M2的栅极，第一NMOS管M1，第二NMOS管M2的源极相连并接地，第一NMOS管M1的漏极接M3的源极，第二NMOS管M2的漏极接第四NMOS管M4的源极；第三NMOS管M3的栅极分别接RS锁存器的S端和第四NMOS管M4的漏极，第四NMOS管M4的栅极分别接R锁存器的R端和第三NMOS管M3的漏极；第三NMOS管M3的漏极接第一PMOS管M5的漏极，第四NMOS管M4的漏极接第二PMOS管M6的漏极，第一PMOS管M5、第二PMOS管M6的源极接电源Vdd；
或门OR1的输入端分别连接输入时钟信号第一输入时钟信号clk1、第二输入时钟信号clk2，或门OR1的输出端接第一PMOS管M5，第二PMOS管M6的栅极；
RS锁存器的S输入端接第三NMOS管M3的栅极，R输入端接第四NMOS管M4的栅极；RS锁存器的输出端Q和Qn作为整个时间判决器电路的输出。
本发明提供的时间判决其包括一个时间比较器和一个RS锁存器，在时间比较器中加入一个或门；当两个输入时钟的上升沿到达时，比较器会判断出到达时间的先后，并将相应的输出结果送至RS锁存器锁定状态；早到达的输入信号上升沿通过或门将PMOS管关闭，使M3，M4的漏端不能充电，避免了信号下降沿对最终判断结果的改变。
进一步的，本发明的改进型时间判决器，所述电路包括四个NMOS管M1~M4，两个PMOS管M5~M6，一个或门OR1和一个RS锁存器；其中：
输入时钟信号clk1、clk2分别接NMOS管M1，M2的栅极，M1，M2的源极相连并接地，M1的漏极接M3的源极，M2的漏极接M4的源极。M3的栅极分别接RS锁存器的S端和M4的漏极，M4的栅极分别接R锁存器的R端合M3的漏极；M3的漏极接PMOS管M5的漏极，M4的漏极接PMOS管M6的漏极,，M5、M6的源极接电源Vdd。
或门OR1的输入端分别连接输入时钟信号clk1、clk2，或门OR1的输出端接M5与M6的栅极。
RS锁存器的S输入端接M3的栅极，R输入端接M4的栅极；输出端Q、Qn作为整个时间判决器电路的输出。
如图1所示，该时间判决器电路包括四个NMOS管M1~M4，两个PMOS管M5~M6，一个或门OR1和一个RS锁存器；其中：输入时钟信号clk1、clk2分别接NMOS管M1，M2的栅极，M1，M2的源极相连并接地，M1的漏极接M3的源极，M2的漏极接M4的源极。M3的栅极分别接RS锁存器的S端和M4的漏极，M4的栅极分别接R锁存器的R端和M3的漏极；M3的漏极接PMOS管M5的漏极，M4的漏极接PMOS管M6的漏极,，M5、M6的源极接电源Vdd。或门OR1的输入端分别连接输入时钟信号clk1、clk2，或门OR1的输出端接M5与M6的栅极。RS锁存器的S输入端接M3的栅极，R输入端接M4的栅极；输出端Q、Qn作为整个时间判决器电路的输出。
假设输入时钟信号clk1的相位领先于clk2，当clk1的上升沿到来时，M1导通，M5和M6截止，M3漏端的电荷通过M3，M1放电，M3漏端变为低电平，并使M4截止，S为高电平，R为低电平，锁存器Q端输出高电平，Qn输出低电平。当clk1的下降沿首先到来时，由于此时clk2仍为高电平，M5和M6仍然截止，M3漏端的电荷已经放空，M4不会导通，因此S和R端电平不会由高转低，锁存器输出端Q和Qn的状态也不会改变。
图2为本发明的时间判决器与传统差分时间判决器的时序仿真图对比。其中图2-a是传统差分时间判决器的时序仿真图。从图中可以看出，在时钟信号clk1的下降沿产生时，输出Q端的值从高电平变为低电平，Qn的值从低电平变成高电平。这样就需要一个触发器在输出端的值变化之前将结果读取出来，因此对触发器的时钟的要求很高，也增加了硬件消耗和功耗。图2-b是本发明的时间判决器的时序仿真图。从图中可以看出，当输入时钟信号clk1的上升沿产生后，输出结果Q，Qn的值就被锁定，在整个周期都没有发生变化，因此clk1或者clk2的下降沿都可以作为采样时钟，从而正确的读取判决结果。
综上所述，本发明通过在传统差分时间比较器中加入一个或门，控制PMOS管的充放电，有效的避免了输入时钟的下降沿对判决结果的影响。
上所述仅为本发明的较佳实施方式，本发明的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护范围内。
Claims (2)
1.一种改进型时间判决器，其包括一个时间比较器和一个RS锁存器，其特征在于：在时间比较器中加入一个或门；当两个输入时钟的上升沿到达时，比较器会判断出到达时间的先后，并将相应的输出结果送至锁存器锁定状态。
2.根据权利要求1所述的一种改进型时间判决器，其特征在于：该时间判决器包括四个NMOS管，即第一NMOS管M1，第二NMOS管M2，第三NMOS管M3，第四NMOS管M4，两个PMOS管,即第一PMOS管M5，第二PMOS管M6，一个或门OR1和一个RS锁存器；其中第一NMOS管M1，第二NMOS管M2，第三NMOS管M3，第四NMOS管M4，第一PMOS管M5，第二PMOS管M6，或门OR1构成了时间比较器；
第一输入时钟信号clk1、第二输入时钟信号clk2分别接NMOS管第一NMOS管M1，第二NMOS管M2的栅极，第一NMOS管M1，第二NMOS管M2的源极相连并接地，第一NMOS管M1的漏极接M3的源极，第二NMOS管M2的漏极接第四NMOS管M4的源极；第三NMOS管M3的栅极分别接RS锁存器的S端和第四NMOS管M4的漏极，第四NMOS管M4的栅极分别接R锁存器的R端和第三NMOS管M3的漏极；第三NMOS管M3的漏极接第一PMOS管M5的漏极，第四NMOS管M4的漏极接第二PMOS管M6的漏极，第一PMOS管M5、第二PMOS管M6的源极接电源Vdd；
或门OR1的输入端分别连接输入时钟信号第一输入时钟信号clk1、第二输入时钟信号clk2，或门OR1的输出端接第一PMOS管M5，第二PMOS管M6的栅极；
RS锁存器的S输入端接第三NMOS管M3的栅极，R输入端接第四NMOS管M4的栅极；RS锁存器的输出端Q和Qn作为整个时间判决器电路的输出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011104302469A CN102497196A (zh) | 2011-12-21 | 2011-12-21 | 一种改进型时间判决器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011104302469A CN102497196A (zh) | 2011-12-21 | 2011-12-21 | 一种改进型时间判决器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102497196A true CN102497196A (zh) | 2012-06-13 |
Family
ID=46188992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011104302469A Pending CN102497196A (zh) | 2011-12-21 | 2011-12-21 | 一种改进型时间判决器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102497196A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106302014A (zh) * | 2016-08-12 | 2017-01-04 | 电信科学技术第五研究所 | 宽量程高精度的信号测量方法 |
| CN112345094A (zh) * | 2021-01-07 | 2021-02-09 | 南京低功耗芯片技术研究院有限公司 | 一种基于延迟单元的温度传感器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05291923A (ja) * | 1992-04-07 | 1993-11-05 | Matsushita Electric Works Ltd | 光電スイッチ及び光電スイッチ制御装置 |
| JP2001053812A (ja) * | 1999-08-06 | 2001-02-23 | Hitachi Ltd | 受信回路 |
| US20110057686A1 (en) * | 2009-09-08 | 2011-03-10 | Ricoh Company, Ltd. | Hysteresis comparator circuit and semiconductor device incorporating same |
| CN201947247U (zh) * | 2010-12-24 | 2011-08-24 | 苏州云芯微电子科技有限公司 | 零相位误差锁相环 |
| CN202406097U (zh) * | 2011-12-21 | 2012-08-29 | 东南大学 | 一种改进型时间判决器 |
-
2011
- 2011-12-21 CN CN2011104302469A patent/CN102497196A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05291923A (ja) * | 1992-04-07 | 1993-11-05 | Matsushita Electric Works Ltd | 光電スイッチ及び光電スイッチ制御装置 |
| JP2001053812A (ja) * | 1999-08-06 | 2001-02-23 | Hitachi Ltd | 受信回路 |
| US20110057686A1 (en) * | 2009-09-08 | 2011-03-10 | Ricoh Company, Ltd. | Hysteresis comparator circuit and semiconductor device incorporating same |
| CN201947247U (zh) * | 2010-12-24 | 2011-08-24 | 苏州云芯微电子科技有限公司 | 零相位误差锁相环 |
| CN202406097U (zh) * | 2011-12-21 | 2012-08-29 | 东南大学 | 一种改进型时间判决器 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106302014A (zh) * | 2016-08-12 | 2017-01-04 | 电信科学技术第五研究所 | 宽量程高精度的信号测量方法 |
| CN112345094A (zh) * | 2021-01-07 | 2021-02-09 | 南京低功耗芯片技术研究院有限公司 | 一种基于延迟单元的温度传感器 |
| CN112345094B (zh) * | 2021-01-07 | 2021-06-04 | 南京低功耗芯片技术研究院有限公司 | 一种基于延迟单元的温度传感器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104113342B (zh) | 用于高速数模转换器的高速数据同步电路 | |
| US8255748B2 (en) | Soft error and transient error detection device and methods therefor | |
| US9876486B2 (en) | Clock gated flip-flop | |
| US8736327B2 (en) | Time-to-digital converter | |
| CN102437836B (zh) | 一种低功耗脉冲型d触发器 | |
| US20080115023A1 (en) | Set hardened register | |
| Nedovic et al. | A clock skew absorbing flip-flop | |
| CN103812472B (zh) | 抗单粒子瞬态效应的触发器 | |
| CN110032479A (zh) | 抖动监测电路 | |
| US8514004B2 (en) | Clock management unit and method of managing a clock signal | |
| CN109639268A (zh) | D触发器及鉴频鉴相器电路 | |
| CN104678188A (zh) | 单粒子瞬态脉冲宽度测量电路 | |
| CN101841328A (zh) | 一种预充电型鉴频鉴相器 | |
| CN102497196A (zh) | 一种改进型时间判决器 | |
| CN202406097U (zh) | 一种改进型时间判决器 | |
| Kong et al. | Conditional-capture flip-flop technique for statistical power reduction | |
| Yao | Time to Digital Converter used in ALL digital PLL | |
| CN107565953B (zh) | 一种跳变检测器及时钟频率调节系统的控制电路 | |
| CN202444477U (zh) | 一种高速低功耗的真单相时钟2/3双模预分频器 | |
| Saini et al. | Low power dual edge triggered flip-flop | |
| CN103475359B (zh) | 抗单粒子瞬态脉冲cmos电路 | |
| CN101098140B (zh) | 快速锁定的鉴频鉴相器 | |
| Henzler et al. | Design and application of power optimized high-speed CMOS frequency dividers | |
| Khorami et al. | A contention-free, static, single-phase flip-flop for low data activity applications | |
| US8299823B2 (en) | Preventing metastability of a divide-by-two quadrature divider |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120613 |
|
| WD01 | Invention patent application deemed withdrawn after publication |