CN102487366B - 频偏估计方法及装置 - Google Patents

Abstract

本发明公开了一种应用于时分同步码分多址接入系统的频偏估计方法及装置，上述方法包括：获取多个时隙的中间码的延迟相关值；分别在对应位置上将多个时隙的中间码的延迟相关值进行累加，得到一个或多个延迟相关累加值；从上述一个或多个延迟相关累加值中确定最佳延迟相关累加值；根据上述最佳延迟相关累加值进行频偏估计。通过本发明提供的技术方案，可以快速的、稳健的进行TD-SCDMA频偏估计。

Description

频偏估计方法及装置

技术领域

本发明涉及通信领域，具体而言，涉及一种频偏估计方法及装置。

背景技术

时分同步码分多址接入(Time Division-Synchronous CodeDivision Multiple Access，简称为TD-SCDMA)是3G的三大主流标准之一，具有广泛的应用前景。

在TD-SCDMA系统中，基站和终端均以标称的载波频率进行发送和接收。由于器件水平限制，实际发送和接收的频率之间会有一定的偏差。TD-SCDMA系统要求基站的载波频率误差小于0.05PPM，要求用户端的载波频率误差小于0.1PPM。在基站端，由于温度、体积、功耗、成本等的限制比较小，振荡器的频率精度可以满足要求。而在用户端，受到各种原因限制，所选用的晶体振荡器的频率精度通常不满足标准要求。自动频率控制(AutomaticFrequency Control，简称为AFC)的作用是纠正基站和用户端之间的载波频率误差，以保证后续解调解码的工作性能。

现有的频偏估计方法可以分为两类：其中粗略频偏估计方法原理是将如图1所示的下行同步码(DwPTS)或中间码(Midamble)数据按长度等分为前后两部分各自依据本地序列做信道估计，以两段估计值相位旋转的差距来推算载波频偏。这两段数据中心位置间隔为32chip或者64chip，估计范围是正负20kHz或者正负10kHz。

由于需要和本地码对齐进行信道估计且受到同步码或中间码较短的自身特性所限，采样位置偏差、多径分布和同频干扰都会导致现有方法在0频率附近明显退化为有偏估计，且这种偏差难以通过AFC控制策略解决，只能通过尽力维护工作场景的方式来降低这一影响。例如：

(1)实现更加精确的定时，以保证采样值位置偏差远小于1/4chip(码片，时间单位，1/1.28M秒)。

(2)采用径间干扰抵消，多径信道重构等多径位置估计技术抑制多径干扰的负面效应。

但是，上述技术的引入又给系统带来了一系列新的问题：

(1)上述估计和抵消技术自身的误差引入了新的干扰，降低了性能和稳定性。

(2)这些技术大都需要较高的频率精度作为前提，当频偏估计性能下降时，这些估计和抵消效果也会降低，进一步引起频偏估计性能的下降，会陷入恶性循环，系统不够稳健。

(3)在恶劣环境下，如何高精度的实现上述技术往往本身就是一个难题，增加了实现复杂度和开发周期。

为了克服现有技术中粗略频偏估计的有偏估计对估计精度的影响，实用中往往配合精细频偏估计，以实现数据业务尤其是(HighSpeed Downlink Packet Access，简称为HSDPA)等高数据速率业务的高质量解调。现有技术中的精细频偏估计方法是基于在系统存在残留小频偏的情况下，联合检测输出星座相位随时间线性变化，利用联合检测输出端业务时隙Midamble前后的一个或数个数据符号进行硬判决，以比较特定数据间隔间的相位旋转的方式确定频偏估计值。基于数据段硬判决的精细频偏估计方法在现有技术的相关文献中已有非常详细的描述。

发明人发现在现有的基于业务时隙数据段硬判决进行精细频偏估计方法的主要问题为：

(1)数据信噪比低。出于提高系统容量的考虑业务时隙引入了基于“够用就好”原则的下行功控，在小区内的绝大部分场景下，业务时隙的信噪比都处于满足业务块误码率(Block Error Ratio，简称为BLER)需求的最低条件。

(2)硬判决错误。考虑到1/3码率Turbo编码仅需要误符号率略低于20％即可正常工作，因此在下行功控打开情况下，正常工作区大量的硬判决错误也是不可避免，在相当程度上限制了频偏估计性能。

(3)模块耦合紧密。取自联合检测后的数据质量取决于精确定时、信道估计、频偏补偿、联合检测等多个模块的工作情况，而这些模块的可靠工作也大都需要较小的残余频偏，导致了模块间的相互关联，不利于提高系统的鲁棒性。

发明内容

本发明的主要目的在于提供一种频偏估计方法及装置，以至少解决上述问题之一。

根据本发明的一个方面，提供了一种应用于时分同步码分多址接入系统的频偏估计方法，包括：获取多个时隙的中间码的延迟相关值；分别在对应位置上将多个时隙的中间码的延迟相关值进行累加，得到一个或多个延迟相关累加值；从上述一个或多个延迟相关累加值中确定最佳延迟相关累加值；根据上述最佳延迟相关累加值进行频偏估计。

根据本发明的另一个方面，提供了一种应用于时分同步码分多址接入系统的频偏估计装置，包括：延迟相关值获取模块，用于获取多个时隙的中间码的延迟相关值；延迟相关累加值获取模块，用于分别在对应位置上将多个时隙的中间码的延迟相关值进行累加，得到一个或多个延迟相关累加值；最佳延迟相关累加值确定模块，用于从上述一个或多个延迟相关累加值中确定最佳延迟相关累加值；频偏估计模块，用于根据上述最佳延迟相关累加值进行频偏估计。

通过本发明，利用时隙内部的Midamble码满足循环移位特性的特点，将多个时隙中间码各自延迟相关的结果，联合搜索最佳值，基于中间码延迟相关最佳值的相位确定频偏估计结果，解决了现有频偏估计技术分为粗略频偏估计和精细频偏估计两个步骤，方案复杂，且易受到定时偏差、同频干扰等多种因素影响不够稳定，特性不够理想的问题，达到了可以快速的、稳健的进行TD-SCDMA频偏估计的效果。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据相关技术的TD-SCDMA系统帧结构示意图；

图2是根据本发明实施例的频偏估计方法的流程图；

图3是根据本发明优选实施例的Midamble码的循环移位特性的示意图；

图4是根据本发明优选实施例的用于频偏估计的数据采集范围的示意图；

图5是根据本发明实例的采样偏差对估计偏差的影响的仿真分析结果示意图；

图6是根据本发明实例的同频干扰对估计偏差的影响的仿真分析结果示意图；

图7是根据本发明实例的AWGN信道标准偏差性能的仿真分析结果示意图；

图8是根据本发明实例的同频干扰对频偏估计性能的影响的仿真分析结果示意图；

图9是根据本发明实例的Case1信道下频偏估计性能的仿真分析结果示意图；

图10是根据本发明实例的Case3信道下频偏估计性能的仿真分析结果示意图；

图11是根据本发明实施例的频偏估计装置的结构示意图；

图12是根据本发明优选实施例的频偏估计装置的结构示意图。

具体实施方式

下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

图2是根据本发明实施例的频偏估计方法的流程图。如图2所示，根据本发明实施例的频偏估计方法包括：

步骤S102，获取多个时隙的中间码的延迟相关值。

步骤S104，分别在对应位置上将上述多个时隙的中间码的延迟相关值进行累加，得到一个或多个延迟相关累加值。

步骤S106，从上述一个或多个延迟相关累加值中确定最佳延迟相关累加值。

步骤S108，根据最佳延迟相关累加值进行频偏估计。

上述方法利用了时隙内部的Midamble码满足循环移位特性的特点，将多个时隙中间码各自延迟相关的结果联合搜索最佳值，基于中间码延迟相关最佳值的相位进行频偏估计，最终确定频偏估计结果(频偏估计值)。该方法与现有技术相比，无需已知本地的同步码或中间码序列，对定时偏差和同频干扰均不敏感，不受硬判决错误影响，不需要区分粗略和精细两种频偏估计步骤，没有与其他模块的明显耦合，是一种高性能稳健的TD-SCDMA频偏估计方法。

优选地，步骤S102中，获取多个时隙中的中间码的延迟相关值可以进一步包括以下处理：

步骤1，对于多个时隙中的每个时隙，在该时隙的中间码中选取头部码片组和尾部码片组，其中，头部码片组包括从中间码的最前部选取的第一预定数量个码片，尾部码片组包括从中间码的最后部选取的第一预定数量个码片。

步骤2，对头部码片组和尾部码片组进行延迟相关处理，获得该时隙的延迟相关值。

优选地，上述第一预定数量包括但不限于16。

根据TD-SCDMA标准，整个系统有128个长度为128个码片的基本Midamble码，分成32个码组，每组4个在同一小区同一时隙上的不同用户所采用的Midamble码由同一个基本的Midamble码经循环移位后产生。循环移位后发送的Midamble序列长度为144个码片，其中起始位置的16个码片由尾部的16个码片平移获得，如图3所示。本发明即利用了起始位置的16个码片与尾部的16个码片相同这个特征，通过判断两者之间的相位差进行频偏估计，本发明将前16个码片定义为头部码片组(下面称其为Mid1)，后16个码片定义为尾部码片组(下面称其为Mid2)。由于Mid1和Mid2中心位置的间隔为128个码片，本发明所述方法的频偏估计范围确定为10kHz，或正负5kHz。

优选地，上述步骤1中，在多个时隙中的每个时隙的中间码中选取所述头部码片组和所述尾部码片组之后，还可以进一步包括以下处理：

步骤1＇，对于多个时隙中的每个时隙，在该时隙的头部码片组和尾部码片组两组中每一组的两侧扩展选取第二预定数量个码片。

步骤2＇，对经过扩展选取的头部码片组和尾部码片组进行延迟相关，获得该时隙的延迟相关值。

为了避免定时偏差对频偏估计的影响，可以将频偏估计采集数据的范围扩大到Mid1和Mid2序列两侧各自保留第二预定数量个码片的数据，如图4所示，经过扩展选取的Mid1和Mid2下文中称其为Mid1’和Mid2’。步骤2和步骤2＇的主要动作都是进行延迟相关处理，区别仅在于，步骤2针对于Mid1和Mid2，步骤2＇是针对于Mid1’和Mid2’。因此，步骤2和步骤2＇需要根据是否需要执行步骤1＇择一的执行。在单个时隙内对Mid1’和Mid2’进行长度为16的延迟相关，即可获得2m+1个相关值。

优选地，步骤2和步骤2＇中的延迟相关处理可以进一步包括：

步骤A，将经过或未经过扩展选取的头部码片组和尾部码片组对应位置的码片共轭相乘，得到对应于各个位置的中间延迟相关值。

步骤B，对对应于各个位置的中间延迟相关值进行累加，获得该时隙的中间码的延迟相关值。

上述延迟相关处理中直接将两段Midamble共轭相乘，从而可以不使用本地序列，不需要已知本地的同步码或中间码序列。

优选地，步骤S106中，从一个或多个延迟相关累加值中确定最佳延迟相关累加值可以进一步包括以下至少之一的处理：

(1)在一个或多个延迟相关累加值中选取模值最大的延迟相关累加值作为最佳延迟相关累加值。

(2)在一个或多个延迟相关累加值中选取预定数量个模值最大的延迟相关累加值，以其平均值作为最佳延迟相关累加值。

(3)在一个或多个延迟相关累加值中选取功率最大的延迟相关累加值作为最佳延迟相关累加值。

将相邻的n个时隙上获得的延迟相关值对应累加，在第n个时隙结束时，即可获得最终的延迟相关累加值，依据模最大的原则即可最终确定最佳相关累加值，另外，也可以采用选取若干个模值最大的延迟相关累加值，求其平均值，用该平均值作为最佳延迟相关累加值。当然，除了模最大的原则外，还可以采用功率最大的原则，求功率和求模计算方法不同，但由于功率是模的平方，满足单调关系，因此这两种情况求取的最佳延迟相关值是一致的。需要说明的是，“累加”为得到延迟相关累加值的一种最简单也最优的途径，除了累加之外，还可以各自取模，以模最大一个或多个的延迟相关值的平均作为延迟相关累加值，其他延迟相关值丢弃，但这样实现较为复杂需要多次求模，且由于丢弃了部分信息，性能也比直接累加有所退化。

下面结合实例对上述优选实施例进行详细说明。在下述示例中，选取的时隙为n个相邻的时隙，Mid1和Mid2都包括16个码片，Mid1’和Mid2’为Mid1和Mid2分别向两侧扩展每个码片得到。

步骤1：对接收到的下行时隙(无论时隙0或下行业务时隙都可用于本发明所述的频偏估计)按时间顺序依次编号Idx为1～n，如当前时隙Idx为1，清空相关累加值CorrS。

CorrS＝zeros(2m+1,1)；

即新建一个大小为2m+1的数组CorrS，并清零。

步骤2：每收到一个下行都对相关累加值CorrS进行下式计算。

CorrS＝CorrS+CorrC；

即将延迟相关值累加至延迟相关累加值。

其中，CorrC为当前时隙Mid1’和Mid2’的延迟相关值，具体计算方法可分解为如下子步骤：

子步骤2.1：将Mid1’和Mid2’对应位置共轭相乘，获得16+2m个中间值Corr。(直接将两段Midamble共轭相乘，不使用本地序列)

Corr＝conj(Mid1’).*Mid2’；

即对Mid1’和Mid2’进行相关运算。

其中conj为求解复数的共轭。对于复数，求解共轭运算实现方法为实部保持不变，虚部取相反数，例如，a+bj的共轭为a-bj。

子步骤2.2：分别以1，2，3，…，2m+1为起始位置计算16个中间值Corr的累加结果获得相关值CorrC。

For i＝1:2m+1

CorrC(i)＝sum(Corr(i:i+15))；

End

其中，sum为求和运算，i为相关值索引和使用数据起始位置。

步骤3：如当前时隙Idx为n，以模较大的相关累加值确定最佳相关累加值。(以多个时隙联合确定最佳相关累加值)

[CorrM,MIdx]＝max(abs(CorrS))；

式中，abs是求取绝对值运算，max表示在序列中选取最大值，最大值数值赋给CorrM，最大值索引赋给MIdx，MIdx即最佳相关累加值的索引。

步骤4：以步骤3获得的最佳相关值索引，采用CorrS(MIdx)计算频偏估计结果。

FeqEst＝angle(CorrS(MIdx))/pi*(1.28e6/128/2)；

式中，angle是求取角度计算，即计算复数CorrS(MIdx)的角度，pi是弧度和角度转换的常量单位，1/1.28e6/128是Mid1’中心位置相对于Mid2’中心位置所经历的时间。

由于每个时隙所需的存储空间和运算量很小，此处略去存储空间和运算量评估。

下面列举根据本发明的频偏估计方法在各种场景下的应用性能仿真分析结果，具体如图5至图10所示。其中保留码片数量m确定为4，估计时隙数量确定n为16。

图5分析了无噪声环境下估计线性度以及采样偏差对估计偏差的影响。其中，横坐标是实际频偏，纵坐标是频偏估计值；图中的曲线分别显示了无采样偏差，采样偏差1/4个码片、采样偏差1/2个码片和采样偏差1个码片的情况。可见，该估计在区间内是线性函数；频偏是采样位置的无偏估计。

图6分析了无噪声环境下同频干扰对估计偏差的影响。其中，横坐标是实际频偏，纵坐标是频偏估计值；图中的曲线分别显示了单小区无同频干扰、存在等强且同时到达的同频干扰和存在等强且延迟1码片到达的同频的情况。可见，即便在有强同频干扰的情况下，本发明也能达到良好的线性度和无偏估计效果。

图7给出了AWGN信道下，本发明所述频偏估计方法的单次估计结果标准偏差性能。图中，横坐标为信噪比，单位是dB，纵坐标为估计结果的标准偏差，单位是Hz。0dB信噪比处的标准偏差小于140Hz，10dB信噪比处仅不到50Hz。无需精细频偏估计就能达到终端接收工作区对残余频偏小于0.1ppm或200Hz的指标要求。

由于本发明仅仅使用到中间码前后相同的信息，并未使用中间码本地数据，因此同频干扰不仅不会降低本发明所述频偏估计的性能，反而对估计结果起到了有益的改善作用。具体结果如图8所示，三根曲线分别表示单小区无同频干扰、存在等强且同时到达的同频干扰和存在等强且延迟1码片到达的同频的情况。

图9和图10分别仿真了Case1和Case3信道下频偏估计的性能。Case1信道7dB处单次频偏估计偏差已低于200Hz，Case3信道0dB处单次估计偏差低于200Hz，均超过了终端对频偏估计的性能指标要求。且实际AFC应用时还将对单次估计结果进行滤波，可达到更低的残余频偏量级。

图11是根据本发明实施例的频偏估计装置的结构示意图。如图11所示，根据本发明实施例的频偏估计装置包括：

延迟相关值获取模块112，用于获取多个时隙的中间码的延迟相关值。

延迟相关累加值获取模块114，用于分别在对应位置上将多个时隙的中间码的延迟相关值进行累加，得到一个或多个延迟相关累加值。

最佳延迟相关累加值确定模块116，用于从上述一个或多个延迟相关累加值中确定最佳延迟相关累加值。

频偏估计模块118，用于根据最佳延迟相关累加值进行频偏估计。

上述装置在进行频偏估计时，利用了时隙内部的Midamble码满足循环移位特性的特点，将多个时隙中间码各自延迟相关的结果联合搜索最佳值，基于中间码延迟相关最佳值的相位进行频偏估计，最终确定频偏估计结果(频偏估计值)。与现有技术相比，该装置无需已知本地的同步码或中间码序列，对定时偏差和同频干扰均不敏感，不受硬判决错误影响，不需要区分粗略和精细两种频偏估计步骤，没有与其他模块的明显耦合，具有更高的频偏估计性能，工作更为稳健。

优选地，如图12所示，延迟相关值获取模块112，可以进一步包括：

选取单元1122，用于对于多个时隙中的每个时隙，在该时隙的中间码中选取头部码片组和尾部码片组，其中，头部码片组包括从中间码的最前部选取的第一预定数量个码片，尾部码片组包括从所述中间码的最后部选取的第一预定数量个码片。

延迟相关单元1124，用于对头部码片组和尾部码片组进行延迟相关处理，获得该时隙的延迟相关值。

优选地，上述第一预定数量包括但不限于16。

优选地，如图12所示，延迟相关值获取模块112，还可以包括：

扩展单元1126，用于对于多个时隙中的每个时隙，在该时隙的头部码片组和尾部码片组两组中每一组的两侧扩展选取第二预定数量个码片。

延迟相关单元1124，还可以用于对经过扩展选取的头部码片组和尾部码片组进行延迟相关，获得该时隙的延迟相关值。

优选地，如图12所示，延迟相关单元1124，可以进一步包括：

中间延迟相关值获取子单元11242，用于将经过或未经过扩展选取的头部码片组和尾部码片组对应位置的码片共轭相乘，得到对应于各个位置的中间延迟相关值。

累加子单元11244，用于对对应于各个位置的中间延迟相关值进行累加，获得该时隙的中间码的延迟相关值。

关于延迟相关值获取模块112及其单元、子单元的工作方式，在上述方法实施例中有详细的描述，此处不再赘述。

优选地，如图12所示，最佳延迟相关累加值确定模块116，可以进一步包括以下至少之一的单元：

第一确定单元1162，用于在上述一个或多个延迟相关累加值中选取模值最大的延迟相关累加值作为上述最佳延迟相关累加值。

第二确定单元1164，用于在上述一个或多个延迟相关累加值中选取预定数量个模值最大的延迟相关累加值，以其平均值作为上述最佳延迟相关累加值。

第三确定单元1166，用于在上述一个或多个延迟相关累加值中选取功率最大的延迟相关累加值作为上述最佳延迟相关累加值。

上述3个单元，分别对应于不同的最佳延迟相关累加值确定原则，在具体实施过程中，最佳延迟相关累加值确定模块116包括但不限于这三个单元，可以根据具体需要进行扩展。

从以上的描述中，可以看出，本发明基于时隙内部的Midamble码满足循环移位特性的特点，采用了联合多个时隙中间码各自延迟相关搜索最佳值确定频偏估计结果的方案，无需已知本地的同步码或中间码序列，结构简洁与其他模块耦合较少，在多种环境下性能优良，并且是定时偏差和同频干扰的无偏估计，较现有技术更为稳健可靠。

显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种频偏估计方法，应用于时分同步码分多址接入系统，其特征在于，包括：

获取多个时隙的中间码的延迟相关值；其中，获取每个时隙的中间码的延迟相关值包括：将从每个时隙中间码中选取的头部码片组和尾部码片组对应位置共轭相乘，获得16+2m个中间值；分别以1，2，3，…，2m+1为起始位置计算16个中间值的累加结果获得所述延迟相关值，其中，m为扩展的采样点个数，所述头部码片组包括从所述中间码的最前部选取的16个码片，所述尾部码片组包括从所述中间码的最后部选取的16个码片；

分别在对应位置上将所述多个时隙中每个时隙的中间码的延迟相关值进行累加，得到一个或多个延迟相关累加值，其中，所述对应位置为不同时隙中的1，2，3，…，2m+1个位置；

从所述一个或多个延迟相关累加值中确定最佳延迟相关累加值；

根据所述最佳延迟相关累加值进行频偏估计。

2.根据权利要求1所述的方法，其特征在于，在对于所述多个时隙中的每个时隙，在该时隙的中间码中选取所述头部码片组和所述尾部码片组之后，还包括:

对于所述多个时隙中的每个时隙，在该时隙的所述头部码片组和所述尾部码片组两组中每一组的两侧扩展选取第二预定数量个码片；

对所述经过扩展选取的头部码片组和尾部码片组进行延迟相关，获得该时隙的中间码的延迟相关值。

3.根据权利要求1所述的方法，其特征在于，所述从所述一个或多个延迟相关累加值中确定最佳延迟相关累加值包括以下至少之一：

在所述一个或多个延迟相关累加值中选取模值最大的延迟相关累加值作为所述最佳延迟相关累加值；

在所述一个或多个延迟相关累加值中选取预定数量个模值最大的延迟相关累加值，以其平均值作为所述最佳延迟相关累加值；

在所述一个或多个延迟相关累加值中选取功率最大的延迟相关累加值作为所述最佳延迟相关累加值。

4.一种频偏估计装置，应用于时分同步码分多址接入系统，其特征在于，包括：

延迟相关值获取模块，用于获取多个时隙的中间码的延迟相关值；其中，获取每个时隙的中间码的延迟相关值包括：将从每个时隙中间码中选取的头部码片组和尾部码片组对应位置共轭相乘，获得16+2m个中间值；分别以1，2，3，…，2m+1为起始位置计算16个中间值的累加结果获得所述延迟相关值，其中，m为扩展的采样点个数，所述头部码片组包括从所述中间码的最前部选取的16个码片，所述尾部码片组包括从所述中间码的最后部选取的16个码片；

延迟相关累加值获取模块，用于分别在对应位置上将所述多个时隙中每个时隙的中间码的延迟相关值进行累加，得到一个或多个延迟相关累加值，其中，所述对应位置为不同时隙中的1，2，3，…，2m+1个位置；

最佳延迟相关累加值确定模块，用于从所述一个或多个延迟相关累加值中确定最佳延迟相关累加值；

频偏估计模块，用于根据所述最佳延迟相关累加值进行频偏估计。

5.根据权利要求4所述的装置，其特征在于，所述延迟相关值获取模块还包括：

扩展单元，用于对于所述多个时隙中的每个时隙，在该时隙的所述头部码片组和所述尾部码片组两组中每一组的两侧扩展选取第二预定数量个码片；

所述延迟相关单元，还用于对所述经过扩展选取的头部码片组和尾部码片组进行延迟相关，获得该时隙的中间码的延迟相关值。

6.根据权利要求4所述的装置，其特征在于，所述最佳延迟相关累加值确定模块包括以下至少之一的单元：

第一确定单元，用于在所述一个或多个延迟相关累加值中选取模值最大的延迟相关累加值作为所述最佳延迟相关累加值；

第二确定单元，用于在所述一个或多个延迟相关累加值中选取预定数量个模值最大的延迟相关累加值，以其平均值作为所述最佳延迟相关累加值；

第三确定单元，用于在所述一个或多个延迟相关累加值中选取功率最大的延迟相关累加值作为所述最佳延迟相关累加值。