CN102486721A - 一种线性插值优化电路 - Google Patents
一种线性插值优化电路 Download PDFInfo
- Publication number
- CN102486721A CN102486721A CN2010105731448A CN201010573144A CN102486721A CN 102486721 A CN102486721 A CN 102486721A CN 2010105731448 A CN2010105731448 A CN 2010105731448A CN 201010573144 A CN201010573144 A CN 201010573144A CN 102486721 A CN102486721 A CN 102486721A
- Authority
- CN
- China
- Prior art keywords
- unit
- linear interpolation
- selector
- circuit
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Complex Calculations (AREA)
Abstract
本发明提供一种线性插值优化电路，包含选择器单元和加法器单元。将传统设计中的减法器单元以及多个选择器单元统一设计为选择器单元，各选择器之间具有数学关联性，能够实现电路设计中只用一个乘法单元代替传统设计中两个乘法器单元，能有效简化计算，降低芯片设计面积。
Description
技术领域
本发明涉及集成电路优化设计电路，尤其涉及一种线性插值优化电路。
背景技术
在数值映射计算中，不可能把所有象和原象都存放在原始表格中，只可能抽取某几个典型的数值，然后从典型数值中抽取两个进行线性插值运算，从而得到所期望的结果。
假设在原始表格中有P0和P1两点的数值，想得到两点中PA点的数值，PA点离P0的距离为A，离P1点的距离为1-A(A为0～1之间的小数)。则PA＝P0*(1-A)+P1*A。附图中图1为传统的插值实现方法，电路设计中需要两个乘法器一个加法器一个减法器，时序上是减法器+乘法器+加法器，所花费的时间比较长，电路设计的面积也很大。
图1中减法器实现1-A的功能，输出为B；选择器00，01…07以及加法器0实现一个正常功能的乘法，合称之为乘法器0；同理选择器10，11…17以及加法器1也实现一个乘法器的功能，称之为乘法器1。B和P0输入到乘法器0，实现P0*B也就是P0*(1-A)，其输出为C。A和P1输入到乘法器1，实现P1*A，其输出为D。最后C、D输入加法器2，实现C+D，也就是P0*(1-A)+P1*A的功能，最后输出结果E。此过程中需要1个8位减法器、1个8位乘法器，1个16位加法器，其中乘法器又等同于8个8输入选择器以及8输入8位加法器，相当于1个8位减法器、16个8输入选择器、2个8输入8位加法器、1个2输入16位加法器。经过减法器、选择器、加法器、加法器，数据会产生一定的延时。
发明内容
本发明目的提供一种线性插值优化电路，根据插值间的关联性，设计不同的电路计算单元，只用一个乘法单元代替传统设计中两个乘法器单元，能有效简化计算，降低芯片设计面积。
一种线性插值优化电路，包含选择器单元和加法器单元。
选择器单元，实现插值数据输入选择；
加法器单元，实现选择器输出数值的加法计算；
本发明中的选择器单元，将传统设计中的减法器单元以及多个选择器单元统一设计为选择器单元，各选择器之间具有数学关联性。将传统设计中的多层加法器单元，设计为一个多输入端口的加法器单元。选择器之间的数学关联性为：
线性插值电路中，设A为8位宽，1-A则为9’h100-A。而9’h100-A＝～A+1’b1，选择器的选择端从B[x]变成～A[x]，～表示取反，1’b1为常数。A[0]的值是0或是1，当A[0]为0时，选择器00的输出为P0，选择器10的输出为0，两个输出相加的结果为P0。当A[0]为1时，选择器00的输出为0，选择器10的输出为P1，两个输出相加结果为P1。即当A[0]为0时输出为P0，为1时输出P1，本发明方案中选择器单元的选择器0即可实现。因此选择则器0可替代选择器00和10的功能。同理电路中的其他多个选择器单元，均可采用上述的实现方式得以替换。
本发明提出的线性插值优化电路，在性能上能够完全替代传统线性插值电路的实现功能，且采用的设计单元较少，在降低计算过程的同时能有效降低运算单元的芯片设计面积。
附图说明
图1传统的线性插值计算电路结构图
图2本发明提出的线性插值计算关联电路结构图
图3本发明提出的线性插值计算实现电路结构图
具体实施方式
以下结合具体实施例及附图对本发明提出的线性插值优化电路的内容进行详细的描述。
以A为8位作为例子P0*(9’h100-A)+P1*A＝P0*(～A)+P1*A+P0，而A的每一位与～A对应位置正好相反，可以通过下列优化得到更简洁的电路结构：
1)Tmp0＝A[0]？P1:P0，Tmp1＝A[1]？P1:P0，……Tmp7＝A[7]？P1:P0；
2)PA＝Tmp0+{Tmp1，1’b0}+{Tmp2，2’b0}+……+{Tmp7，7’b0}；
其中A[0]为1选择P1，为0则选则P0；同理A[1]…A[7]也适用。
步骤1)中的选择器，延迟仅相当一级门的延迟，面积不超过一个加法器。步骤2)中是9输入加法器，如图2中所示，面积和时序相当于一个乘法器。总体来看，面积相当于一个加法器和一个乘法器，面积比传统方法小一半左右，时序节约1/3左右。
把传统电路如图1中的减法器以及16个选择器，通过数学上的关联性优化为8个选择器。其次加法器0、1、2优化为一个9输入的加法器，是面积和延迟方面和一个8输入加法器基本等同。面积从1个减法器，16个选择器，2个8输入加法器，1个2输入加法器，优化为8个选择器，1个9输入加法器，如图3中所示。延迟方面优化后的电路需要经过选择器，9输入加法器，节约了1个减法器以及一个加法器的延迟，相当于原有电路的1/3。
Claims (3)
1.一种线性插值优化电路，包含选择器单元和加法器单元，其特征在于所述选择器单元由多个选择器构成，选择器之间具有数学关联性。
2.如权利要求1所述的一种线性插值优化电路，其特征在于所述选择器单元包含八个选择器，实现插值数据输入选择。
3.如权利要求1所述的一种线性插值优化电路，其特征在于所述加法器单元为九输入的加法器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010573144.8A CN102486721B (zh) | 2010-12-03 | 2010-12-03 | 一种线性插值优化电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010573144.8A CN102486721B (zh) | 2010-12-03 | 2010-12-03 | 一种线性插值优化电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102486721A true CN102486721A (zh) | 2012-06-06 |
| CN102486721B CN102486721B (zh) | 2016-02-03 |
Family
ID=46152220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010573144.8A Active CN102486721B (zh) | 2010-12-03 | 2010-12-03 | 一种线性插值优化电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102486721B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1937412A (zh) * | 2006-10-20 | 2007-03-28 | 东南大学 | 里德所罗门解码器的关键方程与错误值求解优化电路 |
| CN101355704A (zh) * | 2008-08-15 | 2009-01-28 | 北京中星微电子有限公司 | 一种色度1/3插值计算方法和装置 |
| CN101789234A (zh) * | 2009-01-23 | 2010-07-28 | 中兴通讯股份有限公司 | 数字图像缩放处理方法及集成系统 |
-
2010
- 2010-12-03 CN CN201010573144.8A patent/CN102486721B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1937412A (zh) * | 2006-10-20 | 2007-03-28 | 东南大学 | 里德所罗门解码器的关键方程与错误值求解优化电路 |
| CN101355704A (zh) * | 2008-08-15 | 2009-01-28 | 北京中星微电子有限公司 | 一种色度1/3插值计算方法和装置 |
| CN101789234A (zh) * | 2009-01-23 | 2010-07-28 | 中兴通讯股份有限公司 | 数字图像缩放处理方法及集成系统 |
Non-Patent Citations (1)
| Title |
|---|
| 朱承志: "基于加法器的乘法器设计", 《科技风》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102486721B (zh) | 2016-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2018113597A1 (zh) | 矩阵乘加运算装置、神经网络运算装置和方法 | |
| CN106325810A (zh) | 微处理器 | |
| CN103970720B (zh) | 基于大规模粗粒度嵌入式可重构系统及其处理方法 | |
| Del Barrio et al. | Multispeculative addition applied to datapath synthesis | |
| CN104112053A (zh) | 一种面向图像处理的可重构架构平台设计方法 | |
| CN103369326B (zh) | 适于高性能视频编码标准hevc的变换编码器 | |
| US20170102942A1 (en) | Variable Length Execution Pipeline | |
| CN102185587B (zh) | 一种低功耗的两相结构多阶内插半带滤波器 | |
| CN107967132A (zh) | 一种用于神经网络处理器的加法器和乘法器 | |
| Zhang et al. | The hardware realization of the bicubic interpolation enlargement algorithm based on FPGA | |
| Chang et al. | Efficient hardware accelerators for the computation of Tchebichef moments | |
| CN116974868A (zh) | 芯片功耗估计装置、方法、电子设备及存储介质 | |
| CN102937887A (zh) | 一种基于可逆逻辑的16比特进位选择加法器 | |
| CN107092462B (zh) | 一种基于fpga的64位异步乘法器 | |
| CN111242293A (zh) | 一种处理部件、数据处理的方法以及电子设备 | |
| Paik et al. | HLS-l: A High-Level Synthesis framework for latch-based architectures | |
| Menard et al. | High‐Level Synthesis under Fixed‐Point Accuracy Constraint | |
| CN203617974U (zh) | 一种基于fpga的可配置系数的滤波器及电子设备 | |
| CN102486721A (zh) | 一种线性插值优化电路 | |
| US20070198811A1 (en) | Data-driven information processor performing operations between data sets included in data packet | |
| CN101206561B (zh) | 一种专用运算单元alu | |
| CN202281998U (zh) | 一种标量浮点运算加速器 | |
| CN102693118B (zh) | 一种标量浮点运算加速器 | |
| Naregal et al. | Design and implementation of high efficiency vedic binary multiplier circuit based on squaring circuits | |
| CN114510217A (zh) | 处理数据的方法、装置和设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |