CN102479749B - 双镶嵌结构及其形成方法 - Google Patents

双镶嵌结构及其形成方法 Download PDF

Info

Publication number
CN102479749B
CN102479749B CN201010566587.4A CN201010566587A CN102479749B CN 102479749 B CN102479749 B CN 102479749B CN 201010566587 A CN201010566587 A CN 201010566587A CN 102479749 B CN102479749 B CN 102479749B
Authority
CN
China
Prior art keywords
layer
etching
hole
patterned
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010566587.4A
Other languages
English (en)
Other versions
CN102479749A (zh
Inventor
孙武
张海洋
周俊卿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201010566587.4A priority Critical patent/CN102479749B/zh
Publication of CN102479749A publication Critical patent/CN102479749A/zh
Application granted granted Critical
Publication of CN102479749B publication Critical patent/CN102479749B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

一种双镶嵌结构及其形成方法,所述形成双镶嵌结构的方法,包括:提供基底,在基底上依次形成介质层和帽层;图形化介质层和帽层形成第一孔;形成抗反射层,填充第一孔且覆盖图形化的帽层表面;在抗反射层的表面形成图形化的硬掩膜层,定义出沟槽的图形;以图形化的硬掩膜层为掩膜,刻蚀抗反射层、图形化的帽层和图形化的介质层,形成相互连通的沟槽和通孔,通孔对应第一孔;其中,位于沟槽和基底之间的刻蚀后的介质层具有顶面、底面和斜面,底面位于基底上、顶面与底面相对,斜面位于顶面和底面之间;去除图形化的硬掩膜层、剩余的抗反射层;在通孔和沟槽内填充金属。本发明可以降低产生的电迁移和应力迁移的可能性。

Description

双镶嵌结构及其形成方法
技术领域
本发明涉及半导体技术领域,尤其涉及双镶嵌结构及其形成方法。
背景技术
随着半导体技术的发展,集成电路的集成度越来越高,器件的特征尺寸(CD)越来越小,为了减小器件的RC(电阻电容)延迟,使用的介质层的材料越来越向低k(介电常数)材料方向发展。随之,由于采用了低k介质层,集成电路中的互连由铝互连技术发展为铜互连技术,铜互连结构常用的为双镶嵌结构。随着CMOS工艺继续向更小尺寸方向发展,当器件特征尺寸发展到65nm以及以下尺寸时,更小的特征尺寸和更大的高宽比会导致差的铜填充能力,这将导致严重的电迁移和应力迁移问题。电迁移和应力迁移与通孔的特征尺寸,双镶嵌的形貌以及通孔的高度有关,大的通孔特征尺寸、低的通孔高度可以降低电迁移和应力迁移问题,但是大的通孔特征尺寸会导致差的时间相关介质击穿,低的通孔高度工艺难于控制,很难形成。
现有技术中,在低k介质层中形成双镶嵌结构的方法为:
参考图1a,提供基底10,在所述基底10上形成刻蚀阻挡层11、介质层12和帽层13,帽层13在之后的刻蚀步骤中保护不需要被刻蚀的介质层12的部分不受损伤。
参考图1b,利用光刻、刻蚀工艺图形化所述帽层13、介质层12和刻蚀阻挡层11,形成通孔14。
参考图1c,形成抗反射层15,填充所述通孔14且覆盖所述图形化的帽层13表面;在所述抗反射层的表面形成硬掩膜层16,在硬掩膜层16上形成图形化的光刻胶层17,定义出沟槽的图形。
参考图1d,以所述图形化的光刻胶层为掩膜,刻蚀所述硬掩膜层16,形成图形化的硬掩膜层,将沟槽的图形转移至硬掩膜层,然后以图形化硬掩膜层和图形化的光刻胶层为掩膜依次刻蚀所述抗反射层、图形化的帽层和图形化的介质层,形成沟槽18;之后,去除图形化的光刻胶层、图形化的硬掩膜层、刻蚀剩余的抗反射层;在所述通孔和沟槽内填充金属(图中没有示意出填充的金属)。图1d所示的双镶嵌结构,两个通孔14之间的介质层,也就是沟槽下方的被刻蚀后的介质层121的高度较高,因此形成双镶嵌结构的方法中的工艺容易控制,但是由于沟槽下方的被刻蚀后的介质层121的高度较高且通孔14与介质层121接触的侧壁为竖直状,这样会使器件产生电迁移(electron migration,简称EM)以及应力迁移(stress migration)问题,从而影响器件的性能。
图2为用以上所述的方法形成的另一种双镶嵌结构剖面结构示意图,这种结构的双镶嵌结构,两个通孔之间的介质层121的高度较低且通孔与介质层121接触的部分没有竖直的侧壁,而且与填充的金属接触的表面为圆弧面,不容易产生电迁移以及应力迁移问题,但是工艺很难控制。
发明内容
本发明解决的问题是现有技术的形成双镶嵌结构的方法形成高的通孔时容易产生电迁移、应力迁移,形成低的通孔时工艺很难控制。
为解决上述问题,本发明提供一种形成双镶嵌结构的方法,包括:
提供基底,在所述基底上依次形成介质层和帽层;
图形化所述介质层和帽层形成第一孔;
形成抗反射层,填充所述第一孔且覆盖所述图形化的帽层表面;
在所述抗反射层的表面形成图形化的硬掩膜层,定义出沟槽的图形;
以所述图形化的硬掩膜层为掩膜,刻蚀所述抗反射层、图形化的帽层和图形化的介质层,形成相互连通的沟槽和通孔,所述通孔对应所述第一孔;其中,位于所述沟槽和基底之间的刻蚀后的介质层具有顶面、底面和斜面,所述底面位于所述基底上、所述顶面与所述底面相对,所述斜面位于所述顶面和所述底面之间;
去除图形化的硬掩膜层、剩余的抗反射层;
在所述通孔和沟槽内填充金属。
可选的,所述斜面与所述底面之间的夹角为:30°~60°。
可选的,所述底面和顶面之间的距离为:300埃~1000埃。
可选的,还包括在所述基底上形成刻蚀阻挡层,所述介质层形成于所述刻蚀阻挡层上;
在图形化所述介质层和帽层后继续图形化所述刻蚀阻挡层,形成第一孔。
可选的,所述形成第一孔包括:
在所述帽层上形成抗反射层;
在所述抗反射层上形成光刻胶层;
图形化所述光刻胶层,定义出通孔的图形;
以所述图形化的光刻胶层为掩膜,依次刻蚀所述抗反射层、帽层和介质层、刻蚀阻挡层形成第一孔;
去除所述图形化后的光刻胶层和剩余的抗反射层。
可选的,在所述抗反射层的表面形成图形化的硬掩膜层包括:
在所述抗反射层的表面形成硬掩膜层;
在所述硬掩膜层的表面形成光刻胶层;
图形化所述光刻胶层,定义出沟槽的图形;
以所述图形化的光刻胶层为掩膜刻蚀所述硬掩膜层,形成图形化的硬掩膜层,定义出沟槽的图形。
可选的,所述介质层的材料为碳氧化硅。
可选的,以所述图形化的硬掩膜层为掩膜,刻蚀所述抗反射层、图形化的帽层和图形化的介质层,形成沟槽包括:
以所述图形化的硬掩膜层为掩膜,用第一步刻蚀刻蚀所述抗反射层、图形化的帽层和图形化的介质层;所述第一步刻蚀中使用的气体包括:CF4,CHF3,O2,Ar;或者包括:CO2,N2,H2,He,CO;
用第二步刻蚀继续刻蚀所述抗反射层、图形化的帽层和图形化的介质层;所述第二步刻蚀中使用的气体包括:C4F8,CF4,CHF3,O2,Ar;或者包括:CO2,N2,H2,He,CO。
可选的,所述第一步刻蚀的时间为10~60秒。
可选的,所述第二步刻蚀的时间为10~60秒。
可选的,所述金属为铜。
可选的,所述帽层的材料为正硅酸乙酯。
与现有技术相比,本发明具有以下优点:
本发明的形成双镶嵌结构的方法以及双镶嵌结构,形成的沟槽下方的刻蚀后的介质层(也就是沟槽和基底之间的刻蚀后的介质层)具有位于顶面和底面之间的斜面,由于斜面的存在,可以降低产生的电迁移和应力迁移的可能性;而且,由于斜面的存在,相当于增加了通孔的特征尺寸,这样也可以进一步降低产生的电迁移和应力迁移的可能性。
而且,具体实施例中,形成双镶嵌结构的方法,利用第一步刻蚀和第二步刻蚀形成沟槽,使沟槽下方的刻蚀后的介质层具有位于顶面和底面之间的斜面,通孔的高度也没有降低,也就是沟槽下方的刻蚀后的介质层顶面和底面之间的高度没有降低,工艺容易控制。
本发明还提供一种双镶嵌结构,包括:
基底;
介质层,形成在所述基底上;
帽层,形成于所述介质层上;
通孔和沟槽,形成于所述介质层和帽层,所述沟槽与所述通孔连通;位于所述沟槽和基底之间的介质层具有顶面、底面和斜面,所述底面位于所述基底上、所述顶面与所述底面相对,所述斜面位于所述顶面和所述底面之间;
金属,填充于所述通孔和沟槽内。
可选的,还包括刻蚀阻挡层,位于所述基底与所述介质层之间。
可选的,所述斜面与所述底面之间的夹角为:30°~60°。
可选的,所述底面和顶面之间的距离为:300埃~1000埃。
与现有技术相比,本发明具有以下优点:
本发明的双镶嵌结构,沟槽下方的刻蚀后的介质层具有位于顶面和底面之间的斜面,由于斜面的存在,可以降低产生的电迁移和应力迁移的可能性;而且,由于斜面的存在,相当于增加了通孔的特征尺寸,这样也可以进一步降低产生的电迁移和应力迁移的可能性。
附图说明
图1a~图1d是现有技术的形成双镶嵌结构的剖面结构示意图;
图2是现有技术的另一种双镶嵌结构的剖面结构示意图;
图3是本发明具体实施方式的形成双镶嵌结构的方法的流程图;
图4a~图4e是本发明第一实施例的形成双镶嵌结构的剖面结构示意图;
图5为本发明第二实施例的双镶嵌结构的剖面结构示意图;
图6为本发明第三实施例的双镶嵌结构的剖面结构示意图。
具体实施方式
本发明具体实施方式的形成双镶嵌结构的方法,形成的沟槽下方的刻蚀后的介质层(也就是沟槽和基底之间的刻蚀后的介质层)具有位于顶面和底面之间的斜面,由于斜面的存在,可以降低产生的电迁移和应力迁移的可能性;而且,由于斜面的存在,相当于增加了通孔的特征尺寸,这样也可以进一步降低产生的电迁移和应力迁移的可能性。
而且,具体实施例中,形成双镶嵌结构的方法,利用第一步刻蚀和第二步刻蚀形成沟槽,使沟槽下方的刻蚀后的介质层具有位于顶面和底面之间的斜面,通孔的高度也没有降低,也就是沟槽下方的刻蚀后的介质层顶面和底面之间的高度没有降低,工艺容易控制。
为了使本领域的技术人员可以更好的理解本发明,下面结合附图详细说明本发明的具体实施方式。
图3为本发明的具体实施方式的形成双镶嵌结构的方法的流程图;参图图3,本发明具体实施方式的形成双镶嵌结构的方法包括:
步骤S11,提供基底,在所述基底上依次形成介质层和帽层;
步骤S12,图形化所述介质层和帽层形成第一孔;
步骤S13,形成抗反射层,填充所述第一孔且覆盖所述图形化的帽层表面;
步骤S14,在所述抗反射层的表面形成图形化的硬掩膜层,定义出沟槽的图形;
步骤S15,以所述图形化的硬掩膜层为掩膜,刻蚀所述抗反射层、图形化的帽层和图形化的介质层,形成相互连通的沟槽和通孔,所述通孔对应所述第一孔;其中,位于所述沟槽和基底之间的刻蚀后的介质层具有顶面、底面和斜面,所述底面位于所述基底上、所述顶面与所述底面相对,所述斜面位于所述顶面和所述底面之间;
步骤S16,去除图形化的硬掩膜层、剩余的抗反射层;
步骤S17,在所述通孔和沟槽内填充金属。
图4a~图4e为本发明具体实施例的形成双镶嵌结构的方法的剖面结构示意图,为了使本领域技术人员可以更好的理解本发明具体实施方式的形成双镶嵌结构的方法,下面结合具体实施例并结合参考图3和图4a~图4e详细说明本发明具体实施方式的形成双镶嵌结构的方法。
结合参考图3和图4a,执行步骤S11,提供基底40,在所述基底40上依次形成介质层42和帽层43。本发明具体实施例中,基底40可以为的材料可以为单晶的硅或硅锗;也可以是绝缘体上硅(SOI);或者还可以包括其它的材料,例如砷化镓等III-V族化合物。在所述基底40中形成有器件结构(图中未示),例如隔离沟槽结构,栅极结构以及源区和漏区等。在本发明中,介质层42为低k介质层,其可以为氟氧化硅(SiOF)、氢化的硅碳氧化物(SiCOH)、碳氧化硅(SiCO)、含氮碳氧化硅(SiCON)等本领域技术人员公知的低k材料,在本发明的该具体实施例中,介质层42的材料选用碳氧化硅。帽层43的材料为正硅酸乙酯,该帽层在之后的刻蚀步骤中保护不需要被刻蚀的介质层42的部分不受损伤。
在本发明具体实施例中,基底40和介质层41之间形成有刻蚀阻挡层41,刻蚀阻挡层41在之后的刻蚀步骤中保护基底40不受损伤,在本发明具体实施例中,刻蚀阻挡层41的材料为氮化硅(SiN)。
结合参考图3和图4b,执行步骤S12,图形化所述介质层42和帽层43形成第一孔44,暴露出所述基底40。在本发明具体实施例中,基底40和介质层41之间形成有刻蚀阻挡层41,图形化后所述介质层42和帽层43继续图形化所述刻蚀阻挡层41,形成第一孔44,暴露出所述基底40。具体为:在所述帽层43上形成抗反射层;在所述抗反射层上形成光刻胶层;图形化所述光刻胶层,定义出第一孔的图形;以所述图形化的光刻胶层为掩膜,依次刻蚀所述抗反射层、帽层、介质层和刻蚀阻挡层形成第一孔44;去除所述图形化后的光刻胶层和剩余的抗反射层,在该步骤完成后,即得到图4b所示的示意图。本发明具体实施例中,利用旋涂光刻胶的方法在抗反射层上形成光刻层,之后利用曝光、显影工艺图形化光刻胶层,形成图形化的光刻胶层,定义出第一孔的图形(也就是通孔的图形),该第一孔对应之后形成的通孔。之后,以图形化的光刻胶层为掩膜依次刻蚀抗反射层、帽层、介质层、刻蚀阻挡层,形成第一孔44;根据抗反射层、帽层以及介质层的材料,可以在刻蚀完抗反射层后更换刻蚀气体后,刻蚀帽层,刻蚀完帽层后更换刻蚀气体,然后再刻蚀介质层,如果抗反射层、帽层以及介质层可以用相同的刻蚀气体刻蚀,则可以不更换刻蚀气体,依次刻蚀抗反射层、帽层、介质层、刻蚀阻挡层,形成第一孔44。
结合参考图3和图4d,执行步骤S13,形成抗反射层45,填充所述第一孔44且覆盖所述图形化的帽层43表面。执行步骤S14,在所述抗反射层45的表面形成图形化的硬掩膜层46′,定义出沟槽的图形。
在本发明的具体实施例中,在所述抗反射层的表面形成图形化的硬掩膜层包括:参考图4c,在所述抗反射层45的表面形成硬掩膜层46;在所述硬掩膜层46的表面形成图形化的光刻胶层,定义出沟槽的图形;参考图4d,以所述图形化的光刻胶层为掩膜刻蚀所述硬掩膜层,将光刻胶层的图形转移至硬掩膜层,形成图形化的硬掩膜层46′,定义出沟槽的图形。在本发明具体实施例中,硬掩膜层46的材料为低温氧化物。形成硬掩膜层46后,利用旋涂光刻胶的方法在硬掩膜层46上形成光刻层,之后利用曝光、显影工艺图形化光刻胶层,形成图形化的光刻胶层47,定义出沟槽的图形。然后,以图形化的光刻胶层47为掩膜刻蚀所述掩膜层46形成图形化的硬掩膜层46′,定义出沟槽的图形。
结合参考图3和图4e,执行步骤S15,以所述图形化的硬掩膜层46′为掩膜,刻蚀所述抗反射层、图形化的帽层和图形化的介质层,形成相互连通的沟槽48和通孔49,所述通孔49对应所述第一孔44(参考图4d);其中,位于所述沟槽48和所述基底40之间的刻蚀后的介质层421(也就是,所述沟槽48下方的刻蚀后的介质层421,在本发明该具体实施例中,也可以说是两个通孔49之间的刻蚀后的介质层421)具有顶面422、底面423和斜面424,所述底面423位于所述基底40上,在本发明具体实施例中,与所述刻蚀阻挡层41接触、所述顶面422与所述底面423相对,所述斜面424位于所述顶面422和所述底面423之间。所述斜面424与所述底面423之间的夹角为:30°~60°。所述底面423和顶面422之间的距离d为:300埃~1000埃。形成的沟槽48下方的刻蚀后的介质层421具有位于顶面422和底面423之间的斜面424,由于斜面424的存在,可以降低产生电迁移和应力迁移的可能性;另外,由于斜面424的存在,相当于增加了通孔49的特征尺寸,可以进一步降低产生电迁移和应力迁移的可能性。
在本发明具体实施例中,以所述图形化的硬掩膜层为掩膜,刻蚀所述抗反射层、图形化的帽层和图形化的介质层,形成沟槽包括:以所述图形化的硬掩膜层46′为掩膜(结合参考图4d),用第一步刻蚀刻蚀所述抗反射层45、图形化的帽层43和图形化的介质层42,第一步刻蚀中使用的气体包括:CF4,CHF3,O2,Ar;用第二步刻蚀继续刻蚀剩余的抗反射层、剩余的图形化的帽层和剩余的图形化的介质层;所述第二步刻蚀中使用的气体包括:C4F8,CF4,CHF3,O2,Ar。如果第一步刻蚀中,已将沟槽图形定义出的图形化的帽层和图形化的介质层部分刻蚀完,则第二步刻蚀中则只需要刻蚀剩余的抗反射层。
在本发明的具体实施例中,第一步刻蚀中使用的气体包括:CF4,CHF3,O2,Ar;其中,CF4的流量为10~200sccm,CHF3的流量为0~100sccm,O2的流量为0~20sccm,Ar的流量为100~500sccm;刻蚀腔内的气压为50~200mT(毫托),射频功率为200~800W,偏置功率为100~500W。所述第一步刻蚀的时间为10~60秒。
在本发明的具体实施例中,第二步刻蚀中使用的气体包括:C4F8,CF4,CHF3,O2,Ar;其中,C4F8的流量为5~20sccm,CF4的流量为0~100sccm,CHF3的流量为0~100sccm,O2的流量为0~20sccm,Ar的流量为300~2000sccm;刻蚀腔内的气压为20~100mT(毫托),射频功率为200~800W,偏置功率为300~2000W。所述第二步刻蚀的时间为10~60秒。
在本发明的气体实施例中,第一步刻蚀中使用的气体也可以为CO2,N2,H2,He,CO;第二步刻蚀中使用的气体,也可以为:CO2,N2,H2,He,CO。
利用第一步刻蚀和第二步刻蚀形成沟槽,使沟槽下方的刻蚀后的介质层具有位于顶面和底面之间的斜面,通孔的高度,也就是沟槽下方的刻蚀后的介质层顶面和底面之间的高度没有降低,工艺容易控制。
刻蚀完成后,执行步骤S16,去除图形化的光刻胶层、图形化的硬掩膜层、刻蚀剩余的抗反射层。之后,执行步骤S17,在所述通孔49和沟槽48内填充金属,在本发明具体实施例中,填充的金属为铜。填充金属之前,可以将帽层43去除,也可以保留帽层43,根据实际情况确定。
图5为本发明第二实施例的双镶嵌结构的剖面结构示意图,参考图5,该第二实施例中,沟槽48a与一个通孔49a连通,参考图4e,第一实施例的沟槽49与两个通孔连通。其形成方法与第一实施例的形成方法相同,但是在图形化时所用的掩膜版与第一实施例不同,这样才可以形成第二实施例的双镶嵌结构。
图6为本发明第三实施例的双镶嵌结构的剖面结构示意图,参考图6,该第三实施例中,沟槽48b与多个通孔49b连通,参考图4e,第一实施例的沟槽49与两个通孔连通。其形成方法与第一实施例的形成方法相同,但是在图形化时所用的掩膜版与第一实施例不同,这样才可以形成第三实施例的双镶嵌结构。
参图4e,本发明具体实施方式的双镶嵌结构,包括:基底40;介质层42形成在所述基底上40;帽层43,形成于所述介质层42上;通孔49和沟槽48,形成于所述介质层42和帽层43,所述沟槽与所述通孔连通;其中,位于所述沟槽48和基底40之间的介质层具有顶面422、底面423和斜面424,所述底面423位于所述基底上、所述顶面422与所述底面423相对,所述斜面423位于所述顶面422和所述底面423之间;金属,填充于所述通孔和沟槽内(图中没有示出填充的金属)。
在本发明具体实施例中,基底40和介质层42之间形成有刻蚀阻挡层41,所述底面423与所述刻蚀阻挡层41接触。所述斜面与所述底面之间的夹角为:30°~60°。所述底面和顶面之间的距离为:300埃~1000埃。
本发明的双镶嵌结构,沟槽下方的刻蚀后的介质层具有位于顶面和底面之间的斜面,由于斜面的存在,可以降低产生电迁移和应力迁移的可能性;另外,由于斜面的存在,相当于增加了通孔49的特征尺寸,可以进一步降低产生电迁移和应力迁移的可能性。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (16)

1.一种形成双镶嵌结构的方法,其特征在于,包括:
提供基底,在所述基底上依次形成介质层和帽层;
图形化所述介质层和帽层形成第一孔;
形成抗反射层,填充所述第一孔且覆盖所述图形化的帽层表面;
在所述抗反射层的表面形成图形化的硬掩膜层,定义出沟槽的图形;
以所述图形化的硬掩膜层为掩膜,刻蚀所述抗反射层、图形化的帽层和图形化的介质层,形成相互连通的沟槽和通孔,所述通孔对应所述第一孔;其中,位于所述沟槽和基底之间的刻蚀后的介质层具有顶面、底面和斜面,所述底面位于所述基底上、所述顶面与所述底面相对,所述斜面位于所述顶面和所述底面之间,所述斜面的顶部和所述顶面接触,所述斜面的底部与所述底面接触;
去除图形化的硬掩膜层、剩余的抗反射层;
在所述通孔和沟槽内填充金属。
2.如权利要求1所述的形成双镶嵌结构的方法,其特征在于,所述斜面与所述底面之间的夹角为:30°~60°。
3.如权利要求1所述的形成双镶嵌结构的方法,其特征在于,所述底面和顶面之间的距离为:300埃~1000埃。
4.如权利要求1所述的形成双镶嵌结构的方法,其特征在于,还包括在所述基底上形成刻蚀阻挡层,所述介质层形成于所述刻蚀阻挡层上;
在图形化所述介质层和帽层后继续图形化所述刻蚀阻挡层,形成第一孔。
5.如权利要求4所述的形成双镶嵌结构的方法,其特征在于,所述形成第一孔包括:
在所述帽层上形成抗反射层;
在所述抗反射层上形成光刻胶层;
图形化所述光刻胶层,定义出通孔的图形;
以所述图形化的光刻胶层为掩膜,依次刻蚀所述抗反射层、帽层和介质层、刻蚀阻挡层形成第一孔;
去除所述图形化后的光刻胶层和剩余的抗反射层。
6.如权利要求1所述的形成双镶嵌结构的方法,其特征在于,在所述抗反射层的表面形成图形化的硬掩膜层包括:
在所述抗反射层的表面形成硬掩膜层;
在所述硬掩膜层的表面形成光刻胶层;
图形化所述光刻胶层,定义出沟槽的图形;
以所述图形化的光刻胶层为掩膜刻蚀所述硬掩膜层,形成图形化的硬掩膜层,定义出沟槽的图形。
7.如权利要求1所述的形成双镶嵌结构的方法,其特征在于,所述介质层的材料为碳氧化硅。
8.如权利要求1所述的形成双镶嵌结构的方法,其特征在于,以所述图形化的硬掩膜层为掩膜,刻蚀所述抗反射层、图形化的帽层和图形化的介质层,形成沟槽包括:
以所述图形化的硬掩膜层为掩膜,用第一步刻蚀刻蚀所述抗反射层、图形化的帽层和图形化的介质层;所述第一步刻蚀中使用的气体包括:CF4,CHF3,O2,Ar;或者包括:CO2,N2,H2,He,CO;
用第二步刻蚀继续刻蚀所述抗反射层、图形化的帽层和图形化的介质层;所述第二步刻蚀中使用的气体包括:C4F8,CF4,CHF3,O2,Ar;或者包括:CO2,N2,H2,He,CO。
9.如权利要求8所述的形成双镶嵌结构的方法,其特征在于,所述第一步刻蚀的时间为10~60秒。
10.如权利要求8所述的形成双镶嵌结构的方法,其特征在于,所述第二步刻蚀的时间为10~60秒。
11.如权利要求1所述的形成双镶嵌结构的方法,其特征在于,所述金属为铜。
12.如权利要求1所述的形成双镶嵌结构的方法,其特征在于,所述帽层的材料为正硅酸乙酯。
13.一种双镶嵌结构,其特征在于,包括:
基底;
介质层,形成在所述基底上;
帽层,形成于所述介质层上;
通孔和沟槽,形成于所述介质层和帽层,所述沟槽与所述通孔连通;位于所述沟槽和基底之间的介质层具有顶面、底面和斜面,所述底面位于所述基底上、所述顶面与所述底面相对,所述斜面位于所述顶面和所述底面之间,所述斜面的顶部和所述顶面接触,所述斜面的底部与所述底面接触;
金属,填充于所述通孔和沟槽内。
14.如权利要求13所述的双镶嵌结构,其特征在于,还包括刻蚀阻挡层,位于所述基底与所述介质层之间。
15.如权利要求13所述的双镶嵌结构,其特征在于,所述斜面与所述底面之间的夹角为:30°~60°。
16.如权利要求13所述的双镶嵌结构,其特征在于,所述底面和顶面之间的距离为:300埃~1000埃。
CN201010566587.4A 2010-11-30 2010-11-30 双镶嵌结构及其形成方法 Active CN102479749B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010566587.4A CN102479749B (zh) 2010-11-30 2010-11-30 双镶嵌结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010566587.4A CN102479749B (zh) 2010-11-30 2010-11-30 双镶嵌结构及其形成方法

Publications (2)

Publication Number Publication Date
CN102479749A CN102479749A (zh) 2012-05-30
CN102479749B true CN102479749B (zh) 2014-03-12

Family

ID=46092326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010566587.4A Active CN102479749B (zh) 2010-11-30 2010-11-30 双镶嵌结构及其形成方法

Country Status (1)

Country Link
CN (1) CN102479749B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104505367B (zh) * 2014-11-07 2017-08-22 上海华力微电子有限公司 后段铜互连工艺中降低通孔间介质材料的k值的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262127B2 (en) * 2005-01-21 2007-08-28 Sony Corporation Method for Cu metallization of highly reliable dual damascene structures

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070134917A1 (en) * 2005-12-13 2007-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Partial-via-first dual-damascene process with tri-layer resist approach

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262127B2 (en) * 2005-01-21 2007-08-28 Sony Corporation Method for Cu metallization of highly reliable dual damascene structures

Also Published As

Publication number Publication date
CN102479749A (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
JP4801356B2 (ja) 深溝エアギャップの形成とその関連応用
KR101777006B1 (ko) 비평탄 게이트 구조체를 갖는 핀 전계 효과 트랜지스터(finfet) 장치 구조체의 형성 방법
US9331171B2 (en) Manufacturing method for forming semiconductor structure
US11854962B2 (en) Via structure and methods thereof
US7960821B2 (en) Dummy vias for damascene process
US9099530B2 (en) Methods of patterning small via pitch dimensions
JP3196203B2 (ja) 半導体素子の形成方法
US9224643B2 (en) Structure and method for tunable interconnect scheme
US7790601B1 (en) Forming interconnects with air gaps
JP2009528690A (ja) 誘電材料における金属配線
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
CN104425357B (zh) 双镶嵌结构的形成方法
US9543502B2 (en) Small pitch and high density contact array
US9431292B1 (en) Alternate dual damascene method for forming interconnects
JP4492949B2 (ja) 電子デバイスの製造方法
US8735301B2 (en) Method for manufacturing semiconductor integrated circuit
CN102479749B (zh) 双镶嵌结构及其形成方法
JP4638139B2 (ja) 半導体素子の金属配線形成方法
US7910481B2 (en) Method for fabricating semiconductor device
US6498081B2 (en) Method of manufacturing self-aligned contact hole
US20080057727A1 (en) Method of manufacturing a semiconductor device
KR100711926B1 (ko) 반도체 소자의 제조 방법
US6642139B1 (en) Method for forming interconnection structure in an integration circuit
TW202244995A (zh) 製造半導體元件之方法
KR100763679B1 (ko) 반도체 소자의 포토레지스트 패턴 제거 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA

Effective date: 20121101

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121101

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

GR01 Patent grant
GR01 Patent grant