CN102474173B - 用于功率因数校正的方法和电路 - Google Patents
用于功率因数校正的方法和电路 Download PDFInfo
- Publication number
- CN102474173B CN102474173B CN201080032899.5A CN201080032899A CN102474173B CN 102474173 B CN102474173 B CN 102474173B CN 201080032899 A CN201080032899 A CN 201080032899A CN 102474173 B CN102474173 B CN 102474173B
- Authority
- CN
- China
- Prior art keywords
- fet
- voltage
- switch
- closed
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000005259 measurement Methods 0.000 claims abstract description 31
- 238000007599 discharging Methods 0.000 claims description 17
- 238000012544 monitoring process Methods 0.000 claims description 12
- 238000004364 calculation method Methods 0.000 claims description 7
- 238000005070 sampling Methods 0.000 claims description 7
- 238000004458 analytical method Methods 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 230000000875 corresponding effect Effects 0.000 claims 2
- 230000002596 correlated effect Effects 0.000 claims 1
- 102000007315 Telomeric Repeat Binding Protein 1 Human genes 0.000 description 6
- 108010033711 Telomeric Repeat Binding Protein 1 Proteins 0.000 description 6
- 101100162020 Mesorhizobium japonicum (strain LMG 29417 / CECT 9101 / MAFF 303099) adc3 gene Proteins 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明涉及校正交流/直流功率转换器中的功率因数的方法和电路。该电路具有：电感器(L)，为该电感器供给整流过的交流电压(VIN)；和开关(FET)，电感器(L)借助于该开关通过该开关的闭合和断开而充电和放电；且还具有二极管(D)，电感器(L)的放电电流借助于二极管提供至所述电路的输出端。在与控制单元(PFC)连接的公共测量点上直接或者间接地对下述进行测量：在开关(FET)断开的情况下，对应于转换器的输出端电压(VBUS)的电压，以及在开关(FET)闭合的情况下，对应于流过开关的电流(IFET)的电压，其中测量从开关(FET)闭合的时间点开始至开关电流达到预定的阈值(IT)耗用的时间(TON)。通过分析阈值(IT)、输出端电压(VBUS)和闭合时间(TON)，最终以计算的方式确定开关(FET)的断开时间(TOFF)。
Description
技术领域
本发明涉及用于主动式功率因数校正(PFC,Power Factor Correction)即借助于由控制单元主动闭合断开的开关的方法以及装置。
背景技术
本发明的技术领域特别是交流电压-/直流电压功率转换器中的功率因数校正。
功率因数校正影响电子设备如何从电网中获取电流的方式。已知电网交流电压具有随着时间正弦曲线形的变化过程。因此，在理想状态下，从电网中获取的电流同样应具有随着时间正弦曲线形的变化过程。但这种理想情况不会一直存在，而是该电流甚至可能明显偏离正弦包络曲线。如果所获取的电流不是正弦曲线形的，则在电网电流中产生高次谐波。供电网络中的该高次谐波电流应在功率因数校正电路的帮助下减少。
根据DE102004025597Al已知一种用于功率因数的电路，其中电感器借助于通过控制单元闭合断开的开关通过该开关的闭合和断开而充电和放电，且其中电感器的放电电流通过该二极管(D)被提供至转换器的输出端。实施成ASIC的控制单元仅具有两个管脚。通过所述管脚中的一个给出控制信号，且在另一管脚处监测测量参数，所述参数对于确定开关的闭合和断开时间是必须的。在此，在断开时间结束时即当通过电感器的放电电流达到零位线时，实现开关的再次闭合。该时间点通过监测开关的高电势侧上的电压来获取，且借助于与开关并联的分压器测量。分压器的连接点与监测管脚连接。当放电电流达到零位线时，监测的电压的时间上的变化过程向下弯折。
发明内容
本发明的目的在于，提供用于功率因数校正的方法和电路，其具有用于测量断开时间的可替选的可能性，且对此同样不需要用于监测系统参数的多于一个的监测管脚或者仅一个公共测量点。
对于方法，该目的通过如下方案实现：
一种用于针对交流电压/直流电压功率转换器的功率因数校正的方法，其中为电感器(L)供给直流电压或者整流过的输入交流电压(VIN)，其中该电感器(L)借助于通过控制单元(PFC)闭合断开的开关(FET)通过该开关的闭合和断开而反复充电和放电，该电感器(L)的放电电流通过二极管(D)提供至所述转换器的输出端，此外在与控制单元(PFC)连接的公共测量点(PIN1)上直接或者间接地对下述进行测量：
-在断开的开关(FET)断开的情况下，对应于所述转换器的输出端电压(VBUS)的电压，以及
-在闭合的开关(FET)闭合的情况下，流过所述开关(FET)的电流(IFET)，
其中测量从所述开关(FET)闭合的时间点开始至所述开关电流达到预定的阈值(IT)的时间(TON)，且其中在分析该阈值(IT)、输出端电压(VBUS)和闭合时间(TON)的情况下，最终以计算的方式确定断开时间(TOFF)。
对于电路该目的是通过如下技术方案实现的：
一种用于交流电压-/直流电压功率转换器的功率因数校正电路，其中为电感器(L)供给直流电压或者整流过的输入交流电压(VIN)，该电感器(L)借助于通过控制单元(PFC)闭合断开的开关(FET)通过该开关的闭合和断开而反复充电和放电，该电感器(L)的放电电流通过二极管(D)提供至所述转换器的输出端，设有测量装置，借助于所述测量装置在与控制单元(PFC)连接的公共测量点(PIN1)上直接或者间接地对下述进行测量：
-在开关(FET)断开的情况下，对应于所述转换器的输出端电压(VBUS)的电压，以及
-在开关(FET)闭合的情况下，流过所述开关(FET)的电流(IFET),
其中设有用于测量从所述开关(FET)闭合的时间点开始至所述开关电流达到预定的阈值(IT)的时间(TON)的测量装置(2-9)，且设有计算装置，借助于所述计算装置在分析该阈值(IT)、输出端电压(VBUS)和闭合时间(TON)的情况下，以计算性的方式算出断开时间(TOFF)。
针对所述方法的解决方案简单的说在于，在唯一的监测管脚上测量：
-在开关断开的情况下，对应于转换器的输出端电压的电压，以及
-在开关闭合的情况下，对应于时间的电压，所述时间从闭合开关的时间点开始至开关电流达到预定的阈值，
且在分析阈值、输出端电压和闭合时间的情况下以计算的方式确定针对开关的断开时间。
针对所述电路的解决方案简单的说在于，设有测量装置，借助于在测量装置在唯一的监测管脚上测量：
-在开关断开的情况下，对应于转换器的输出端电压的电压，以及
-在开关闭合的情况下，对应于时间的电压，所述时间从闭合开关的时间点开始至开关电流达到预定的阈值，
且设有计算装置，借助于该计算装置在分析阈值、输出端电压和闭合时间的情况下以计算的方式算出针对开关的断开时间。
根据本发明的解决方案的实施方式为从属权利要求的内容。为避免重复，权利要求全部内容算作本文的公开内容。
附图说明
下文中参考附图描述实施方式。
附图中：
图1为用于交流电压/直流电压功率转换器中的功率因数校正的电路的简化电路图；
图2为控制单元的简化框图；
图3为与时间相关的开关电流的视图，该视图示出对开关的断开时间点的确定；
图4为与时间相关的开关电流的视图，该视图示出所保存的表格的相位同步的可能性，所述表格包括针对与输入交流电压的曲线形状有关的充电电流的阈值。
具体实施方式
图1所示的用于功率因数校正的电路由电网供给正弦形电网电压VMAIN。该电压在通过被动高频滤波器F之后被输送至桥式整流器G。由此在输入端电容器C1处出现由相同极性的正弦半波构成的电压。尽管可以将该正弦半波或多或少地称为强烈波动的输入直流电压，但该正弦半波由此正因为其波动性和必要性在其曲线形状方面匹配输入电流而被称为输入交流电压VIN。
输入交流电压VIN被提供至由电感器L、FET形式的电子开关和分流电阻器R1构成的串联电路。通过开关的反复闭合和断开或者通过FET以持续重复的方式被闭合断开，电感器L相应地充电和放电。
电感器L通过二极管与电路的输出端连接，该输出端通过输出端电容器C2表征。在输出端上存在负载。
由电阻器R2、R3和分流电阻器R1三者构成的串联电路与电路的输出端并联。电阻器R1非常小，特别是远远小于R2和R3。两个较大的电阻器R2和R3之间的连接点是用于针对控制必要的参数的电路公共测量点。该公共测量点与实施成ASIC的控制单元PFC的唯一的监测管脚PIN1连接。该ASIC还具有标记为PIN2的第二管脚，其用于给出控制指令。在当前情况下，PIN2与FET的门连接，且为其提供闭合断开信号，即闭合或者断开的指令。
图2中以示意形式示出的控制单元PFC包括FET控制器9。在该FET控制器中存储(未示出的)表格，多个用于与输入交流电压VIN相关的充电电流IFET的数字化阈值IT记录在该表格中。FET控制器9将阈值IT提供给DAC4，该DAC4将阈值模拟化且输送至加法器5。
此外，该控制单元PFC包括与PIN2连接的采样保持电路2，该电路获取FET控制器9的采样指令，且由PIN2监测的电压VMON被扫描，且扫描值(模拟量)同样送至加法器5。由此产生的模拟和值由加法器5送至比较器6的输入端。比较器6的另一输入端与PIN2连接。比较器6的输出端与计时器7连接。
此外，FET控制器通过ADC3与采样保持电路2的输出端连接。
下文中描述该电路的功能。在此前提为，电路已经处于工作中且放电阶段刚刚结束。现在应开始针对电感器L的新充电阶段。
新的充电阶段以下述方式开始，即FET控制器9给FET驱动器发出闭合信号On，FET驱动器使得FET通过PIN2导通。结果为，持续升高的充电电流流过电感器L，且该电感器L被磁性充电。同时，二极管D为截止状态，即为高阻抗。
如上所述，FET控制器包括(未示出的)所存储的表格，该表格具有针对开关电流IFET的阈值，所述阈值复制输入交流电压VIN的相同极性的半正弦曲线。这确保了，PFC的输入端电流由电流脉冲构成，其包络端相应地为正弦形，结果为，电流脉冲的谐波(Harmonischen)的反射大量减少。FET控制器9在充电阶段开始时由于最后测量和存储的闭合时间TON而从所述表格中读出相应的数字阈值IT，且将其送至ADC4。ADC4模拟化数字的阈值IT且将其送至加法器5。
同样地，FET控制器在充电阶段开始时产生复位信号，FET控制器通过复位信号将计时器7归零。该计时器7接着以新的进程开始针对闭合时间TON的时间测量。
在充电阶段期间PIN1上的电压VMON由两部分组成，即一部分为由开关电流IFET(其在此等于充电电流)在R1上造成的升高的电压，而另一部分为在串联电阻器R1+R2+R3上的很大程度恒定的电压VBUS。为测量充电电流从零升高到阈值IT所需的时间TON，必须消除由VBUS引起的电压部分。随后大致解释这如何实现。
VMON既在充电阶段又在放电阶段期间被输送给采样保持电路2的信号输入端。在放电阶段期间，VMON表征输出端直流电压VBUS，这是因为由于不导通的FET而消除了在R1上由开关电流IFET引起的电压。采样保持电路2将VMON分成幅值升高的连续的扫描脉冲。该扫描脉冲在ADC3中被数字化，且在放电阶段期间作为数字输出端直流电压VBUS被送至FET控制器9。VBUS在此被存储。
因此，FET控制器9在充电阶段期间也知道最后存储的VBUS的值。FET控制器9将从所述表格中取得阈值IT以对应于VBUS的值增加，且将其送至加法器5。在充电阶段期间，加法器5将VMON的当前值(包括对应VBUS的部分)和最后扫描并存储的VMON的值以及模拟化的阈值IT(其增加了对应VBUS的值)相加。如此构成的模拟总信号被送至比较器6的一个输入端。当前在PIN1上的同样包括VBUS部分的模拟电压VMON被送至比较器6的另一个输入端。比较器6将这两部分相减，其中如上所述，消除VBUS的部分。结果，当开关电流IFET达到阈值IT时，比较器6给FET驱动器8发出断开信号OFF。此外，比较器6将断开信号OFF还提供至计时器7的输入端，其运转由此停止。计时器7将所测量的闭合时间TON送至FET控制器9。FET控制器由此知道了对于进一步的过程重要的两个参数，即IT和TON。现在充电阶段结束。
在现在开始的放电阶段中，二极管导通，即低阻抗。持续降低的放电电流从电感器L通过二极管D流至负载。
现在必须确定放电阶段结束且新的充电阶段应开始的时间点。通常是下述情况，即当放电电流接触到零位线或者与零位线相交时。然而，在此情况下，既不直接也不间接监测放电电流；以计算的方式确定断开时间TOFF，更确切的说如下所述：
首先FET控制器根据公式：VIN＝L·IT/TON从上述提及的参数IT和TON计算极性输入交流电压VIN。对于在其结束时出现新闭合时间点的断开时间TOFF，TOFF＝L·IT/(VBUS-VIN)有效。
在已经确定VIN之后，还缺少参数VBUS。对此注意下述情况：
在放电阶段(FET不导通)期间，可以忽略R1上的电压降，R1应是阻值非常小的电阻器，仅用于监测电流IFET。在PIN1上的电压VMON大致等于以分压因子R2/R2+R3降低的输出端直流电压VBUS。因此，VBUS也用于计算TOFF。在根据上述公式计算的断开时间TOFF结束时，FET控制器9再次将闭合信号ON送至FET驱动器，因此从新开始前述循环。
如上所述的，表格存储在FET控制器中，在该表格中存储与构成输入交流电压的正弦半波的幅值相关的阈值IFET。必须以涉及输入交流电压VIN的变化的比例来同步该表格。
由于不直接计算输入交流电压VIN并因此不计算断开时间TOFF，可能出现误差交链(Fehlerverkettung)。因此，有利地针对TOFF确定最大断开时间TMAX针对TON确定最小闭合时间TMIN，如图3中所示的。由此可以避免干扰立即导致FET断开，即截止。通过最大的断开时间TMAX和最小的闭合时间TMIN，即当VIN的峰值接近VBUS时也可以有电感器电流(充电电流和放电电流)流动。
当输入交流电压接近零时，下述情况是可能的，即闭合时间TON必须非常长，充电电流由此达到阈值IT。然而在正常运行中，TON应不必须接受基本超过全负载的值。因此有利地提供了限制，该限制确保在仍可工作的频率(即具有仍可期望的长的闭合时间)下PFC的继续运行，尽管其在涉及电流时导致低于正常情况下确定的下限。
最后还应考虑，当在充电期间在FET的闭合(导通)时间点电流IFET不是从零开始时如何可以确定断开时间TOFF。为解决该问题，参照图4提出，在时间点T2测量当前阈值IT，且在时间点T1测量中间值K·IT。由于所述测量，使得可以计算在闭合阶段期间电感器电路的升高，且可以相应外推虚拟零值。由此对于时间点T2可以计算校正的闭合时间TON:TON＝(T2-T1)/(1-K)。通过这样校正的闭合时间TON可以实现上述表格的相位同步，据此预定阈值IT与输入电压VIN的半正弦曲线的相关性。
Claims (14)
1.一种用于针对交流电压/直流电压功率转换器的功率因数校正的方法，其中为电感器(L)供给直流电压或者整流过的输入交流电压(VIN)，其中该电感器(L)借助于通过控制单元(PFC)闭合断开的开关(FET)通过该开关的闭合和断开而反复充电和放电，该电感器(L)的放电电流通过二极管(D)提供至所述转换器的输出端，此外在与控制单元(PFC)连接的公共测量点(PIN 1)上直接或者间接地对下述进行测量：
-在断开的开关(FET)断开的情况下，对应于所述转换器的输出端电压(VBUS)的电压，以及
-在闭合的开关(FET)闭合的情况下，流过所述开关(FET)的电流(IFET)，
其中测量从所述开关(FET)闭合的时间点开始至所述开关电流达到预定的阈值(IT)的时间(TON)，且其中在分析该阈值(IT)、输出端电压(VBUS)和闭合时间(TON)的情况下，最终以计算的方式确定断开时间(TOFF)，
其中针对闭合时间(TON)预定最小值(TMIN)，且针对断开时间(TOFF)预定最大值(TMAX)。
2.根据权利要求1所述的方法，其中首先根据公式VIN＝L·IT/TON计算所述输入交流电压VIN，且随后进一步根据公式TOFF＝L·IT/(VBUS-VIN)计算针对所述开关(FET)的断开时间TOFF，其中L是电感值，IT是所述阈值，Ton是所述闭合时间，VBUS是所述输出端电压。
3.根据权利要求1或者2所述的方法，其中在开关(FET)闭合的情况下扫描公共测量点(PIN 1)上的电压，其中然后将与输入电压(VIN)的幅值相关的电压形式的阈值(IT)加至各扫描值，其中通过相加获得的总电压与在开关(FET)闭合的情况下公共测量点(PIN 1)上的电压进行比较，且其中测量直至两个比较的值相等而经过的时间，且作为闭合时间(TON)被存储和分析。
4.根据权利要求1所述的方法，其中由三个串联的电阻器(R1、R2、R3)构成的分压器与所述转换器的输出端并联，一个电阻器(R1)相比于另外两个电阻器(R2、R3)阻值非常小，在开关(FET)闭合的情况下流过该开关的开关电流(IFET)被引导通过阻值非常小的电阻器(R1)，从在开关(FET)闭合的情况下在公共测量点测量的电压(R1·IFET+VBUS)中减去在开关(FET)断开的情况下在公共测量点测量的电压(VBUS)，为了过流监测，通过将所获取的差值电压(R1·IFET)除以小阻值的电阻器(R1)的电阻值来得到开关电流(IFET)。
5.根据权利要求1或者4所述的方法，其中针对充电电流(IFET)将与输入电压(VIN)有关的阈值(IT)记录在表格中，且该表格与输入电压(VIN)同步。
6.根据权利要求5所述的方法，其中，所述表格与所述输入电压(VIN)相位同步。
7.一种集成电路，构建成用于实施根据前述权利要求中任一项所述的方法。
8.一种用于照明用具的驱动设备，具有根据权利要求7所述的电路。
9.一种光源，具有根据权利要求8所述的驱动设备以及一个或者多个连接的照明用具。
10.一种用于交流电压/直流电压功率转换器的功率因数校正电路，其中为电感器(L)供给直流电压或者整流过的输入交流电压(VIN)，该电感器(L)借助于通过控制单元(PFC)闭合断开的开关(FET)通过该开关的闭合和断开而反复充电和放电，该电感器(L)的放电电流通过二极管(D)提供至所述转换器的输出端，设有测量装置，借助于所述测量装置在与控制单元(PFC)连接的公共测量点(PIN 1)上直接或者间接地对下述进行测量：
-在开关(FET)断开的情况下，对应于所述转换器的输出端电压(VBUS)的电压，以及
-在开关(FET)闭合的情况下，流过所述开关(FET)的电流(IFET),
其中设有用于测量从所述开关(FET)闭合的时间点开始至所述开关电流达到预定的阈值(IT)的时间(TON)的测量装置(2-9)，且设有计算装置，借助于所述计算装置在分析该阈值(IT)、输出端电压(VBUS)和闭合时间(TON)的情况下，以计算性的方式算出断开时间(TOFF)，
其中针对闭合时间(TON)预定了最小值(TMIN)，且针对断开时间(TOFF)预定了最大值(TMAX)。
11.根据权利要求10所述的功率因数校正电路，其中所述电路的输出端与由至少三个电阻器(R1、R2、R3)构成的串联电路并联，一个电阻器(R1)相比于另外两个电阻器(R2、R3)阻值非常小，流过闭合的开关(FET)电流(IFET)被引导通过阻值非常小的电阻器(R1)，所述另外两个电阻器(R2、R3)的连接点与公共测量点(PIN 1)连接或者构成该公共测量点。
12.根据权利要求11所述的功率因数校正电路，其中在电感器(L)与三个电阻器(R1、R2、R3)的串联电路的连接点之间的二极管(D)位于电路输出端的高电势点处。
13.根据权利要求10至12中任一项所述的功率因数校正电路，其中所述控制单元(PFC)实施成具有仅一个公共测量点(PIN 1)和仅一个控制管脚(PIN2)的ASIC。
14.根据权利要求13所述的功率因数校正电路，其中所述控制单元(PFC)包括：与所述公共测量点(PIN 1)连接的采样保持电路(2)；加法器(5)，该加法器将所述采样保持电路(2)的被扫描的输出端电压与用于充电电流(IFET)的阈值(IT)相加，阈值(IT)取自存储在控制单元(PFC)中的表格，与输入交流电压(VIN)的曲线形状相关的阈值(IT)记录在该表格中；计时器(7)，该计时器从开关(FET)闭合开始运行；以及比较器(6)，由加法器(5)提供的扫描总电压和在开关(FET)闭合的情况下在公共测量点(PIN 1)上的电压被提供至该比较器(6)，当表示在充电期间升高的充电电流(IFET)的、在公共测量点(PIN 1)上的电压达到阈值(IT)时，该比较器(6)停止计时器(7)的运行，由此该计时器(7)能够给出闭合时间(TON)。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102009034349.0 | 2009-07-23 | ||
| DE102009034349A DE102009034349A1 (de) | 2009-07-23 | 2009-07-23 | Verfahren und Schaltung zur Leistungsfaktor-Korrektur |
| PCT/EP2010/059702 WO2011009719A1 (de) | 2009-07-23 | 2010-07-07 | Verfahren und schaltung zur leistungsfaktor-korrektur |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102474173A CN102474173A (zh) | 2012-05-23 |
| CN102474173B true CN102474173B (zh) | 2015-04-01 |
Family
ID=43087046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201080032899.5A Expired - Fee Related CN102474173B (zh) | 2009-07-23 | 2010-07-07 | 用于功率因数校正的方法和电路 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP2457315B1 (zh) |
| CN (1) | CN102474173B (zh) |
| DE (2) | DE102009034349A1 (zh) |
| WO (1) | WO2011009719A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009054692A1 (de) | 2009-12-15 | 2011-06-16 | Tridonic UK Ltd., Basingstoke | PFC mit verringerten Pinanzahlanforderungen für einen Steuer-/Regel-IC |
| CN103401429B (zh) * | 2013-08-09 | 2015-08-26 | 杭州茂力半导体技术有限公司 | 一种开关电源及其控制电路和控制方法 |
| DE202014106015U1 (de) * | 2014-12-12 | 2016-03-15 | Tridonic Gmbh & Co Kg | Schaltung zur Leistungsfaktorkorrektur mit Nulldurchgangserfassung |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1702948A (zh) * | 2004-05-25 | 2005-11-30 | 三多尼克爱特克两合股份有限公司 | 用于功率因数校正（pfc）的方法和电路 |
| CN1290250C (zh) * | 1999-01-08 | 2006-12-13 | Lg电子株式会社 | 电机驱动逆变器系统的功率因数补偿装置 |
| US7511460B1 (en) * | 2004-09-24 | 2009-03-31 | Marvell International Ltd. | Circuits, systems, methods, and software for power factor correction and/or control |
| CN101427451A (zh) * | 2006-04-21 | 2009-05-06 | 赤多尼科阿特可两合股份有限公司 | 升压型功率因数校正电路（升压型pfc） |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6281658B1 (en) * | 1999-01-08 | 2001-08-28 | Lg Electronics Inc. | Power factor compensation device for motor driving inverter system |
| JP2001028879A (ja) * | 1999-07-13 | 2001-01-30 | Mitsubishi Electric Corp | 供給電力制御装置 |
| DE10348210A1 (de) * | 2003-10-16 | 2005-05-12 | Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh | Hochsetzsteller mit Leistungsfaktorkorrektur |
| DE102006018576A1 (de) * | 2006-04-21 | 2007-10-25 | Tridonicatco Gmbh & Co. Kg | Hochsetzsteller-Leistungsfaktorkorrekturschaltung (Boost-PFC) |
-
2009
- 2009-07-23 DE DE102009034349A patent/DE102009034349A1/de not_active Withdrawn
-
2010
- 2010-07-07 CN CN201080032899.5A patent/CN102474173B/zh not_active Expired - Fee Related
- 2010-07-07 WO PCT/EP2010/059702 patent/WO2011009719A1/de active Application Filing
- 2010-07-07 EP EP10734079.6A patent/EP2457315B1/de active Active
- 2010-07-07 DE DE112010003034T patent/DE112010003034A5/de not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1290250C (zh) * | 1999-01-08 | 2006-12-13 | Lg电子株式会社 | 电机驱动逆变器系统的功率因数补偿装置 |
| CN1702948A (zh) * | 2004-05-25 | 2005-11-30 | 三多尼克爱特克两合股份有限公司 | 用于功率因数校正（pfc）的方法和电路 |
| US7511460B1 (en) * | 2004-09-24 | 2009-03-31 | Marvell International Ltd. | Circuits, systems, methods, and software for power factor correction and/or control |
| CN101427451A (zh) * | 2006-04-21 | 2009-05-06 | 赤多尼科阿特可两合股份有限公司 | 升压型功率因数校正电路（升压型pfc） |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2457315A1 (de) | 2012-05-30 |
| EP2457315B1 (de) | 2016-03-09 |
| CN102474173A (zh) | 2012-05-23 |
| DE102009034349A1 (de) | 2011-02-03 |
| WO2011009719A1 (de) | 2011-01-27 |
| DE112010003034A5 (de) | 2012-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102484422B (zh) | 用于功率因数修正的方法以及电路 | |
| TWI599160B (zh) | 返馳式電源供應器及其控制器與驅動器 | |
| US7102899B2 (en) | Control circuit for switched mode power supply unit | |
| JP6304714B2 (ja) | 誘導電力伝送システムにおいて受信機を検出及び特定する方法 | |
| CN103597722B (zh) | 具有功率因数校正电路的用于照明用具的操作设备 | |
| CN111934403B (zh) | 采样电阻短路保护电路和方法，以及快充充电器 | |
| CN105978309B (zh) | 对开关模式电源的输入电容器进行放电 | |
| CN104953838B (zh) | 开关电源装置 | |
| CN101385398A (zh) | 放电灯点亮装置、点亮系统和方法 | |
| CN106105394B (zh) | 操作发光机构的装置和方法、以及控制该装置的控制单元 | |
| CN105871203B (zh) | 用于pfc转换器的控制设备及对应控制方法 | |
| CN109802557B (zh) | 一种变频电源的软启动和功率调节方法及装置 | |
| CN103563228B (zh) | 功率因数校正方法、电路及用于光源的电子驱动器 | |
| CN102474184B (zh) | 用于控制功率因数校正电路中的升压转换器的方法和电路 | |
| US7336513B1 (en) | Method of compensating output voltage distortion of half-bridge inverter and device based on the method | |
| US8742690B2 (en) | Method, operating device, and lighting system | |
| CN102474173B (zh) | 用于功率因数校正的方法和电路 | |
| CN106814334B (zh) | 不间断电源开机的自检方法和自检装置 | |
| CN105517219B (zh) | 微波炉电路的控制方法、控制装置和微波炉 | |
| CN103814511B (zh) | 用于功率因数校正的方法和电路 | |
| CN107465355B (zh) | 电源供应器及电压校正方法 | |
| CN109633426A (zh) | 开关检测方法 | |
| CN114636860A (zh) | 缓冲电阻的校验方法、装置、终端和存储介质 | |
| TWI601366B (zh) | 電源供應器及電壓校正方法 | |
| WO2012146695A2 (en) | Electronic driver for a lightsource |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150401 |