CN102484422B

CN102484422B - 用于功率因数修正的方法以及电路

Info

Publication number: CN102484422B
Application number: CN201080032900.4A
Authority: CN
Inventors: 杰米·凯利
Original assignee: Tridonic GmbH and Co KG
Current assignee: Tridonic GmbH and Co KG
Priority date: 2009-07-23
Filing date: 2010-07-07
Publication date: 2016-01-20
Anticipated expiration: 2030-07-07
Also published as: US9166470B2; CN102484422A; EP2457314A2; WO2011009717A3; WO2011009717A2; EP2457314B1; US20120133285A1; DE112010003025A5; DE102009034350A1

Abstract

本发明涉及一种用于在交流电压/直流电压转换器中的功率因数修正的方法和电路。电路具有：电感器(L)，由整流过的输入交流电压(V_IN)为该电感器(L)供电；此外，开关(FET)，借助于其可通过接通和断开该开关(FET)使电感器(L)充电和放电；并且此外，二极管(D)，借助于其将电感器(L)的放电电流输送到电路的输出端处。在放电阶段期间对相应于输出直流电压V_BUS的电压V_mon采样，并且存储采样值。此外确定，在放电阶段结束时放电电流何时接触零线或与零线相交(ZCD结果)。在评估所获得的信息(V_BUS和ZCD)的情况下，产生用于开关(FET)的时序控制的接通和断开信号(On，Off)。在此，应不早于在一定的最小断开时间(T_OFF-MIN)结束之后进行开关(FET)的再次接通。

Description

用于功率因数修正的方法以及电路

技术领域

本发明涉及一种用于主动功率因数修正(PFC，功率因数修正)的方法以及装置，也就是说，借助于由PFC控制单元主动进行时序控制(takten)的开关。

背景技术

尤其地，本发明的技术领域为在交流电压/直流电压功率转换器中的功率因数修正。

通过功率因数修正影响这样的方式，即电子设备如何从电网中提取电流。众所周知，电网交变电压具有正弦形的时间曲线。因此，理想地，从电网中提取的电流也应同样具有正弦形的时间曲线。但是，不总是出现该理想情况，相反地，电流可甚至明显与正弦包络线不同。如果所提取的电流不是正弦形的，将同时在电网电流中产生高次谐波。应借助于功率因数修正电路减小在供电网络中的该高次谐波电流。

根据DE102004025597A1已知用于功率因数修正的电路，在该电路中，借助于通过PFC控制单元进行时序控制的开关通过接通和断开该开关反复地使电感器充电或放电，并且在该电路中，通过二极管(D)将电感器的放电电流输送到转换器的输出端。实施成ASIC的PFC控制单元仅仅具有两个管脚(PIN)。通过管脚之一给出控制信号，并且在另一管脚处监测对于测量开关的接通和断开时间必要的参数。在此，当通过电感器的放电电流达到零线时，在断开时间结束时进行开关的再次接通。通过监测在开关的高电势侧处的电压确定该时刻并且借助于分压器测量该时刻，分压器与开关并联。分压器的量取点(Abgriffspunkt)形成(具体而言唯一的)监测点，其与监测管脚相连接。当放电电流达到零线时，被监测的电压在其时间上的曲线中向下弯折(abknicken)。以下，该结果称为ZCD结果(零交叉探测)。

因此，在已知的方法或者已知的电路中，通过监测点在断开的开关中观察输出直流电压。然而，仅仅可在还有电流流过二极管时监测输出直流电压。如果输入交流电压(也就是说整流过的且(尽可能)平滑的电网电压，但是始终还由相同极性的相继的半正弦波组成)具有相对小的平均幅值，或者如果负载很小，则这样的时间段(即，在该时间段之内二极管为导通的)非常短，结果为，仅仅可不充分地扫描(采样)输出直流电压。

通常，通过改变接通时间T_ON，调节用于在此考虑的类型的功率因数修正的电路。在预定负载时，理论上T_ON在电网半波的90度的总角度范围上是恒定的。然而，如果减小负载，也必须相应地缩短T_ON。甚至，当直接监测输出直流电压V_BUS时，调节范围由于以上提及的时间上非常短的采样脉冲而受限。因此，在这种低负载情况中，有时转换成，当V_BUS超过上电压门限时总地断开功率修正电路，并且当V_BUS超过下电压门限时再次接通功率修正电路。然而，利用这种类型的滞后调节可保持输入电流的力求的正弦形状。

发明内容

因此，本发明的目的为，给出针对在此考虑的类型的功率因数修正所用的方法的以及用于相应的电路的可能性，以使得即使在很小的输入交流电压和/或在低负载条件下产生可靠的采样值，并且由此保证对输出直流电压的连续调节。

对于所述方法，该目的通过权利要求1的特征实现，对于所述开关，该目的通过权利要求7的特征实现。

根据本发明的解决方案的实施方式为从属权利要求的内容。在此，为了避免重复，权利要求完全属于本文的公开内容。

附图说明

下面根据附图描述实施例。

其中：

图1示出用于在交流电压/直流电压功率转换器中的功率因数修正的电路的示意性的线路图；

图2示出断开时间T_OFF与整流过的输入交流电压V_IN的正弦半波的相的相关性；

图3示出带有三个不同的ZCD结果的流过电感器L的电流I_L取决于时间t的图形的图示；

图4(a)-(c)示出在不同的参数时在输入电流I_IN的时间曲线上的三个波形图；

图5示出在与图3不同的考虑方式中流过电感器L的电流I_L的取决于时间t的另一图形的图示；

图6(a)-(d)示出在与图5中不同的其它参数时在输入电流I_IN的时间曲线上的四个波形图；

图7(a)和(b)示出带有相应的脉冲图的两个串联的用于确定V_BUS的采样&保持电路的电路布置方案；

图8示出两个图表，其中之一示出实际监测的电压V_BUS的时间上的曲线，并且另一个示出采样的(采样的)输出直流电压V_BUS的时间上的曲线；

图9示出图1的PFC-ASIC的简化的图示。

具体实施方式

在图1中示出的用于功率修正的电路由带有正弦形的电网电压V_MAINS的电网供电。将该电压V_MAINS(在其经过被动的高频滤波器F之后)输送到桥式整流器G。由此，在输入电容器C1处产生由相同极性的正弦半波组成的电压。虽然也可不同程度地将其称为强波形的输入直流电压，以下正因为其波形性和输入电流与其曲线形状匹配的必要性，将其称为输入交流电压V_IN。

(原则上，DC电压也可代替电网交流电压为PFC电路供电，例如在紧急照明设备中为这种情况)。

输入交流电压V_IN被输送到由电感器L、FET形式的电子开关和分流电阻器R1组成的串联电路。通过反复地接通和断开开关或者通过持续反复对FET进行时序控制，相应地使电感器L充电和放电。以I_L表示在单个阶段中流过电感器的电流。

电感器L通过二极管D与电路的输出端相连接，通过输出电容器C2表示输出端。负载位于输出端上。

由两个电阻器R2，R3组成的串联电路与FET并联，该串联电路还与分流电阻器R1串联。此外，分流电阻器R1与FET串联，并且具有比R2和R3小得多的电阻值。在两个较大的电阻器R2和R3之间的连接点为针对用于控制所必须的参数的电路的共同测量点。该共同测量点与实施成ASIC的控制单元PFC的唯一的监测管脚PIN1相连接。ASIC还具有第二管脚，其称为PIN2并且用于给出控制命令。在当前情况中，PIN2与FET的门电路相连接，并且将时序控制信号(即用于接通或断开的命令)输送到该门电路处。

当FET为导通的，磁性地使电感器充电。那么，充电电流I_L通过FET和分流电阻器R1流向地，结果，在R1上的压降为针对充电电流的量并且由此也为针对流过FET的电流I_FET的量。在充电阶段期间该压降用于过流监测以及用于计算输入交流电压V_IN。在充电阶段期间，接通的FET使电阻器R2，R3的串联电路短路，从而在PIN1处的V_mon为针对流过FET的电流I_FET的量。

当断开FET时，放电电流I_L通过二极管D流到负载处。二极管D在放电阶段期间为导通的并且相应地具有非常小的电阻值。尽管如此，输出直流电压V_BUS和在二极管D之前的FET上下降的电压V_S稍微相差在导通的二极管D上的压降。那么当放电电流I_L接近零线或与零线相交时，在V_BUS和V_S之间的电压差才是显著的。对于该ZCD结果，V_S显示出向下指向的电压弯折，而V_BUS实际上保持不变。在放电阶段期间在PIN1处的电压V_mon为针对在电阻器R1，R2，R3的串联电路上下降的电压V_S的量。因此，在放电阶段的绝大部分期间V_mon表示输出直流电压V_BUS并且允许在放电阶段结束时检测ZCD结果。

V_BUS为应借助于调节而保持恒定的值。因此，V_BUS必须不仅在放电阶段期间而且在充电阶段期间以数字的形式作为实际值可供使用。但是，由于仅可在放电阶段期间测量，在放电阶段期间由PFC-ASIC采样(采样)V_BUS，将其转化成相应的数字值并且进行存储。

为了有效地监测V_BUS，断开时间T_OFF必须足够长以用于采样(采样)。图2示出作为输入交流电压V_IN的正弦半波的相位角的函数的断开时间T_OFF，其具有100Hz的频率。在此，输入交流电压V_IN(相应于电网电压)的振幅应具有230V的峰值并且输出直流电压V_BUS具有400V的平均值。在更低的输入直流电压V_IN或更高的输出直流电压V_BUS时，进一步缩短断开时间。更大的相位角意味着更高的输入直流电压V_IN。

为可令人满意地采样V_BUS，最短的断开时间T_OFF为2μS。由此，FET漏极电压达到电压值V_BUS并且可设定成该值的时间保持1μS。在图2中明显地看到，不可在整个相位角范围中产生V_BUS采样脉冲。然而，如果采样脉冲的产生至少在相位角范围的显著的部分上是可能的，则足够调节V_BUS。当T_ON＝0.5μS时，则T_OFF仅仅在相位角的非常小的部分中在2μS之上。相反地，当T_ON＝2μS时，则T_OFF在相位角范围的几乎60％上大于2μS。由此，首先是如何在低负载条件(结果为短的T_ON)下可以在相位角范围的足够大的部分上的调节的问题。其次出现这样的问题，即如何可确保从V_BUS中获取的采样值是可靠的。

以下，应根据图3解释第一问题的解决方案。该解决方案在于，从二极管D停止导通的时间点开始延长断开时间T_OFF。这意味着，例如，(即使将T_OFF限制在仅仅2-2.5μS的时间范围上)整个的用于调节的时间范围可大得多。

在图3中所有时间参考FET断开(即不导通)的时间点T₀。在通过T₀和T_GATE限制的时间段之内，不可再次接通FET，即不可导通。由此，应避免，通过干扰再次接通FET，该干扰可通过FET的断开引起。因此，T_GATE可称为干扰抑制时间，并且必须如此长地进行选择，即避免误触发，并且必须足够短地选择T_GATE，以使得可检测可靠的触发信号，尤其地当其接近ZCD交叉点时，在该点处，放电电流接近零线或与零线相交。如果可靠的触发信号在由T_GATE限制的时间范围之内，则直至时间点T_OFF-MAX不应再次接通FET。对于以下还将解释的模拟，设定值0.5μS用于T_GATE。

如果在T_OFF-MIN结束之前检测到结果ZCD1(情况1)，则不应立即再次接通FET。取而代之，调节电路应等待直至T_OFF-MIN并且然后才再次接通FET。

如果在达到T_OFF-MIN之前未检测到ZCD结果(情况2)，则不应再次接通FET。电路应继续工作直至ZCD结果检测到ZCD2的时间点。然后，应立即再次接通FET。

此外，如果在T_OFF-MIN之后也未检测到ZCD结果，则应在时间点T_OFF-MAX再次接通FET(情况3)。由此保证，PFC不中断工作。在尚待解释的模拟中值150μS用于T_OFF-MAX。

通过模拟器得出在图4中示出的用于不同负载情况的输入电流I_IN的时间上的曲线，对于该模拟器，在此出于简化的原因仅仅应注意以下几点。模拟器与在图1中的电阻器R2和R3之间的监测点相连接并且包括ZCD检测器和过流检测器。这两个检测器评估在监测点处出现的电压V_mon。此外，模拟器与两个控制输入端相连接。在一个控制输入端处可设置T_ON并且在另一个控制输入端处可设置T_OFF-MIN。T_ON在受限的范围上变化，以保证可有效地采样V_BUS。当负载很低时，提高T_OFF-MIN。T_OFF-MIN的变化范围在1-150μS之间。

在图4中的三个模拟结果显示出在约20∶1的变化范围上的三个不同的负载情况下的输入电流I_IN。看出，在整个范围上的调节是有效的，因为所有三个示出的输入电流I_IN复制了正弦形状。在低负载条件下不必断开PFC运行的情况下，这是可能的。利用在其中仅仅改变作为调整值的T_ON的系统几乎无法实现这种结果。

然而，在以上描述的调节系统中存在的风险为，当提高T_OFF-MIN时，在电流I_L的波形中出现干扰。如以下显示的那样，不一定为这种情况。

在图5中示出时间点T_ACTIVE，其限定时间阶段的终点，在该时间阶段中二极管D为导通的。此外，在图5中给出时间点K·T_ACTIVE，其中K＞1，该时间点限定包括更短的时间阶段的终点，在该更短的时间阶段中电流既不流过二极管D也不流过FET。

在通过K·T_ACTIVE限定的时间阶段期间，电流I_L的平均值I_AV为：

I_AV＝I_PEAK/2·K

其中，I_PEAK为电流I_L的峰值电流。

通过在输入交流电压的90度相位范围上将K保持为恒定的因数，可减小电流的平均值I_AV，而不在电流的波形中出现任何干扰。现在，T_OFF-MIN可变并且如下计算：

T_OFF-MIN＝K·T_ACTAVE-T_ON

由于可测量T_ACTIVE并且T_ON已知，可简单地计算T_OFF-MIN。可以在当前时序控制之内进行计算，其中，通过ZCD结果结束计算过程并且在几个之后的时序控制之内将该结果引入调节过程中。

此外备选地，在当前时序控制期间，在以前的时序控制之内进行的测量可用于计算，当由此更多的时间可供使用时。

总地，可根据以下公式计算输入交变电流I_IN：

I_IN＝(V_IN/2·L)·(T_ON/K)

理想地，仅仅通过一个变量进行调节。以下等式显示出，T_ON和K如何可通过新引入的唯一的变量X_FB相结合：

首先，前提是

0＜/＝X_FB＜/＝1

T_MIN＜/＝T_ON＜/＝T_MAX

1＜/＝K＜/＝K_MAX

之后

T_ON＝T_MAX·X_FB

并且

对于(T_MIN/T_MAX)＜/＝X_FB＜/＝1，K＝1

之后，此外

T_ON＝T_MIN

并且

对于X_FB＜(T_MIN/T_MAX)，K＝(T_MIN/T_MAX)·(1/X_FB)

图6示出用于PFC调节器的输入电流I_IN取决于时间t的模拟波形，其中，T_ON的调节范围为2-5μS，并且K_MAX限制在值15上。X_FB减小到零不导致功率减小到零，因为对于K和T_OFF-MAX的限制是有效的。当K限制到15上并且T_OFF-MAX限制到150μS上时，30∶1的总范围是可能的。

以上应指出的是，获得输出直流电压V_BUS的可靠的测量值有多重要。由于在调节回路中测得的值用作实际值，更好的是，当在测量值方面在其可靠性上存疑时放弃测量值并且不尝试再调整X_FB。下面描述的方法为多个可在此应用的方法之一。

可选方案在于，根据图7在PFC-ASIC中应用两个串联的采样&保持电路S/H1和S/H2。输送到S/H1的且从T₁持续到T₂的探测脉冲信号S1促使S/H1，为了获取在下述时间点的V_BUS的目的而采样电压V_mon，即在该时间点V_mon实际上也表示输出直流电压V_BUS时间点。在模拟中，对于T1应用1μS的时间，并且对于T2应用1.5μS的时间。如果在时间点T_OFF-MIN之前出现ZCD信号，则不将测量结果视为可靠的。如果在时间点T_GATE(未绘出)之前出现ZCD信号，则不必考虑该信号。在这种情况中，可将用于FET的切断时间TOFF延长到T_OFF-MAX(同样未绘出)，前提是，噪声或其它干扰信号(例如铃声(Klingeln))在FET的漏极电极处未产生错误ZCD触发信号。通过铃声在FET的漏极处引起的干扰信号如多个错误ZCD触发信号那样作用。只要在T_OFF-MIN之前产生错误触发信号，在采样时不出现反效应(Umkehreffekt)。对于铃声可能的是，产生错误ZCD触发信号直至T_OFF-MIN。相反地，通过通常的噪声总是可产生错误ZCD触发信号。当直到T_OFF-MIN未检测到ZCD信号，但是在T_OFF-MIN之后出现ZCD信号，则通过采样从S/H2到S/H1中的输出信号，使采样脉冲信号S2有效。

为了释放S2，另一信号V_BUS-ENABLE起作用，其显示出，已经满足成功采样的条件。调节回路不开始工作，直至设定该信号，并且X_FB应设为零。当在6-8μS之内未进行可靠地测量V_BUS时，应重置V_BUS-ENABLE。

如之前描述的利用相似的方法的采样导致在图8中示出的波形。在这种情况中，功率为最大功率的10％。在开始操作之后约3mS时采样的电压V_BUS是不可靠的。在该时间点之后，该信号表示V_BUS的当前值或者表示V_BUS的之前值。在约4mS之后，当输入交流电压V_IN在临界电平之下时，调节电路采用最后得到的测量值。无疑这不是没有风险的。因此，更好的是，在一定的时间阶段上使采样值平均化(mitteln)，将平均值视为可靠的并且因此在调节系统中使用该平均值。由此，可防止，漏过一些不可靠的采样值并且无意地使用在调节系统中。

图9示出，如何可在应用以上解释的认识的原则中构建PFC-ASIC。电压V_mon在唯一的监测管脚PIN1处。该V_BUS表示在充电阶段期间流过FET的电流I_FET。该电流被输送到过流比较器(过电流比较器)的输入端处。由FET控制器将电流门限值信号输送到另一输入端处。比较器比较所述信号，并且当超过电流门限值时，将用于FET的切断信号给出到FET驱动器(FET驱动器)处。

此外，在放电阶段期间借助于两个串联的采样&保持电路S/H1和S/H2评估V_mon，采样&保持电路S/H1和S/H2从FET控制器处获得其采样脉冲。已经结合图7描述了工作原理。S/H2的输出产物为采样的输出直流电压V_BUS。其被输送到FET控制器，FET控制器将输出直流电压V_BUS作为用于调节输出直流电压的实际值存储，以使得其在充电阶段期间也可供使用。

最终，还借助于ZCD检测器(零交叉检测器)评估V_mon，ZCD检测器对在放电阶段结束时出现的负的电压弯折V_mon做出反应，并且产生ZCD信号，其同样被输送到FET控制器处。

FET控制器处理输送到其处的信号并且从中产生(除了用于S/H1和S/H2的探测脉冲以及除了用于过流比较器的电流门限值)用于FET的接通信号On，FET控制器将该信号On输送到FET驱动器处。FET驱动器自身将接通信号On和断开信号Off传递到控制管脚PIN2处，由此接通断开FET。

基于可供其使用的信息，FET控制器计算，在放电阶段结束时如有可能何时必须以延迟的方式再次接通FET，并且何时必须断开FET以用于结束充电阶段。相应地，FET控制器产生接通信号On和断开信号Off，FET控制器将其输送到FET驱动器处，之后，FET驱动器自身通过PIN2接通或断开FET。如其以上结合在图3和5中解释的那样计算T_OFF的可能的延迟。

FET控制器从V_BUS的监测中获得关于可能的低负载情况的信息。FET控制器通过评估在充电过程期间在两个S/H电路上的I_FET获得关于输入交流电压V_IN的信息。

Claims

1.一种用于交流电压/直流电压转换器所用的功率因数修正的方法，

在所述方法中，直流电压或整流过的输入交流电压(V_IN)为电感器(L)供电，

在所述方法中，借助于时序控制的开关(FET)通过接通和断开所述开关反复地使所述电感器(L)充电和放电，

在所述方法中，所述电感器(L)的放电电流通过二极管(D)输送到所述转换器的输出端处，

在所述方法中，在放电阶段期间获取与输出直流电压V_BUS对应的电压V_mon，

在所述方法中，确定时间上的区域，对于所述时间上的区域在放电阶段结束时放电电流接触零线或与零线相交，

在所述方法中，在评估所获得的信息(V_BUS和ZCD)的情况下，产生用于所述开关(FET)的时序控制的接通信号和断开信号，

并且在所述方法中，不早于在一定的最小断开时间(T_OFF-MIN)结束之后进行所述开关(FET)的再次接通，

在所述方法中，在干扰抑制时间(T_GATE)结束之后、但是在所述最小断开时间(T_OFF-MIN)结束之前检测到的零交叉信号(ZCD1)引起所述开关(FET)在所述最小断开时间(T_OFF-MIN)结束时再次接通。

2.根据权利要求1所述的方法，在所述方法中，不晚于在一定的最大断开时间(T_OFF-MAX)结束之后进行所述开关(FET)的再次接通。

3.根据权利要求1或2所述的方法，

在所述方法中，在确定用于所述开关(FET)的再次接通时间时，忽略直至一定的干扰抑制时间(T_GATE)结束时出现的零交叉信号和其它可比较的信号，

并且在所述方法中，所述干扰抑制时间(T_GATE)在所述最小断开时间(T_OFF-MIN)之前结束。

4.根据权利要求2所述的方法，在所述方法中，在所述最小断开时间(T_OFF-MIN)结束之后、但是在所述最大断开时间(T_OFF-MAX)结束之前检测到的零交叉信号(ZCD2)引起所述开关(FET)立即再次接通。

5.根据权利要求2所述的方法，在所述方法中，当在所述最小断开时间(T_OFF-MIN)之后仍未检测到零交叉信号时，在所述最大断开时间(T_OFF-MAX)时再次接通所述开关(FET)。

6.一种用于交流电压/直流电压转换器的功率因数修正电路，包括：

(a)电感器(L)，由直流电压或整流过的输入交流电压(V_IN)为所述电感器(L)供电，

(b)时序控制的开关(FET)，借助于其通过接通和断开所述开关(FET)反复地使所述电感器(L)充电和放电，

(c)二极管(D)，通过其将所述电感器(L)的放电电流输送到所述转换器的输出端处，

(d)用于在放电阶段期间采样相应于输出直流电压V_BUS的电压V_mon的器件(S/H1,S/H2)，

(e)用于确定时间上的区域的零交叉检测器，对于所述时间上的区域在放电阶段结束时放电电流接触零线或与零线相交，

(f)用于评估所获得的信息(V_BUS和ZCD)以及用于产生用于所述开关(FET)的时序控制的接通信号和断开信号的FET控制器，

(g)以及时钟电路器件，其储存用于所述开关(FET)的再次接通所用的一定的最小断开时间(T_OFF-MIN)的值并且预定所述值以用于产生所述用于所述开关(FET)的时序控制的接通信号，

其中，如果在干扰抑制时间(T_GATE)结束之后、但是在所述最小断开时间(T_OFF-MIN)结束之前检测到零交叉信号(ZCD)则在所述最小断开时间结束时产生所述用于所述开关(FET)的时序控制的接通信号。

7.根据权利要求6所述的功率因数修正电路，其中，所述时钟电路器件附加地存储用于所述开关(FET)的再次接通所用的一定的最大断开时间(T_OFF-MAX)的值并且预定干扰抑制时间(T_GATE)以用于产生所述用于所述开关(FET)的时序控制的接通信号。

8.根据权利要求6或7所述的功率因数修正电路，其中，由两个串联的采样&保持电路(S/H1,S/H2)形成用于采样所述相应于输出直流电压V_BUS的电压V_mon以及用于存储采样值的器件。

9.根据权利要求6或7所述的功率因数修正电路，此外，其包括过流比较器，将电压V_mon输送到所述过流比较器的一个输入端，在充电阶段期间，所述电压V_mon表示流过所述开关(FET)的电流(I_FET)，将电流门限电压输送到所述过流比较器的另一输入端，所述电流门限电压表示用于流过所述开关(FET)的电流(I_FET)的上门限值，并且当流过所述开关(FET)的电流(I_FET)达到所述门限值时，所述过流比较器产生用于所述开关(FET)的断开信号。

10.根据权利要求9所述的功率因数修正电路，其中，在所述二极管(D)之前，由两个电阻器(R2,R3)组成的串联电路与所述开关(FET)并联，所述两个电阻器形成分压器，在所述功率因数修正电路中，所述串联电路与分流电阻器(R1)串联，在所述充电阶段期间，流过所述开关(FET)的电流(I_FET)被引导通过所述分流电阻器(R1)，

并且在所述功率因数修正电路中，两个形成所述串联电路的电阻器(R2,R3)的连接点形成用于监测电路参数的共同连接点，其与控制单元(PFC)相连接。

11.根据权利要求10所述的功率因数修正电路，其中，所述控制单元(PFC)实施成带有仅一个共同监测管脚(PIN1)和仅一个控制管脚(PIN2)的ASIC。

12.一种PFC-ASIC，其包括根据权利要求11所述的功率因数修正电路的以下功能模块：

(a)FET控制器，其处理输送到其处的信号以用于产生用于所述开关(FET)的接通信号和断开信号并且将其输送到所述控制管脚(PIN2)，

(b)由两个采样&保持电路(S/H1,S/H2)组成的串联电路，其中，第一个(S/H1)的输入端与所述监测管脚(PIN1)相连接，并且其中，第二个(S/H2)的输出端与所述FET控制器相连接，

(c)零交叉检测器，其输入端同样与所述监测管脚(PIN1)相连接，并且其输出端同样与所述FET控制器相连接，

(d)以及过流比较器，其一个输入端同样与所述监测管脚(PIN1)相连接，其另一输入端与所述FET控制器相连接目的是接收针对流过所述开关(FET)的电流(I_FET)的门限值，并且当流过所述开关的电流达到所述门限值时，在其输出端处产生用于所述开关(FET)的断开信号。

13.一种用于照明器件的运行设备，其具有根据权利要求6至11中任一项所述的功率因数修正电路和/或根据权利要求12所述的PFC-ASIC。

14.一种光源，其具有根据权利要求13所述的运行设备以及一个或多个联接的照明器件。

15.根据权利要求14所述的光源，其中，所述照明器件为气体放电式灯、LED或OLED。