CN102467475A

CN102467475A - 电脑系统

Info

Publication number: CN102467475A
Application number: CN2010105306458A
Authority: CN
Inventors: 胡宪旺
Original assignee: Inventec Corp
Current assignee: Anhui love love Electromechanical Technology Co., Ltd.
Priority date: 2010-10-28
Filing date: 2010-10-28
Publication date: 2012-05-23
Anticipated expiration: 2030-10-28
Also published as: CN102467475B

Abstract

本发明提供一种电脑系统，包括第一控制晶片、逻辑控制电路以及受控元件。其中，第一控制晶片包括第一通用输入输出端口至第四通用输入输出端口，分别用以输出第一时脉信号、第一帧识别信号、第一资料流以及第一状态信号。逻辑控制电路电性连接第一通用输入输出端口至第四通用输入输出端口。此外，逻辑控制电路是依据一数据传输协议，以第一时脉信号、第一帧识别信号以及第一状态信号，来判读出第一资料流中的第一资料，并依据第一资料而据以产生第一控制信号。受控元件接收来自逻辑控制电路的第一控制信号，并依据第一控制信号产生相对的操作。

Description

电脑系统

技术领域

本发明涉及一种电脑系统，尤其涉及一种自行定义GPIO端口的数据传输协议的电脑系统。

背景技术

通用输入输出(General Purpose Input/Output，简称GPIO)端口常应用于现今的电脑系统中，用以当作电脑系统中多个集成电路或晶片间的连结与资料传输的媒介。一般而言，GPIO端口所传送的信号都是用来控制各自逻辑而实现的，因此必须通过不同的晶片来予以控制，进而造成控制主体的分散。此外，现有电脑系统大多是利用逐一定义各个GPIO端口的功能的方式来使用各个GPIO端口。因此，现有电脑系统会大量地占用GPIO端口的资源，而且必须在打板之前就定义并设计好各个GPIO端口的功能。换句话说，现有电脑系统使用GPIO端口的方式，不仅会增加主板在布线上的困难度，而且也不易于增加和修改主板上硬件的功能。另外，现有使用GPIO端口的方式也会导致系统与硬件的沟通非常地有限，仅仅局限于这些定义好的GPIO端口上。

发明内容

本发明提供一种电脑系统，自行定义GPIO端口的数据传输协议，以使电脑系统中的控制主体更为集中，并降低GPIO端口在布线上的困难度。

本发明提出一种电脑系统，包括第一控制晶片、逻辑控制电路以及受控元件。其中，第一控制晶片包括第一通用输入输出端口至第四通用输入输出端口，分别用以输出第一时脉信号、第一帧识别信号、第一资料流、以及第一状态信号。逻辑控制电路电性连接第一通用输入输出端口至第四通用输入输出端口。此外，逻辑控制电路是依据一数据传输协议，以第一时脉信号为基准读取信号，并以第一状态信号判别第一通用输入输出端口至第四通用输入输出端口是否处在可被使用的状态，并以第一帧识别信号判别第一资料流中多个资料区段的起始点，进而依据数据传输协议判读出第一资料流中的第一资料，且逻辑控制电路更依据第一资料而据以产生第一控制信号。受控元件接收来自逻辑控制电路的第一控制信号，并依据第一控制信号产生相对的操作。

在本发明之一实施例中，上述的第一控制晶片将第一资料流划分成多个封包，且这些封包各自包括来源信息、目的地信息以及数据信息。

在本发明之一实施例中，上述的逻辑控制电路为复杂可编程逻辑元件，且上述之第一控制晶片为南桥晶片。

在本发明之一实施例中，上述的电脑系统更包括第二控制晶片。其中，第二控制晶片包括第九通用输入输出端口至第十二通用输入输出端口，分别用以输出第二时脉信号、第二帧识别信号、第二资料流、以及第二状态信号。此外，上述的逻辑控制电路电性更连接至第九通用输入输出端口至第十二通用输入输出端口，且逻辑控制电路更依据第二时脉信号、第二帧识别信号以及二状态信号，判读第二资料流，并据以产生第二控制信号来控制受控元件。

基于上述，本发明自行定义GPIO端口的数据传输协议。由此，控制晶片通过GPIO端口所传送的信号，将可通过逻辑控制电路的解码，进而对主板上的受控元件进行操控。如此一来，电脑系统不仅可以灵活地通过GPIO端口来与硬件进行沟通，且还可降低GPIO端口在布线上的困难度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1为依据本发明之一实施例的电脑系统的方块图。

图2为依据本发明之一实施例的资料流的示意图。

图3为依据本发明之一实施例的GPIO端口所传送的信号的时序图。

主要附图标记说明：

100：电脑系统； 110：第一控制晶片；

120：第二控制晶片； 130：逻辑控制电路；

140：受控元件； P11～P14、P21～P24、P31～P34：

GPIO端口；

CLK1、CLK2：时脉信号； FRM1、FRM2：帧识别信号；

DATA1、DATA2：资料流； RDY1、RDY2：状态信号；

S11、S21：控制信号； 210：封包；

M21～M23：信息区段； t21、t22：时间点。

具体实施方式

图1为依据本发明之一实施例的电脑系统的方块图。参照图1，电脑系统100包括第一控制晶片110、第二控制晶片120、逻辑控制电路130以及受控元件140。其中，第一控制晶片110可例如是南桥(SouthBridge)晶片，第二控制晶片120可例如是基板管理控制器(BaseboardManagement Controller，简称BMC)，且逻辑控制电路130可例如是复杂可编程逻辑元件(Complex Programmable Logic Device，简称CPLD)。

请继续参照图1，第一控制晶片110包括GPIO端口P11～P14。其中，第一控制晶片110通过GPIO端口P11输出时脉信号CLK1，并通过GPIO端口P12输出帧识别信号FRM1，并通过GPIO端口P13输出资料流DATA1，并通过GPIO端口P14输出状态信号RDY1。此外，第一控制晶片110将资料流DATA1划分成多个封包，且每一封包各自包括来源信息、目的地信息以及数据信息。

举例来说，图2为依据本发明之一实施例的资料流的示意图。参照图2，资料流DATA1包括封包210，且封包210包括3个信息区段M21～M23。其中，信息区段M21～M23分别带有来源信息、目的地信息以及数据信息，且其大小分别为8比特。再者，来源信息是用以表示此资料流DATA1的来源(例如：第一控制晶片110)，目的地信息是用以表示此资料流DATA1被传送的目的地(例如：受控元件140)，数据信息则是此资料流DATA1所要被解读的资料。

另一方面，逻辑控制电路130包括GPIO端口P31～P34。其中，逻辑控制电路130通过GPIO端口P31～P34电性连接至第一控制晶片110的GPIO端口P11～P14，并由此接收时脉信号CLK1、帧识别信号FRM1、资料流DATA1以及状态信号RDY1。此外，逻辑控制电路130依据时脉信号CLK1、帧识别信号FRM1以及状态信号RDY1，判读资料流DATA1。

举例来说，图3为依据本发明之一实施例的GPIO端口所传送的信号的时序图。如图3所示，逻辑控制电路130会以时脉信号CLK1为基准读取各个信号。此外，逻辑控制电路130会依据状态信号RDY1，判别当前的GPIO端口是否处在可被使用的状态。再者，逻辑控制电路130会依据帧识别信号FRM1，判别出资料流DATA1中各个资料区段的起始点，以解出完整的资料区段。譬如，如图3所示，信息区段M21的起始点是在时间点t21，且信息区段M22的起始点是在时间点t22。

请继续参照图1，逻辑控制电路130会依据从资料流DATA1解读出来的资料，而据以产生控制信号S11，并将控制信号S11传送至受控元件140。由此，受控元件140将依据控制信号S11产生相对的操作。举例来说，受控元件140可例如是PCIE插槽。此时，第一控制晶片110通过GPIO端口P11～P14所输出的信号，将可通过逻辑控制电路130的解码，进而对PCIE插槽上的接口卡进行重置。此外，受控元件140也可例如是系统中的指示灯，例如：发光二极体(Light Emitting Diode，简称LED)。此时，逻辑控制电路130将可对第一控制晶片110所输出的信号进行解码，进而致使指示灯显示出相对的数据。

再者，受控元件140也可例如是系统中的网络接口卡(networkinterface card，简称NIC)。在此，第一控制晶片110可以根据用户在SETUP菜单中的设定要求来进行相关网络接口卡的开启或关闭。其中，倘若用户需要开启第一网络接口卡并关闭第二网络接口卡，此时在开机阶段，可通过第一控制晶片110向逻辑控制电路130发送命令，即可在进入操作系统前将第二网络接口卡关闭，并保证第一网络接口卡的开启。

相似地，第二控制晶片120包括GPIO端口P21～P24。其中，第二控制晶片120分别通过GPIO端口P21～P24输出时脉信号CLK2、帧识别信号FRM2、资料流DATA2、以及状态信号RDY2。此外，第二控制晶片120将资料流DATA2划分成多个封包，且每一封包各自包括来源信息、目的地信息以及数据信息。其中，来源信息是用以表示此资料流DATA2的来源(例如：第二控制晶片120)，目的地信息是用以表示此资料流DATA2被传送的目的地(例如：受控元件140)，数据信息则是此资料流DATA2所要被解读的资料。

再者，逻辑控制电路130更通过GPIO端口P31～P34电性连接至第二控制晶片120的GPIO端口P21～P24。此外，逻辑控制电路130也可依据时脉信号CLK2、帧识别信号FRM2以及状态信号RDY2，判读资料流DATA2，并据以产生控制信号S21。如此一来，第二控制晶片120通过GPIO端口P21～P24所输出的信号，也可通过逻辑控制电路130的解码，进而对受控元件140进行控制。

综上所述，本发明是将主板上不同控制晶片(例如：南桥晶片和基板管理控制器)的四根GPIO端口，分别电性连接到逻辑控制电路的四根GPIO端口。此外，本发明更自行定义GPIO端口的数据传输协议。由此，主板上控制晶片通过GPIO端口所传送的信号，将可通过逻辑控制电路的解码，进而对主板上的受控元件进行操控。如此一来，在系统执行POST的过程中，各个控制晶片可以通过GPIO端口输出各自的控制或状态信息。同时，当系统进入作业系统之后，使用者可以通过发送原始设备制造商的IPMI命令，来输出各自的控制或状态信息。换句话说，通过自行所定义的GPIO端口的数据传输协议，本发明的电脑系统将可灵活地通过GPIO端口来与硬件进行沟通，且还可降低GPIO端口在布线上的困难度。

虽然本发明已以实施例说明如上，然其并非用以限定本发明，任何所属技术领域的普通技术人员，在不脱离本发明的精神和范围内，当可作部分改动或等同替换，故本发明的保护范围以本申请权利要求所界定的范围为准。

Claims

1.一种电脑系统，其特征在于，其包括：

一第一控制晶片，包括一第一通用输入输出端口至一第四通用输入输出端口，分别用以输出一第一时脉信号、一第一帧识别信号、一第一资料流、以及一第一状态信号；

一逻辑控制电路，电性连接所述第一通用输入输出端口至所述第四通用输入输出端口，其中所述逻辑控制电路是依据一数据传输协议，以所述第一时脉信号为基准读取信号，并以所述第一状态信号判别所述第一通用输入输出端口至所述第四通用输入输出端口是否处在可被使用的状态，并以所述第一帧识别信号判别所述第一资料流中多个资料区段的起始点，进而判读出所述第一资料流中的第一资料，且所述逻辑控制电路更依据所述第一资料而据以产生一第一控制信号；以及

一受控元件，接收来自所述逻辑控制电路的所述第一控制信号，并依据所述第一控制信号产生相对的操作。

2.根据权利要求1所述的电脑系统，其特征在于，其中所述第一控制晶片将所述第一资料流划分成多个封包，且所述多个封包各自包括来源信息、目的地信息以及数据信息。

3.根据权利要求1所述的电脑系统，其特征在于，其中所述逻辑控制电路包括：

一第五通用输入输出端口，电性连接所述第一通用输入输出端口，并接收所述第一时脉信号；

一第六通用输入输出端口，电性连接所述第二通用输入输出端口，并接收所述第一帧识别信号；

一第七通用输入输出端口，电性连接所述第三通用输入输出端口，并接收所述第一资料流；以及

一第八通用输入输出端口，电性连接所述第四通用输入输出端口，并接收所述第一状态信号。

4.根据权利要求1所述的电脑系统，其特征在于，其中所述第一控制晶片为南桥晶片。

5.根据权利要求1所述的电脑系统，其特征在于，其中所述逻辑控制电路为复杂可编程逻辑元件。

6.根据权利要求1所述的电脑系统，其特征在于，其更包括：

一第二控制晶片，包括一第九通用输入输出端口至一第十二通用输入输出端口，分别用以输出一第二时脉信号、一第二帧识别信号、一第二资料流、以及一第二状态信号，

其中，所述逻辑控制电路电性更连接至所述第九通用输入输出端口至所述第十二通用输入输出端口，且所述逻辑控制电路更依据所述第二时脉信号、所述第二帧识别信号以及所述第二状态信号，判读所述第二资料流，并据以产生一第二控制信号来控制所述受控元件。

7.根据权利要求6所述的电脑系统，其特征在于，其中所述第二控制晶片将所述第二资料流划分成多个封包，且所述多个封包各自包括来源信息、目的地信息以及数据信息。

8.根据权利要求6所述的电脑系统，其特征在于，其中所述第二控制晶片为基板管理控制器。

9.根据权利要求1所述的电脑系统，其特征在于，其中所述逻辑控制电路是在所述电脑系统启动自我测试的期间依据所述数据传输协议来进行信号的读取与判读。