CN102457451B - 接收装置和接收方法 - Google Patents

Abstract

在此公开的是包括计算部分和存储部分的接收装置。所述计算部分计算已知信号中包括的数据序列与给定时间点的接收信号之间的相关值。所述存储部分具有至少足以用于存储通过使用一帧长的并且添加了所述已知信号的所述接收信号而针对一帧计算出的所述相关值的区域。

Description

接收装置和接收方法

技术领域

本公开涉及接收装置、接收方法和程序。更具体地，此公开涉及用于在回波的延迟量明显时或者在难以将主波和回波进行区分时精确地进行信道估计的接收装置、接收方法和程序。

背景技术

对于地面数字广播，存在DTMB(Digital Terrestrial Multimedia Broadcast，数字地面多媒体广播)标准。根据DTMB标准，可以选择单载波调制系统或多载波调制系统作为数据调制系统。

在接下来的描述中，单载波传输指代通过单载波调制系统发送数据的动作，多载波传输表示通过多载波调制系统发送数据的动作。

在DTMB标准下的单载波传输时，周期性地发送PN信号和数据信号用于数据传输。在多载波传输时，对PN信号和数据信号进行IFFT(Inverse Fast Fourier Transform，逆快速傅里叶变换)运算，并且周期性地发送作为结果的数据。PN信号是包括预定数据序列的已知信号。将此信号添加至每个帧，作为对抗帧间干扰的防护间隔。

图1是示出DTMB标准的帧格式的示意图。

如图1中所示，DTMB标准下的每个帧由单个PN信号(PN)和单个数据信号(DATA)组成。将帧长度定义为PN长度加上数据长度。帧数据在图2中示出。将PN长度给出为码元的数目(可选自420、595或945个码元)。数据长度固定到3780个码元(即，在IFFT运算之后的3780个样本)

如果PN长度为420个码元(在PN420的情况下)，则帧长度为4200个码元；如果PN长度为595个码元(PN595)，则帧长度为4375个码元；如果PN长度为945个码元(PN945)，则帧长度为4725个码元。

接收装置通过再现PN序列(即，与420、595或945码元的每个PN信号中包括的数据序列相同的数据序列)并且通过发现PN序列和接收信号之间的相关值，确定接收信号中使用的PN信号的PN长度。接收装置进行至接收 PN信号之后的数据信号，并且对接收到的数据信号进行诸如均衡之类的各种处理。

顺便提及，稀疏(sparse)均衡是一种典型的均衡技术。这是用于使得可以通过在均衡器使用的滤波器的数据线(data line)中插入可变延迟缓冲器以便虚拟地延长抽头长度来均衡延迟长的回波的技术。

遵循DTMB标准的接收装置配有两个均衡器：一个用于接收通过单载波传输发送的数据，而另一个用于接收通过多载波传输发送的数据。

图3是示出均衡表示通过单载波传输发送的数据的信号的单载波均衡器的结构的框图。

位于单载波均衡器上游的电路将接收到的信号频谱转换为IF信号，并且对IF信号进行诸如模数(A/D)转换和正交解调之类的这种处理。处理针对每帧将IF信号转变为由PN信号和数据信号组成的输入信号ID(t)信号。将输入信号ID(t)输入至FFE(Feed Forward Equalizer，前馈均衡器)11、LMS(Least Mean Square，最小均方)运算部分16和信道估计部分18。单载波均衡器使用FFE 11和FBE(Feed Back Equalizer，反馈均衡器)14均衡时域信号。

FFE 11由对输入信号ID(t)并且对系数C0(n)进行卷积运算的可变系数滤波器构成，所述系数由LMS运算部分16获得。FFE 11将表示卷积运算的结果的信号OD0(t)输出至相加部分12。FFE 11的输出信号OD0(t)由如下表达式(1)定义：

$\mathrm{OD}0\left(t\right)=\underset{i=0}{\overset{N\_\mathrm{FFE}-1}{\mathrm{\Σ}}}\mathrm{ID}(t-i)\×C0\left(i\right)\·\·\·\left(1\right)$

其中，N_FFE表示FFE 11的抽头数。

相加部分12将FFE 11的输出信号OD0(t)和FBE 14的输出信号OD1(t)加起来，以生成输出的均衡信号OD(t)(OD(t)＝0D0(t)+OD1(t))。将来自相加部分12的均衡信号OD(t)输出到单载波均衡器的外部，并且将其供给硬判决部分13和误差计算部分15。

硬判决部分13对从相加部分12馈送的均衡信号OD(t)进行硬判决，并且输出表示硬判决的结果的信号OD’(t)。将信号OD’(t)发送至FBE 14、误差计算部分15和LMS运算部分17。

FBE 14同样由对从硬判决部分13馈送的信号OD’(t)并且对系数C1(n)进行卷积运算的可变系数滤波器构成，该系数由LMS运算部分17获得。FBE 14输出表示卷积运算的结果的信号OD1(t)。将输出信号OD1(t)发送至在涉及输出信号OD0(t)的加法中使用信号的加法部分12。FBE 14的输出信号OD1(t)由如下表达式(2)定义：

$\mathrm{OD}1\left(t\right)=\underset{i=0}{\overset{N\_\mathrm{FBE}-1}{\mathrm{\Σ}}}{\mathrm{OD}}^{\′}(t-\mathrm{\α}-i)\×C1\left(i\right)\·\·\·\left(2\right)$

其中，N_FBE代表FBE 14的抽头数，α表示直到从均衡信号OD(t)获得信号OD’(t)为止涉及的延迟。

FBE 14的数据线配有可变延迟缓冲器，其支持回波延迟量明显的稀疏均衡。信道估计部分18建立可变延迟缓冲器的延迟量“delay”。

误差计算部分15从相加部分12提供的均衡信号OD(t)中减去信号OD’(t)(其表示从硬判决部分13馈送的硬判决结果)，以便获得输出的误差信号E(t)(E(t)＝OD(t)-OD’(t))。将来自误差计算部分15的误差信号E(t)发送至LMS运算部分16和17。

LMS运算部分16对输入信号ID(t)并且对从误差计算部分15馈送的误差信号E(t)进行LMS运算，以便更新FFE 11的系数C0(n)。

LMS运算部分17对信号OD’(t)(其表示从硬判决部分13馈送的硬判决结果)并且对从误差计算部分15提供的误差信号E(t)进行LMS运算，以便更新FBE 14的系数C1(n)。

信道估计部分18基于输入信号ID(t)估计信道，并且确定延迟量“delay”。将信道估计部分18确定出的表示延迟量“delay”的信号发送至FBE 14。对于稀疏均衡，重要的是精确地进行信道估计，以便正确地建立FBE 14中可变延迟缓冲器的延迟量。

图4是示出信道估计部分18的结构的框图。

信道估计部分18由PN相关计算部分31、相关峰检测部分32、写控制部分33和相关值储存存储器34构成。将输入信号ID(t)输入至PN相关计算部分31。

PN相关计算部分31再现PN序列，并且计算再现的PN序列和输入信号ID(t)之间的相关值。将PN相关计算部分31获得的相关值corr(t)馈送至相关峰检测部分32和相关值储存存储器34。

相关峰检测部分32检测PN相关计算部分31馈送的相关值corr(t)的峰，并且将表示峰位置的峰位置标志“pe”输出至写控制部分33。

相关值储存存储器34在其之中形成有三个区域：为主波分配的区域、为前回波(pre-echo)分配的区域以及为后回波(post-echo)分配的区域。写控制部分33输出写标志“we”以便在峰位置标志“pe”指定的主波位置之前和之后，将使用输入信号ID(t)获得的相关值corr(t)写入每个区域。

写控制部分33输出写标志“we”，以便写入对应于时间“t”的相关值corr(t)，时间t定义为：

tp-X≤t≤tp+Y

其中，X表示前回波区域的大小，Y表示后回波区域，而“tp”表示检测到峰位置的时间。例如，前回波区域的大小为X的事实表明此区域可以存储对应于X时间的、使用输入信号ID(t)所获得的相关值corr(t)。

延迟分布(delay profile)确定部分35输出读标志“re”以便从相关值储存存储器34读取相关值corr(t)，并且检测信道估计的回波位置。通过估计的信道，延迟分布确定部分35相应地确定延迟量“delay”，并且将表示延迟量“delay”的信号输出至FBE 14。

根据DTMB标准，如上面说明的那样，将PN信号插入每个帧的开始，作为防护间隔。由此在PN序列和接收信号(输入信号ID(t))之间计算相关值，并且根据相关值获得估计的信道值。

关于当前的公开，可以参照Kutz，G.，Raphaeli，D.所著的“Determination of Tap Positions for Sparse Equalizers”，Communications，IEEE Transactions on，Vol.55，No.9，2007(非专利文献1).

发明内容

为了在稀疏均衡中应对长延迟的回波，一般需要在相关值储存存储器中分配要用以存储在充分长的间隔上在PN序列和接收信号之间计算出的相关值的前回波区域和后回波区域。

如果在超过估计延迟量的位置上发现回波，则可能不能将相关值存储在相关值储存存储器中。这可能导致错误的信道估计并妨碍正确地接收数据。此外，如果未正确地将主波与回波进行区分，则可能将相关值存储在错误区域中。那么可能破坏信道估计并且可能不能正确地接收数据。

本公开鉴于上述情形做出，并且提供了在回波延迟量显著时或者在难以将主波与回波进行区分时精确地进行信道估计的接收装置、接收方法和程序。

根据本公开的一个实施例，提供了一种接收装置，包括：计算部分，其配置为计算已知信号中包括的数据序列与给定时间点的接收信号之间的相关值；以及存储部分，其配置为具有至少足以用于存储通过使用一帧长的并且添加了所述已知信号的所述接收信号而针对一帧计算出的所述相关值的区域。

优选地，本公开的接收装置可进一步包含：估计部分，其配置为基于针对一帧在所述存储部分中存储的所述相关值进行信道估计。

优选地，所述估计部分可以基于所述相关值的绝对值的量值以及所述相关值的峰间距离，估计主波和回波的位置。

优选地，本公开的接收装置可以进一步包含：均衡部分，其配置为通过将每个时间点的所述接收信号乘以在该时间点分配给所述接收信号的系数，并且通过将乘法的结果加起来，以均衡所述接收信号。所述估计部分可以根据所述信道估计的结果估计可变延迟缓冲器的延迟量，以使得将所述系数分配给变为回波的接收信号。所述均衡部分可以使得所述可变延迟缓冲器延迟每个时间点的所述接收信号，以使得进行均衡。

优选地，所述存储部分和所述可变延迟缓冲器可以通过同一存储部分实现。

优选地，所述接收信号可以是在DTMB标准下通过单载波传输传送的数据信号。本公开的接收装置可以进一步包括接收部分，其配置为一旦接收到在DTMB标准下通过多载波传输传送的数据，则所述接收部分可以使用用于实现所述存储部分和所述可变延迟缓冲器的同一存储部分进行运算，以便接收通过所述多载波传输传送的数据。

根据本公开的另一实施例，提供了一种接收方法，包含：计算已知信号中包括的数据序列与给定时间点的接收信号之间的相关值；以及将通过使用一帧长的并且添加了所述已知信号的所述接收信号而针对一帧计算出的所述相关值存储在存储部分中，该存储部分具有至少足以用于存储所述相关值的区域。

根据本公开的又一实施例，提供了一种用于使得计算机执行处理的程序，所述处理包括：计算已知信号中包括的数据序列与给定时间点的接收信号之间的相关值；以及将通过使用一帧长的并且添加了所述已知信号的所述接收信号而针对一帧计算出的所述相关值存储在存储部分中，该存储部分具有至 少足以用于存储所述相关值的区域。

当按照上面概述那样实施本公开时，在已知信号中包括的数据序列与给定时间点的接收信号之间计算相关值。然后将通过使用一帧长的并且添加了所述已知信号的所述接收信号而针对一帧计算出的所述相关值存储在存储部分中，该存储部分具有至少足以用于存储所述相关值的区域。

根据上面概述的本公开，可以在回波延迟量显著时或者在难以将主波与回波进行区分时精确地进行信道估计。

附图说明

图1是示出DTMB标准的帧格式的示意图；

图2是列出帧长度的列表视图；

图3是示出普通单载波均衡器的结构的框图；

图4是示出图3中包括的信道估计部分的结构的框图；

图5是示出实施本公开的接收装置的典型结构的框图；

图6是示出图5中包括的单载波均衡部分的典型结构的框图；

图7是示出信道估计部分的第一结构示例的框图；

图8是示出PN595情况下一帧的典型相关值的示意图；

图9是示出FBE的典型结构的框图；

图10是均衡处理的流程的流程图说明；

图11是示出信道估计部分的第二结构示例的框图；

图12是示出PN595情况下一帧的其它典型相关值的示意图；

图13是示出FBE的另一典型结构的框图；

图14是示出信号处理块的典型结构的框图；

图15是信号处理块进行的均衡处理的流程的流程图说明；

图16是示出信号处理块的另一典型结构的框图；

图17是示出多载波均衡部分的典型结构的框图；

图18是示出接收系统的第一实施方式的典型配置的框图；

图19是示出接收系数的第二实施方式的典型配置的框图；

图20是示出接收系数的第三实施方式的典型配置的框图；以及

图21是示出计算机的典型结构的框图。

具体实施方式

[接收装置的典型结构]

图5是示出实施本公开的接收装置51的典型结构的框图。

接收装置51由天线61、调谐器62、A/D转换部分63、正交解调部分64、切换部分65、单载波均衡部分66、多载波均衡部分67和控制器68组成。例如，接收装置51可以是遵循地面数字广播的DTMB标准的接收器。

在DTMB标准下，如上面说明的那样，可以选择单载波调制系统或多载波调制系统作为数据调制系统。遵循DTMB标准的接收装置51具有接收单载波调制系统发送的数据的能力以及接收多载波调制系统发送的数据的能力。

调谐器62接收RF信号，将接收到的RF信号频率转换为IF信号，并且将IF信号输出至A/D转换部分63。

A/D转换部分63对从调谐器62馈送的信号进行A/D转换，并且输出转换得到的数据。

正交解调部分64对从A/D转换部分63馈送的数据进行正交解调，并且输出基带信号。正交解调部分64输出表示通过单载波传输发送的数据的时域信号、或者表示通过多载波传输发送的数据的时域信号。

在控制器68的控制下，切换部分65切换正交解调部分64提供的信号要输出到的目的地。一旦接收到通过单载波传输发送的数据，则切换部分65将开关65A连接到端子65B以便让正交解调部分64发送的信号输出至单载波均衡部分66。在接收到通过多载波传输发送的数据时，切换部分65将开关65A连接到端子65C以便让正交解调部分64馈送的信号输出至多载波均衡部分67。

在控制器68的控制下，单载波均衡部分66均衡从切换部分65馈送的信号，并且输出均衡信号。

在控制器68的控制下，多载波均衡部分67均衡从切换部分65提供的信号，并且输出均衡信号。

然后下游电路对单载波均衡部分66或多载波均衡部分67输出的均衡信号所表示的数据进行诸如误差校正这样的处理。

[单载波均衡部分66的结构]

图6是示出单载波均衡部分66的典型结构的框图。

单载波均衡部分66的结构基本上与上面参照图1说明的普通单载波均衡器的结构相同。在单载波均衡部分66中，将每帧由PN信号和数据信号组成并且从切换部分65馈送的信号作为输入信号ID(t)输入至FFE 71、LMS运算块76和信道估计部分78。

FFE 71由可变系数滤波器构成。给定LMS运算块76获得的系数C0(n)，FFE 71对输入信号ID(t)和对系数C0(n)进行卷积运算，并且将表示卷积运算的结果的信号OD0(t)输出至相加块72。如果假定用N_FFE表示FFE 71的抽头数，则用上面描述的表达式(1)定义FFE 71的输出信号OD0(t)。

相加块72将FFE 71的输出信号OD0(t)和FBE 74的输出信号OD1(t)加起来，以生成输出的均衡信号OD(t)(OD(t)＝OD0(t)+OD1(t))。将来自相加块72的均衡信号OD(t)输出到单载波均衡部分66的外部，并且将其供给硬判决块73和误差计算块75。

硬判决块73对从相加块72馈送的均衡信号OD(t)进行硬判决，并且输出表示硬判决的结果的信号OD’(t)。将信号OD’(t)发送至FBE 74、误差计算块75和LMS运算块77。

FBE 74同样由可变系数滤波器构成。给定由LMS运算块77获得的系数C1(n)，FBE 74对从硬判决块73馈送的信号OD’(t)和对系数C1(n)进行卷积运算，并且输出表示卷积运算的结果的信号OD1(t)。将输出信号OD1(t)发送至在涉及输出信号OD0(t)的加法中使用信号的加法块72。如果假定用N_FBE表示FBE 74的抽头数，则用上面说明的表达式(2)定义FBE 74的输出信号OD1(t)。

将可变延迟缓冲器提供在FBE 74的数据线中。信道估计部分78获取可变延迟缓冲器的延迟量“delay”。FBE 74和信道估计部分78组成信号处理块81。

误差计算块75从相加块72提供的均衡信号OD(t)中减去信号OD’(t)(其表示硬判决块73馈送的硬判决结果)，以便获得输出的误差信号E(t)((E(t)＝OD(t)-OD’(t))。将来自误差计算块75的误差信号E(t)发送至LMS运算块76和77。

LMS运算块76对输入信号ID(t)和对从误差计算块75馈送的误差信号E(t)进行LMS运算，以便更新FFE 71的系数C0(n)。

LMS运算块77对信号OD’(t)(其表示硬判决块73馈送的硬判决结果)并且对误差计算块75提供的误差信号E(t)进行LMS运算，以便更新FBE 74的系数C1(n)。

信道估计部分78基于输入信号ID(t)估计信道，并且确定延迟量“delay”。信道估计部分78进行至将表示延迟量“delay”的信号输出至FBE 74。

信道估计部分78计算输入信号ID(t)和PN序列之间的相关值，并且基于相关值进行信道估计。用于容纳相关值的存储器被安排为具有大到足以存储一帧的输入信号ID(t)和PN序列之间的相关值的容量。由此基于在相关值储存存储器中存储的一帧的输入信号ID(t)和PN序列之间的相关值进行信道估计。

[信道估计部分的第一示例]

图7是示出信道估计部分78的第一结构示例的框图。

信道估计部分78由PN相关计算部分91、相关值储存存储器92和延迟分布确定部分93组成。将输入信号ID(t)输入至PN相关计算部分91。

PN相关计算部分91再现构成与PN信号中包括的数据序列相同的数据序列的PN序列，并且计算再现的PN序列与输入信号ID(t)之间的相关值。PN相关计算部分91进行至将在每个时间点使用输入信号ID(t)获得的相关值corr(t)输出至相关值储存存储器92以便存储在其中。

相关值储存存储器92至少具有大到足以存储一帧长度的PN序列和输入信号ID(t)之间的相关值的容量。相关值储存存储器92存储PN相关计算部分91提供的一帧的相关值corr(t)。

延迟分布确定部分93输出读标志“re”以便读取相关值储存存储器92中存储的相关值corr(t)(信号“rcorr”)。基于由此得到的一帧相关值corr(t)，延迟分布确定部分93检测回波位置并估计信道。延迟分布确定部分93进行至根据估计的信道确定延迟量“delay”，并且将表示延迟量“delay”的信号输出至FBE 74。

图8是示出PN595情况下一帧的典型相关值的示意图。

在图8中，水平轴表示时间(码元)，而垂直轴表示相关值corr(t)的绝对值。如果假设使用在每个时间点给出的输入信号ID(t)计算相关值corr(t)，则将与表示帧长度(PN595情况下为4375)的数目一样多的相关值corr(t)存储在相关 值储存存储器92中。在图8的示例中，在第500个码元上获得相关值corr(500)，并且在第1880个码元上获得大于相关值corr(500)的相关值corr(1880)。

基于上述的一帧的相关值corr(t)，延迟分布确定部分93检测相关值corr(t)的绝对值的量值以及相关值corr(t)的峰间距离。此外，延迟分布确定部分93估计主波和回波的位置，并且基于相关值corr(t)的绝对值的量值及其峰间距离来确定延迟量“delay”。

当获得诸如图8中那样的结果时，延迟分布确定部分93一般可将在第1880个码元上检测到的相关值corr(t)的绝对值最大的路径B确定为主波。然后延迟分布确定部分93可将在第500个码元上检测到的路径A确定为延迟量为2995个码元(4374-1880+501个码元)的后回波。延迟分布确定部分93以通过FBE 74将滤波器系数分配给被确定为后回波的路径A(即，用于与滤波器系数的其乘法)的这种方式确定延迟量“delay”。

由于存储了一帧的所有相关值，因此即使路径A是在作为主波的路径B之前1380个码元的前回波，也可以将路径A作为具有2995个码元的延迟量的后回波处理。

图9是示出FBE 74的典型结构的框图。

图9中所示的FBE 74是具有6个抽头数的横向滤波器(transversal filter)。FBE 74由触发器101-1～101-6、乘法器102-1～102-6、可变延迟缓冲器103和加法器104组成。可变延迟缓冲器103配备在数据线上，并且插入在触发器101-4和触发器101-5之间。

将表示硬判决块73输出的硬判决结果的信号OD’(t)输入至触发器101-1，将信道估计部分78输出的表示延迟量“delay”的信号输入至可变延迟缓冲器103。将LMS运算块77获得的系数C1(n)分配给乘法器102-1～102-6中的每一个。

触发器101-1～101-6分别保存输入数据，并且以适当的定时方式输出所保留的数据。

乘法器102-1～102-6将来自触发器101-1～101-6的输出乘以由LMS运算块77建立的系数C1(n)，并且将乘法的结果输出至加法器104。

可变延迟缓冲器103根据信道估计部分78获得的延迟量“delay”将触发器101-4的输出延迟，并且将延迟结果输出至触发器101-5。延迟量“delay”不小于零，并且不超过从可变延迟缓冲器103的缓冲器大小可得到的延迟时 段。

加法器104将从乘法器102-1～102-6馈送的乘法结果加起来，并且将总和作为输出信号OD1(t)输出至相加块72。

[均衡处理的示例]

下面参照图10的流程图说明的是图7中的信道估计部分78和图9中的FBE 74进行的均衡处理的典型流程。当输入信号ID(t)输入至信道估计部分78时，开始图10中的处理。

在步骤S1，信道估计部分78的PN相关计算部分91再现PN序列。

在步骤S2，PN相关计算部分91计算再现的PN序列和输入信号ID(t)之间的相关值。

在步骤S3，PN相关计算部分91将计算出的相关值corr(t)输出至相关值储存存储器92以存储在其中。

在步骤S4，PN相关计算部分91确定是否已经计算出一帧的相关值corr(t)。如果在步骤S4确定尚未计算出一帧的相关值corr(t)，则PN相关计算部分91返回到步骤S2，并且重复相关值corr(t)的计算。

如果在步骤S4确定已计算出一帧的相关值corr(t)，则抵达步骤S5。在步骤S5，延迟分布确定部分93读取相关值储存存储器92中存储的一帧的相关值corr(t)。基于得到的一帧的相关值corr(t)，延迟分布确定部分93估计信道并且根据估计的信道确定延迟量“delay”。

在步骤S6，FBE 74根据延迟分布确定部分93确定出的延迟量“delay”建立可变延迟缓冲器103的延迟量，并且使用LMS运算块77获得的系数C1(n)进行运算。将表示卷积运算的结果的信号OD1(t)从FBE 74输出并且发送至相加块72。

在步骤S7，相加块72将来自FFE 71的输出信号OD0(t)和来自FBE 74的输出信号OD1(t)加起来，以生成作为输出的均衡信号OD(t)。然后使得均衡处理结束。

如上所述，信道估计部分78使用一帧的相关值进行信道估计。由于一帧的相关值包括所有的分布信息，因此只要适当地执行回波解释，就可以正确地进行信道估计。由于通过计算获得的所有相关值仅需存储在相关值储存存储器92中，因此无需知道作为相关值要写入的目的地的、诸如前回波区域和 后回波区域这样的存储区域。

[信道估计部分的第二示例]

图11是示出信道估计部分78的第二结构示例的框图。在图11所示的组件之中，用相同的附图标记指示与图7中的相同组件对应的那些组件，并且在下文中可以省略其冗余的描述。

可变延迟缓冲器的延迟量受图11中的信道估计部分78控制的FBE 74提供有两个可变延迟缓冲器。信道估计部分78确定在FBE 74中配备的两个可变延迟缓冲器的延迟量。

PN相关计算部分91再现PN序列，并且计算再现的PN序列和输入信号ID(t)之间的相关性。PN相关计算部分91将计算出的相关值corr(t)输出至相关值储存存储器92以存储在其中。

相关值储存存储器92存储从PN相关计算部分91馈送的一帧的相关值corr(t)。

延迟分布确定部分93基于相关值储存存储器92中存储的一帧的相关值corr(t)进行信道估计。延迟分布确定部分93根据估计的信道确定延迟量“delay1”和“delay2”，并且将表示两个延迟量的信号输出至FBE 74。

图12是示出PN595情况下一帧的其它典型相关值的示意图。

在图12的示例中，在第500个码元上获得相关值corr(500)；在第1880个码元上获得大于相关值corr(500)的相关值corr(1880)；并且在第3400个码元上取得小于相关值corr(1880)的相关值corr(3400)。

例如，延迟分布确定部分93可将在第1880个码元上检测到的相关值corr(t)的绝对值最大的路径B确定为主波。此外，延迟分布确定部分93可将在第3400个码元上检测到的路径C确定为具有1520个码元的延迟量的后回波，并且将在第500个码元上检测到的路径A确定为具有2995个码元的延迟量的另一个后回波。

延迟分布确定部分93以通过FBE 74将滤波器系数分配给被确定为后回波的路径A和C的这种方式确定延迟量“delay1”和“delay2”。

图13是示出可变延迟缓冲器的延迟量受具有图11所示结构的信道估计部分78控制的FBE 74的典型结构的框图。

图13中所示的FBE 74由触发器101-1～101-n、乘法器102-1～102-n、可 变延迟缓冲器103-1和103-2以及加法器104组成。可变延迟缓冲器103-1提供在数据线上，并且插入在触发器101-4和101-5之间。可变延迟缓冲器103-2插入在触发器101-(n-2)和101-(n-1)之间。

硬判决块73输出表示硬判决结果并输入至触发器101-1的信号OD’(t)。信道估计部分78输出表示延迟量“delay1”并输入至可变延迟缓冲器103-1的信号、以及表示延迟量“delay2”并输入至可变延迟缓冲器103-2的信号。将LMS运算块77获得的系数C1(n)设置到乘法器102-1～102-n中的每一个。

触发器101-1～101-n保存向其输入的数据，并且以适当的定时方式输出所保留的数据。

乘法器102-1～102-n将触发器101-1～101-n的输出分别乘以由LMS运算块77建立的系数C1(n)，并且将乘法的结果输出至加法器104。

可变延迟缓冲器103-1将触发器101-4的输出延迟信道估计部分78所获得的延迟量“delay1”，并且将延迟结果输出至触发器101-5。

可变延迟缓冲器103-2将触发器101-(n-2)的输出延迟信道估计部分78所获得的延迟量“delay2”，并且将延迟结果输出至触发器101-(n-1)。

加法器104将从乘法器102-1～102-n馈送的乘法结果加起来，并将总和输出至相加块72作为输出信号OD1(t)。

如上所述，可以将多个可变延迟缓冲器配备在FBE 74的数据线上(即，触发器阵列上)。除了获得两个延迟量“delay1”和“delay2”之外，具有图11中所示结构的信道估计部分78和具有图13的结构的FBE 74进行的处理基本上与上面参照图10说明的处理相同。

[信号处理部分的示例]

可以使用同一共享存储器实现FBE 74的可变延迟缓冲器和信道估计部分78的相关值储存存储器。

图14是示出包括FBE 74和信道估计部分78的信号处理块81的典型结构的框图。在图14的信号处理块81中，单个共享存储器141用以实施在FBE74进行的均衡处理中用于延迟数据的缓冲器以及在信道估计部分78进行的信道估计期间用于存储相关值的存储器两者。

信道估计部分78由PN相关计算部分131、延迟分布确定部分132和可变延迟缓冲器控制部分133组成。将输入信号ID(t)输入至PN相关计算部分 131。

PN相关计算部分131再现PN序列，并且计算再现的PN序列和输入信号ID(t)之间的相关值。将PN相关计算部分131获得的相关值corr(t)供给选择器143。

延迟分布确定部分132将相关计算完成标志CDONE输出至选择器142以及选择器143，由此切换共享存储器141的使用。例如，如果共享存储器141要用于存储相关值，则延迟分布确定部分132将相关计算完成标志CDONE设置为“0”，并且输出该标志。

在共享存储器141要用于存储相关值的情况下，延迟分布确定部分132输出控制信号“flagd”以让共享存储器141存储PN相关计算部分131所获得的相关值corr(t)。在此情况下，经由选择器143将PN相关计算部分131获取的相关值corr(t)馈送至共享存储器141。此外，经由选择器142将控制信号“flagd”供给共享存储器141。

当在共享存储器141中存储一帧的相关值corr(t)时，延迟分布确定部分132基于从共享存储器141得到的一帧的相关值corr(t)(信号rdata)，如上所述那样估计信道。延迟分布确定部分132根据估计的信道确定延迟量“delay”，并且将表示延迟量“delay”的信号输出至可变延迟缓冲器控制部分133。

同时，当信道估计完成并且将共享存储器141设置为用于延迟数据时，延迟分布确定部分132将相关计算完成标志CDONE设置为“1”并且输出该标志。

当提供有来自延迟分布确定部分132的、表示延迟量“delay”的信号时，可变延迟缓冲器控制部分133输出控制信号“flagb”以让共享存储器141用作用于延迟数据的存储器。控制信号“flagb”包括表示延迟量“delay”的信息，并经由选择器142发送至共享存储器141。

FBE 74由触发器151-1～151-6、乘法器152-1～152-6和加法器153组成。将来自硬判决块73并且表示硬判决的结果的信号OD’(t)输入至触发器151-1。

触发器151-1～151-6保存向其输入的数据，并且以适当的定时方式输出所保留的数据。

乘法器152-1～152-6将触发器151-1～151-6的输出分别乘以由LMS运算块77建立的系数C1(n)，并且将乘法的结果输出至加法器153。

加法器153将从乘法器152-1～152-6馈送的乘法结果加起来，并将总和 输出至相加块72作为输出信号OD1(t)。

在从延迟分布确定部分132提供设为“0”的相关计算完成标志CDONE的情况下，选择器142选择从延迟分布确定部分132馈送的控制信号“flagd”，并且将所选择的信号输出至共享存储器141。在从延迟分布确定部分132发送设为“1”的相关计算完成标志CDONE的情况下，选择器142选择可变延迟缓冲器控制部分133提供的控制信号“flagb”，并且将所选择的信号输出至共享存储器141。

当从延迟分布确定部分132提供有设为“0”的相关计算完成标志CDONE时，选择器143从PN相关计算部分131发送的相关值corr(t)，并且将所选择的值输出至共享存储器141。当从延迟分布确定部分132馈送有设为“1”的相关计算完成标志CDONE时，选择器143选择触发器151-4的输出，并且将所选择的输出至共享存储器141。

共享存储器141具有大到足以存储一帧的相关值corr(t)并且充分延迟经由选择器143提供的触发器151-4的输出的容量。当从选择器142馈送控制信号“flagd”时，共享存储器141存储来自选择器143的相关值corr(t)。

此外，当从选择器142提供有控制信号“flagd”时，共享存储器141与控制信号“flagb”协调一致地建立延迟量。共享存储器141将经由选择器143馈送的触发器151-4的输出延迟建立的延迟量，并且将延迟结果输出至触发器151-5。

[均衡处理的示例]

下面参照图15的流程图说明的是按照图14中图示的那样构造的信号处理块81进行的均衡处理的流程。

在步骤S11，延迟分布确定部分132将相关计算完成标志CDONE设为“0”，并且输出该标志。这使得共享存储器141提供有选择器142选择的控制信号“flaga”以及选择器143选择的相关值corr(t)两者。共享存储器141由此用作相关值储存存储器。

在步骤S12，PN相关计算部分131再现PN序列。

在步骤S13，PN相关计算部分131计算再现的PN序列和输入信号ID(t)之间的相关值corr(t)。将PN相关计算部分131获得的相关值corr(t)发送至共享存储器141。

在步骤S14，延迟分布确定部分132输出使得共享存储器141存储PN相关计算部分131获得的相关值corr(t)的控制信号“flagd”。

在步骤S15，延迟分布确定部分132确定是否已经计算出一帧的相关值corr(t)。如果在步骤S15中确定尚未针对一帧计算出的相关值corr(t)，则再次抵达步骤S13并且重复相关值corr(t)的计算。

如果在步骤S15中确定已经计算出一帧的相关值corr(t)，则抵达步骤S16。在步骤S16，延迟分布确定部分132读取共享存储器141中存储的一帧的相关值corr(t)。基于得到的一帧的相关值corr(t)，延迟分布确定部分132估计信道并且与估计的信道协调一致地确定延迟量“delay”。

在步骤S17中，延迟分布确定部分132将相关计算完成标志CDONE设为“1”，并且输出该标志。这使得共享存储器141提供有选择器142选择的控制信号“flagb”以及选择器143选择的触发器151-4的输出两者。共享存储器141由此用于延迟数据。

在步骤S18，可变延迟缓冲器控制部分133经由选择器142将控制信号“flagb”输出至共享存储器141，从而建立延迟量。

在步骤S19，FBE 74通过将共享存储器141用作可变延迟缓冲器，在每个时间点延迟信号OD’(t)，并且使用LMS运算块77建立的系数C1(n)进行运算。FBE 74输出表示卷积运算的结果的信号OD1(t)，并且将该信号发送至相加块72。

在步骤S20，相加块72将FFE71的输出信号OD0(t)和FBE 74的输出信号OD1(t)加起来，以生成输出的均衡信号OD(t)。然后终止均衡处理。

如上所述，可以使用单个共享存储器实现用于FBE 74的可变延迟缓冲器和用于信道估计部分78的相关值储存存储器。这使得可以使单载波均衡部分66的电路规模好像比准备了单个存储器的情况小很多。

可替代地，如上面参照图13说明的那样，可以在FBE 74的数据线上提供多个存储器，存储器之一由FBE 74用于延迟数据，而另一个由信道估计部分78用于存储相关值。

[信号处理部分的另一示例]

除了单载波均衡部分66之外，遵循DTMB标准的接收装置51还包括多载波均衡部分67。一旦接收到通过多载波传输发送的数据，多载波均衡部分 67进行各种运算。可以使三个部分(用于延迟数据的单载波均衡部分66的FBE74；用于存储相关值的信道估计部分78；以及用于进行运算的多载波均衡部分67)共享单个存储器。

图16是示出信号处理块81的另一典型结构的框图。

对于图16中所示的组成信号处理块81的各组件，用相同的附图标记指示与图14中的相同组件对应的那些组件，并且在下文中可以适当地省略其说明。

图16中所示的信号处理块81与图14中的其对应部分的结构不同之处在于，另外配备了选择器161和162。例如，将从控制器68输出的接收模式信号CTYPE输入至选择器161和162，藉此切换共享存储器141的用途。接收模式信号CTYPE指定两种模式之一，所述两种模式为：MC模式，在该模式下，接收装置51接收通过多载波传输发送的数据；以及SC模式，在该模式下，接收装置51接收通过单载波传输发送的数据。

如果接收模式信号CTYPE指定MC模式，则单载波传输用以进行用于接收通过多载波传输发送的数据的操作。如果接收模式信号CTYPE指定SC模式并且如果相关计算完成标志CDONE设为“0”，则共享存储器141用以存储相关值。如果接收模式信号CTYPE指定SC模式并且如果相关计算完成标志CDONE设为“1”，则共享存储器141用于延迟数据。

当接收模式信号CTYPE指定SC模式时，FBE 74的组件与信道估计部分78的那些组件工作。

信道估计部分78的PN相关计算部分131再现PN序列，并且计算再现的PN序列和输入信号ID(t)之间的相关值。将PN相关计算部分131获得的相关值corr(t)提供给选择器143。

在共享存储器141要用于存储相关值的情况下，延迟分布确定部分132将相关计算完成标志CDONE设为“0”，并且输出该标志。

在共享存储器141用于存储相关值的情况下，延迟分布确定部分132输出控制信号“flagd”以便将PN相关计算部分131获得的相关值corr(t)存储在共享存储器141中。如果接收模式信号CTYPE指定SC模式并且如果相关计算完成标志CDONE设为“0”，则经由选择器143和161将PN相关计算部分131获得的相关值corr(t)馈送给共享存储器141。此外，经由选择器142和162将控制信号“flagd”供给共享存储器141。

当在共享存储器141中已经存储了一个帧的相关值时，延迟分布确定部分132基于从共享存储器141得到的一个帧的相关值corr(t)估计信道。延迟分布确定部分132根据估计出的信道确定延迟量“delay”，并且将表示延迟量“delay”的信号输出至可变延迟缓冲器控制部分133。

同时，在信道估计结束并且共享存储器141设为用于延迟数据的情况下，延迟分布确定部分132将相关计算完成标志CDONE设为“1”并且输出该标志。

当从延迟分布确定部分132馈送表示延迟量“delay”的信号时，可变延迟缓冲器控制部分133输出控制信号“flagb”以便让共享存储器141用作用于延迟数据的存储器。控制信号“flagb”包括表示延迟量“delay”的信息，并且将其经由选择器142和162发送至共享存储器141。

FBE 74的触发器151-1～151-6保存向其输入的数据，并且以适当的定时方式输出所保留的数据。

乘法器152-1～152-6将触发器151-1～151-6的输出分别与由LMS运算块77建立的系数C1(n)相乘，并且将乘法结果输出至加法器153。

加法器153将乘法器152-1～152-6馈送的乘法结果加起来，并将总和输出至相加块72作为输出信号OD1(t)。

在从延迟分布确定部分132提供设为“0”的相关计算完成标志CDONE的情况下，选择器142选择从延迟分布确定部分132馈送的控制信号“flagd”，并且将所选择的信号输出至选择器162。在从延迟分布确定部分132发送设为“1”的相关计算完成标志CDONE的情况下，选择器142选择可变延迟缓冲器控制部分133提供的控制信号“flagb”，并且将所选择的信号输出至选择器162。

当从延迟分布确定部分132提供有设为“0”的相关计算完成标志CDONE时，选择器143选择从PN相关计算部分131发送的相关值corr(t)，并且将所选择的值输出至选择器161。当从延迟分布确定部分132馈送有设为“1”的相关计算完成标志CDONE时，选择器143选择触发器151-4的输出，并且将所选择的输出至选择器161。

当接收模式信号CTYPE指定SC模式时，选择器161选择从选择器143馈送的触发器151-4的输出或者相关值corr(t)，并且将所选择的输出至共享存储器141。当接收模式信号CTYPE指定MC模式时，选择器161选择多载波 均衡部分67提供的数据“datam”，并且将所选择的数据输出至共享存储器141。

当接收模式信号CTYPE指定SC模式时，选择器162选择从选择器142馈送的控制信号“flagb”或“flagd”，并且将所选择的信号输出至共享存储器141。当接收模式信号CTYPE指定MC模式时，选择器161选择来自多载波均衡部分67的控制信号“flagm”，并且将所选择的信号输出至共享存储器141。

共享存储器141具有大到足以存储一帧的相关值corr(t)并且充分延迟经由选择器143和161提供的触发器151-4的输出的容量。当从选择器162馈送控制信号“flagd”时，共享存储器141存储来自选择器161的相关值corr(t)。

此外，当从选择器162供有控制信号“flagb”时，共享存储器141以使得将经由选择器161馈送的触发器151-4的输出延迟预定时间段的方式建立延迟量。共享存储器141将从选择器161提供的触发器151-4的输出延迟所建立的延迟量，并且将延迟结果输出至触发器151-5。

当从选择器162馈送控制信号“flagm”时，共享存储器141存储选择器161提供的数据“datam”。

当接收模式信号CTYPE指定MC模式时，多载波均衡部分67使用共享存储器141进行各种运算。多载波均衡部分67输出控制信号“flagm”以便让共享存储器141存储作为写入目标的数据“datam”。此外，多载波均衡部分67可以按照需要从共享存储器141读取数据“datam”。

[多载波均衡部分67的结构]

图17是示出多载波均衡部分67的典型结构的框图。将经由图5中所示的切换部分65提供的输入信号ID(t)输入至PN去除块171。

PN去除块171通过从输入信号ID(t)中减去信道估计块178提供的PN信号的估计值PN’(t)以去除PN信号。PN去除块171将作为结果的数据信号(ID(t)-PN’(t))输出至FFT运算块172。

FFT运算块172对从PN去除块171馈送的数据信号进行FFT，并且将作为结果的数据信号D(f)输出至除法块173。由于通过多载波传输发送的数据信号已经经历了发送装置进行的IFFT运算，因此多载波均衡部分67对数据信号执行FFT运算。数据信号D(f)是频域信号。

除法块173将从FFT运算块172馈送的数据信号D(f)除以从LMS运算 块176提供的信道估计值H(f)，从而生成均衡信号OD(f)并且输出所生成的信号。将来自除法块173的均衡信号OD(f)输出至外部，并且传给硬判决块174和LMS运算块176。

硬判决块174对均衡信号OD(f)进行硬判决，并且将表示硬判决的结果的信号OD’(f)输出至误差计算块175。

误差计算块175从均衡信号OD(f)中减去从硬判决块174提供的信号OD’(f)，并且将作为结果的误差信号E(f)((E(f)＝OD(f)-OD’(f))输出至LMS运算块176。

LMS运算块176对从除法块173提供的均衡信号OD(f)并且对从误差计算块175馈送的误差信号E(f)进行LMS运算，以便在频域上获得信道估计值H(f)。将LMS运算块176获得的信道估计值H(f)发送至用于均衡数据信号D(f)的除法块173以及IFFT运算块177。

IFFT运算块177对从LMS运算块176馈送的信道估计值H(f)进行IFFT运算，并且将时域上的信道估计值C(n)输出至信道估计块178。

信道估计块178由可变系数滤波器构成，该可变系数滤波器对PN再现块179再现的PN序列PN(t)并且对IFFT运算块177提供的、作为信道估计值C(n)的系数C(n)进行卷积运算。信道估计块178将通过卷积运算获得的PN信号的估计值PN’(t)输出至PN去除块171。PN信号的估计值PN’(t)由如下表达式(3)定义：

${\mathrm{PN}}^{,}\left(t\right)=\underset{i=0}{\overset{N\_\mathrm{CHE}-1}{\mathrm{\Σ}}}\mathrm{PN}(t-i)\×C\left(i\right)\·\·\·\left(3\right)$

其中，PN(t)表示PN再现块179再现的PN信号，N_CHE表示构成信道估计块178的滤波器的抽头数。

PN再现块179再现PN序列PN(t)，并且将再现的PN序列输出至信道估计块178。

如上所述，多载波均衡部分67进行各种各样的处理，包括FFT运算块172的FFT运算、硬判决运算块174的硬判决运算、误差计算块175的误差计算和LMS运算块176的LMS运算。这些处理中的至少一些是通过使用单载波均衡部分66的共享存储器141来实施的。

共享存储器141也可以用于进行在一旦接收到通过多载波传输发送的数据时要实施的其它处理，如从多载波均衡部分67输出的均衡信号OD(f)所表 示的数据的去交织。

[将接收装置应用于接收系统的示例]

图18是示出图5的接收装置51应用到的接收系统的第一实施方式的典型配置的框图。

图18中的接收系统由获取部分201、传输信道解码处理部分202和信息源解码处理部分203组成。

获取部分201经由诸如地面数字广播、卫星数字广播、CATV网络、因特网和其它网络(未示出)之类的传输信道获取信号，并且将所获取的信号馈送至传输信道解码处理部分202。例如，图5中所示的接收装置51可以包括在获取部分201中。

传输信道解码处理部分202对获取部分201在传输信道上获取的信号进行包括误差校正的传输信道解码处理，并且将处理后的数据提供给信息源解码处理部分203。

信息源解码处理部分203对已经经历了传输信道解码处理的信号进行信息源解码处理，所述信息源解码处理包括将压缩信息扩展回到原始信号以获取所发送的数据的处理。

即，获取部分201在传输信道上获取的信号可能已经经历了压缩信息以降低数据(如图像和声音)量的压缩编码处理。在这种情况下，信息源解码处理部分203对已经经历了传输信道解码处理的信号进行信息源解码处理(如，将压缩信息扩展回到原始信息的处理)。

如果获取部分201在传输信道上获取的信号尚未经历压缩编码，则信息源解码处理部分203不进行将压缩信息扩展回到原始信息的处理。MPEG(Motion Picture Experts Group，运动图像专家组)解码是扩展处理的示例。此外，除了扩展处理之外，信息源解码处理还可包括解扰。

图18的接收系数可通常应用于接收数字电视广播的电视调谐器。获取部分201、传输信道解码处理部分202和信息源解码部分203每一个均可以构造为独立的设备(硬件(例如，IC(integrated circuit，集成电路))或软件模块)。

可替代地，可以将获取部分201、传输信道解码处理部分202和信息源解码处理部分203一起实现为独立的设备。作为另一替代方案，可以将获取部分201和传输信道解码处理部分202以组合方式实现为独立的设备。作为 进一个替代方案，可以将传输信道解码处理部分202和信息源解码处理部分203以组合方式实现为独立的设备。

图19是示出图5的接收装置51应用到的接收系数的第二实施方式的典型配置的框图。

对于图19中所示的组件，用相同的附图标记指示与图18中的相同组件对应的那些组件，并且在下文适当地以省略其说明。

图19的接收系统与图18的接收系统在配置上的相同之处在于，提供了获取部分201、传输信道解码处理部分202和信息源解码处理部分203。另一方面，图19的接收系统与图18的接收系统在配置上的不同之处在于新提供了输出部分211。

例如，输出部分211可以由用于显示图像的显示单元和用于输出声音的扬声器构成，输出的图像和声音代表来自信息源解码处理部分203的信号。即，输出部分211输出图像和/或声音。

图19的接收系统例如可以应用于接收数字电视广播的电视机或者接收无线电广播的无线电接收器。

如果获取部分201获取的信号尚未经历压缩编码，则直接将传输信道解码处理部分202输出的信号发送至输出部分211。

图20是示出图5的接收装置51应用到的接收系数的第三实施方式的典型配置的框图。

对于图20中所示的组件，用相同的附图标记指示与图18中的相同组件对应的那些组件，并且在下文中适当地省略其说明。

图20的接收系统与图18的接收系统在配置上的相同之处在于提供了获取部分201和传输信道解码处理部分202。另一方面，图20的接收系统与图18的接收系统在配置上的不同之处在于未提供信息源解码处理部分203而是新配备了记录部分221。

记录部分221将传输信道解码处理部分202输出的信号(例如，MPEG格式的TS分组)记录(即，存储)至诸如光盘、硬盘(磁盘)和闪存之类的记录(即，存储)介质。

上面概述的图20的接收系统例如可以应用于记录电视广播的记录器。

作为另一示例，可以在接收系统中提供信息源解码处理部分203。在此设置下，记录部分221可以安排用来记录已经经历了信息源解码处理部分203 进行的信息源解码处理的信号，该信号代表通过解码处理获得的图像和声音。

[计算机的典型结构]

上面描述的一系列处理可以用硬件或软件来执行。在要执行基于软件的处理的情况下，可以将构成软件的程序预先并入至计算机的专用硬件中以便在一旦使用时将其从适当的程序记录介质安装至通用个人计算机类似的设备中。

图21是示出用于使用适当的程序执行一系列的上述处理的计算机的典型结构的框图。

CPU(central processing unit，中央处理单元)251、ROM(read only memory，只读存储器)252和RAM(random access memory，随机存取存储器)253经由总线254互连。

输入/输出接口255进一步连接至总线254。输入/输出接口255连接有：输入设备256，其通常由键盘和鼠标构成；以及输出设备257，其经常由显示单元和扬声器组成。输入/输出接口255还连接有：存储设备258，其一般由硬盘和/或非易失性存储器构成；通信设备259，其通常由网络接口形成；以及驱动器260，其用于驱动可拆卸介质261。

在按照上面概述那样构造的计算机中，CPU 251例如可通过经由输入/输出接口255和总线254将相关程序从存储设备258加载至RAM 253以便运行，以进行一系列的上述处理。

要由CPU 251运行的程序例如可以在其已经从可拆卸介质261得到或者通过有线或无线传输介质(如，局域网、因特网或数字广播)供给之后安装在存储设备258中。

此外，供计算机运行的程序可以以本说明书中描绘的次序(即，基于时间顺序)、并行地或者以另外的适当定时的形式(如，当它们被调用时)进行处理。

本领域的技术人员应当理解，依据设计要求和其它因素可以出现各种修改、组合、部分组合和变更，只要它们在所附权利要求或其等同体的范围内即可。

本公开包含与2010年10月22日向日本专利局提交的日本优先权专利申请JP 2010-237578中公开的主题有关的主题，其全部内容通过引用的方式合并在此。

Claims (5)

1.一种接收装置，包括：

计算部分，其被配置为计算已知信号中包括的数据序列与给定时间点的接收信号之间的相关值；

存储部分，其被配置为具有至少足以用于存储通过使用一帧长的并且添加了所述已知信号的所述接收信号而针对一帧计算出的所述相关值的区域；

均衡部分，其被配置为通过将每个时间点的所述接收信号乘以在该时间点分配给所述接收信号的系数，并且通过将乘法的结果加起来，以均衡所述接收信号；以及

估计部分，其被配置为基于针对一帧在所述存储部分中存储的所述相关值进行信道估计，

其中，所述估计部分基于所述相关值的绝对值的量值以及所述相关值的峰间距离，估计主波和回波的位置，

所述估计部分根据所述信道估计的结果估计可变延迟缓冲器的延迟量，以使得将所述系数分配给变为回波的接收信号。

2.如权利要求1所述的接收装置，

所述均衡部分使得所述可变延迟缓冲器延迟每个时间点的所述接收信号，以使得进行均衡。

3.如权利要求2所述的接收装置，其中，所述存储部分和所述可变延迟缓冲器通过同一存储部分实现。

4.如权利要求3所述的接收装置，其中

所述接收信号是在数字陆地多媒体广播标准下通过单载波传输传送的数据信号，

所述接收装置进一步包括接收部分，其被配置为一旦接收到在数字陆地多媒体广播标准下通过多载波传输传送的数据，则所述接收部分使用用于实现所述存储部分和所述可变延迟缓冲器的同一存储部分进行运算，以便接收通过所述多载波传输传送的数据。

5.一种接收方法，包含：

计算已知信号中包括的数据序列与给定时间点的接收信号之间的相关值；以及

将通过使用一帧长的并且添加了所述已知信号的所述接收信号而针对一帧计算出的所述相关值存储在存储部分中，该存储部分具有至少足以用于存储所述相关值的区域；

通过将每个时间点的所述接收信号乘以在该时间点分配给所述接收信号的系数，并且通过将乘法的结果加起来，以均衡所述接收信号，

基于针对一帧在所述存储部分中存储的所述相关值进行信道估计，

其中，基于所述相关值的绝对值的量值以及所述相关值的峰间距离，估计主波和回波的位置，并且

根据所述信道估计的结果估计可变延迟缓冲器的延迟量，以使得将所述系数分配给变为回波的接收信号。