CN102456391A - 提高ddr控制器效率的方法和装置 - Google Patents

Abstract

本发明涉及数据通讯领域，提供了一种提高DDR控制器效率的方法，包括以下步骤：按时序以队列形式缓存并管理用户命令；将队列中的其它命令与当前操作命令进行比较，获取与当前操作命令之间的关系；在最先输入的命令处于等待状态时，优先提取与当前操作命令之间为同存储体BANK同行ROW的命令输出至双数据率同步动态缓存DDR。本发明还提供了一种提高DDR控制器效率的装置本发明所提供的提高DDR控制器效率的方法或装置，在提高DDR的带宽效率的同时还可降低数据输出延时，节省内部静态缓存的空间消耗。

Description

提高DDR控制器效率的方法和装置

技术领域

本发明涉及数据通讯技术领域，尤其涉及一种提高DDR控制器效率的方法和装置。

背景技术

目前，高速数据存储要求的带宽越来越大，DDR(Double Data Rate，双数据率同步动态缓存)由于价格等多种因素，成为数据存储领域常用的设备。但由于DDR内部的刷新操作以及各种内部结构引起的时间参数约束，使得其总的带宽利用率不高。

在DDR的操作中，相邻命令的关系是同BANK(存储体)同ROW(行)时，可以连续发送读或写命令，而不必发送额外的命令，从而不必等待相应的延时，最终可在DDR的数据总线上出现长时间的有效数据，得到很高的带宽利用率。

其次，当相邻命令的关系为不同BANK时，前后两个命令之间的操作相对独立，后面的命令操作可以不等待前面命令的完全关闭，从而隐藏大部分的命令预充电延时，使得DDR的数据总线上出现较长时间的有效数据，得到较高的带宽利用率。

参照图1，DDR操作命令输入时，tRC是一个对效率影响较大的参数。tRC是指在同一个BANK内，相邻两个命令之间的最小延时。该参数相对较大，对于DDR3芯片来说，tRC为50ns左右，因此，在相邻两个命令出现同BANK不同ROW关系时，50ns时间内只能输出一个Burst的数据，当工作在400MHz时钟下，可以得到的效率仅仅为16％。但当相邻两个命令的关系为同BANK同ROW或者不同BANK时，tRC有可能被隐藏，从而使得其对效率影响降低。

在应用当中，除了要求有高的DDR操作效率之外，还要求设计中的资源和数据输出延时都尽可能小。因此在调整DDR的命令操作顺序的同时，需要考虑命令的先后优先级。保证了先进的命令先得到执行可以很好的降低资源和数据输出延时。

现有DDR提高效率的策略是根据命令所在的BANK不同，分为不同的命令组，在操作DDR时，在不同的命令组进行轮询，从而避免相邻两个命令之间出现同BANK不同ROW的关系，主要利用不同BANK命令之间操作的相对独立性，隐藏大部分的等待延时。这种策略的着眼点只在DDR的操作效率，不能兼顾用户命令的前后输入顺序，容易造成前面进入的命令长时间得不到服务，导致数据延时增大，或者大量数据在静态缓存中积压，浪费静态缓存资源。

发明内容

本发明的主要目的在于提供一种提高DDR控制器效率的方法和装置，旨在降低数据输出延时，节省内部静态缓存的空间消耗。

本发明提供一种提高DDR控制器效率的方法，包括以下步骤：

按时序以队列形式缓存并管理用户命令；

将队列中的其它命令与当前操作命令进行比较，获取与当前操作命令之间的关系；

在最先输入的命令处于等待状态时，优先提取与当前操作命令之间为同存储体BANK同行ROW的命令输出至双数据率同步动态缓存DDR。

优选地，所述按时序以队列形式缓存并管理用户命令具体包括：

将先输入的命令缓存在队头，后输入的缓存在队尾；

在队列中某个单元的命令被读取时，将其后面的命令集体前移，覆盖被读取的单元，完成队列的更新。

优选地，所述按时序以队列形式缓存并管理用户命令还包括：

接收BANK状态信息；所述BANK状态信息包含可被直接操作的BANK的信息；

根据BANK状态信息生成与可被直接操作的BANK对应命令的标识信号；

输出所述标识信号，以获取队列中最先输入且可直接执行操作的命令的位置信息。

优选地，所述在最先输入的命令处于等待状态时，优先提取与当前操作命令之间为同存储体BANK同行ROW的命令输出至双数据率同步动态缓存DDR包括：

在队列中不包含与当前操作命令之间为同BANK同ROW关系的命令时，根据所述位置信息提取与对应的命令输出至DDR。

优选地，上述方法还可包括：

在最先输入的命令与当前操作命令的关系为同BANK不同ROW，而后续命令中又存在同BANK同ROW命令时，计算最先输入的命令等待的时钟数tRC；

当tRC满足时，提示停止当前同BANK同ROW命令的输出。

本发明提供一种提高DDR控制器效率的装置，包括：

缓存调序模块，用于按时序以队列形式缓存并管理用户命令；

主控模块，用于将队列中的其它命令与当前操作命令进行比较，获取与当前操作命令之间的关系；

比较输出模块，用于在最先输入的命令处于等待状态时，优先提取与当前操作命令之间为同存储体BANK同行ROW的命令输出至双数据率同步动态缓存DDR。

优选地，所述缓存调序模块具体用于：

将先输入的命令缓存在队头，后输入的缓存在队尾；

在队列中某个单元的命令被读取时，将其后面的命令集体前移，覆盖被读取的单元，完成队列的更新。

优选地，所述缓存调序模块还用于：

接收BANK状态信息；所述BANK状态信息包含可被直接操作的BANK的信息；

根据BANK状态信息生成与可被直接操作的BANK对应命令的标识信号；

输出所述标识信号，以获取队列中最先输入且可直接执行操作的命令的位置信息。

优选地，所述比较输出模块还用于：

在队列中不包含与当前操作命令之间为同BANK同ROW关系的命令时，根据所述位置信息提取与对应的命令输出至DDR。

优选地，上述装置还可包括：

时钟计算模块，用于在最先输入的命令与当前操作命令的关系为同BANK不同ROW，而后续命令中又存在同BANK同ROW命令时，计算最先输入的命令等待的时钟数tRC；

提示模块，用于当tRC满足时，提示停止当前同BANK同ROW命令的输出。

本发明所提供的提高DDR控制器效率的方法或装置，采用队列的形式缓存用户命令，保持了命令的先后顺序；并且可以使得同BANK同ROW或者不同的命令得到提前操作，与现有的DDR提效方法相比，在提高DDR的带宽效率的同时还可降低数据输出延时，节省内部静态缓存的空间消耗。

附图说明

图1为现有技术中DDR的操作时序图；

图2为本发明的一个实施方式中提高DDR控制器效率的方法的流程图；

图3为本发明的一个实施例中队列的操作示意图；

图4为本发明的一个实施例中以队列形式缓存并管理命令的步骤流程图；

图5为本发明的一个实施例中获取不同BANK命令位置的步骤流程图；

图6为本发明的一个实施例中提高DDR控制器效率的方法的流程图图；

图7为本发明的一个实施方式中提高DDR控制器效率的装置的结构示意图；

图8为本发明的一个实施例中提高DDR控制器效率的装置的结构示意图。

本发明目的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

图2示出了本发明的一个实施方式中提高DDR控制器效率的方法的流程，该流程包括以下步骤：

步骤S10，按时序以队列形式缓存并管理用户命令；在一实施例中，可利用一移位寄存器实现按时序以队列形式缓存并管理用户命令，例如当有多个用户命令输入时，按照先后顺序缓存在移位寄存器的各存储单元。在一具体示例中，该移位寄存器不仅仅在头部有命令输出口，每个存储单元也都有命令输出口，可按队头至队尾顺序输出命令，也可随机抽取命令输出。

步骤S20，将队列中的其它命令与当前操作命令进行比较，获取与当前操作命令之间的关系；DDR包括MC(Memory Controller，内存控制器)模块，该MC模块是DDR的主控模块，可产生控制命令并发送至DDR芯片，还可获取DDR芯片中各BANK的状态信息BANKSTATE等。命令被缓存后，可通过MC模块将队列中的其它命令与当前操作命令进行相等比较，获取移位寄存器中与当前操作命令关系较好的命令，例如与当前操作命令之间是同BANK同ROW或者不同BANK的命令，以便进行操作，以提高带宽利用率。

步骤S30，在最先输入的命令处于等待状态时，优先提取与当前操作命令之间为同存储体BANK同行ROW的命令输出至双数据率同步动态缓存DDR。在当前操作命令在执行操作时，最先输入的命令处于等待状态。但其与当前操作命令之间的关系可能不佳，例如与当前操作命令之间可能是同BANK但不同ROW的关系，不一定是下一个执行命令；而等待的时间tRC又较长，此时，可将上述比较结果输出至优先编码器，通过优先编码器输出至DDR中可MC模块，产生控制命令对DDR进行读、写操作，从而在提高带宽利用率的同时，实现按命令先后顺序对DDR的操作。

本发明实施方式通过以队列形式缓存命令，并随机抽取与当前操作命令同BANK同ROW的命令进行操作，实现在提高DDR的带宽效率的同时，降低了数据输出延时，节省了内部静态缓存的空间消耗。

参照图3和图4，在一实施例中，上述步骤S10可进一步包括：

步骤S11，将先输入的命令缓存在队头，后输入的缓存在队尾；将队头至队尾按先后输入顺序排列命令，简单的保证了命令输入的先后顺序，成本较低且实现较为容易。

步骤S12，在队列中某个单元的命令被读取时，将其后面的命令集体前移，覆盖被读取的单元，完成队列的更新。本实施例中队列更新也按输入顺序进行，在下次命令输出时也能体现先后顺序，进一步降低了数据输出延时，节省了内部静态缓存的空间消耗。

参照图5，上述步骤S10还可包括：

步骤S14，接收BANK状态信息；所述BANK状态信息包含可被直接操作的BANK的信息；可利用MC模块获取各BANK状态信息并输出至移位寄存器。该BANK状态信息以BIT MAP的形式输入，标识DDR当前时刻各个BANK是否被占用或者是否可以执行激活操作。

步骤S15，根据BANK状态信息生成与可被直接操作的BANK对应命令的标识信号；上述被缓存在移位寄存器中的命令，各对应一个DDR芯片中BANK的操作地址，根据上述BANK状态信息，可生成对应命令的标识信号，以指示该命令所对应的BANK是否可以被立刻执行DDR的读或写操作，如此一来就可以得到多个信号线，以便输出。

步骤S16，输出所述标识信号，以获取队列中最先输入且可直接执行操作的命令的位置信息。将上述信号线接至一优先编码器，就可以得到当前时刻，最先进入移位寄存器并且可以直接激活操作的命令所在的位置。

上述步骤S30中可包括：在队列中不包含与当前操作命令之间为同BANK同ROW关系的命令时，根据所述位置信息提取与对应的命令输出至DDR。例如，可通过优先编码器根据标识信号对信号进行处理提取与对应的命令输出至DDR。本发明实施例优先执行同BANK同ROW命令，其次执行不同BANK关系的地址，可进一步达到提高DDR带宽利用率的目的。

参照图6，在一实施例中，上述方法还可包括以下步骤：

步骤S40，在最先输入的命令与当前操作命令的关系为同BANK不同ROW，而后续命令中又存在同BANK同ROW命令时，计算最先输入的命令等待的时钟数tRC；

步骤S50，当tRC满足时，提示停止当前同BANK同ROW命令的输出。在队头命令与当前操作命令的关系为同bank不同row，而后续一直有同bank同row的命令出现时，会导致队头一直得不到服务。为了避免队头地址出现过多额外的时间等待，可以给队头在该情况下采用一个保护机制，通过计算队头地址等待的时钟数，当tRC满足之后，向外部MC模块发出信号，提示停止当前同BANK同ROW命令的输出。

本发明提供一种提高DDR控制器效率的装置，参照图7，在一实施方式中，该装置包括：

缓存调序模块10，用于按时序以队列形式缓存并管理用户命令；在一实施例中，缓存调序模块10可以为移位寄存器，可将用户输入的命令按先后顺序缓存在各存储单元。移位寄存器不仅仅在头部有命令输出口，每个存储单元也都有命令输出口，可按队头至队尾顺序输出命令，也可随机抽取命令输出。

主控模块20，用于将队列中的其它命令与当前操作命令进行比较，获取与当前操作命令之间的关系；在一实施例中，主控模块20可以是DDR中的MC模块，可产生控制命令并发送至DDR芯片，还可获取DDR芯片中各BANK的状态信息BANKSTATE等。命令被上述缓存调序模块10缓存后，可通过MC模块将队列中的其它命令与当前操作命令进行相等比较，获取移位寄存器中与当前操作命令关系较好的命令，例如与当前操作命令之间是同BANK同ROW或者不同BANK的命令，以便进行操作，以提高带宽利用率。

比较输出模块30，用于在最先输入的命令处于等待状态时，优先提取与当前操作命令之间为同存储体BANK同行ROW的命令输出至双数据率同步动态缓存DDR。在一实施例中，比较输出模块30可以是一优先编码器。在当前操作命令在执行操作时，最先输入的命令处于等待状态。但其与当前操作命令之间的关系可能不佳，例如与当前操作命令之间可能是同BANK但不同ROW的关系，不一定是下一个执行命令；而等待的时间tRC又较长，此时，可将上述比较结果输出至优先编码器，通过优先编码器输出至DDR中可MC模块，产生控制命令对DDR进行读、写操作，从而在提高带宽利用率的同时，实现按命令先后顺序对DDR的操作。

在一实施例中，上述缓存调序模块10可具体用于：

将先输入的命令缓存在队头，后输入的缓存在队尾；

在队列中某个单元的命令被读取时，将其后面的命令集体前移，覆盖被读取的单元，完成队列的更新。

例如，可通过移位寄存器对命令进行缓存，先进入的命令缓存在队列的头部，后进的则存在队列的尾部，体现命令的先后顺序。

缓存调序模块10还可用于：

接收BANK状态信息；所述BANK状态信息包含可被直接操作的BANK的信息；可利用MC模块获取各BANK状态信息并输出至移位寄存器。该BANK状态信息以BIT MAP的形式输入，标识DDR当前时刻各个BANK是否被占用或者是否可以执行激活操作。

根据BANK状态信息生成与可被直接操作的BANK对应命令的标识信号；上述被缓存在移位寄存器中的命令，各对应一个DDR芯片中BANK的操作地址，根据上述BANK状态信息，可生成对应命令的标识信号，以指示该命令所对应的BANK是否可以被立刻执行DDR的读或写操作，如此一来就可以得到多个信号线，以便输出。

输出所述标识信号，以获取队列中最先输入且可直接执行操作的命令的位置信息。将上述信号线接至一优先编码器，就可以得到当前时刻，最先进入移位寄存器并且可以直接激活操作的命令所在的位置。

在一实施例中，上述比较输出模块30还用于：

在队列中不包含与当前操作命令之间为同BANK同ROW关系的命令时，根据位置信息提取与对应的命令输出至双数据率同步动态缓存DDR。例如，当上述信号线接入到优先编码器时，可通过优先编码器对信号进行处理提取与对应的命令输出至DDR。

参照图8，在一实施例中，上述装置还包括：

时钟计算模块40，用于在最先输入的命令与当前操作命令的关系为同BANK不同ROW，而后续命令中又存在同BANK同ROW命令时，计算最先输入的命令等待的时钟数tRC；

提示模块50，用于当tRC满足时，提示停止当前同BANK同ROW命令的输出。

在队头命令与当前操作命令的关系为同bank不同row，而后续一直有同bank同row的命令出现时，会导致队头一直得不到服务。为了避免队头地址出现过多额外的时间等待，可以给队头在该情况下采用一个保护机制，通过时钟计算模块40计算队头地址等待的时钟数，当tRC满足之后，提示模块50向主控模块20发出信号，提示停止当前同BANK同ROW命令的输出。

以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种提高DDR控制器效率的方法，其特征在于，包括以下步骤：

按时序以队列形式缓存并管理用户命令；

将队列中的其它命令与当前操作命令进行比较，获取与当前操作命令之间的关系；

在最先输入的命令处于等待状态时，优先提取与当前操作命令之间为同存储体BANK同行ROW的命令输出至双数据率同步动态缓存DDR。

2.如权利要求1所述的提高DDR控制器效率的方法，其特征在于，所述按时序以队列形式缓存并管理用户命令具体包括：

将先输入的命令缓存在队头，后输入的缓存在队尾；

在队列中某个单元的命令被读取时，将其后面的命令集体前移，覆盖被读取的单元，完成队列的更新。

3.如权利要求2所述的提高DDR控制器效率的方法，其特征在于，所述按时序以队列形式缓存并管理用户命令还包括：

接收BANK状态信息；所述BANK状态信息包含可被直接操作的BANK的信息；

根据BANK状态信息生成与可被直接操作的BANK对应命令的标识信号；

输出所述标识信号，以获取队列中最先输入且可直接执行操作的命令的位置信息。

4.如权利要求3所述的提高DDR控制器效率的方法，其特征在于，所述在最先输入的命令处于等待状态时，优先提取与当前操作命令之间为同存储体BANK同行ROW的命令输出至双数据率同步动态缓存DDR包括：

在队列中不包含与当前操作命令之间为同BANK同ROW关系的命令时，根据所述位置信息提取与对应的命令输出至DDR。

5.如权利要求1至3中任一项所述的提高DDR控制器效率的方法，其特征在于，还包括：

在最先输入的命令与当前操作命令的关系为同BANK不同ROW，而后续命令中又存在同BANK同ROW命令时，计算最先输入的命令等待的时钟数tRC；

当tRC满足时，提示停止当前同BANK同ROW命令的输出。

6.一种提高DDR控制器效率的装置，其特征在于，包括：

缓存调序模块，用于按时序以队列形式缓存并管理用户命令；

主控模块，用于将队列中的其它命令与当前操作命令进行比较，获取与当前操作命令之间的关系；

比较输出模块，用于在最先输入的命令处于等待状态时，优先提取与当前操作命令之间为同存储体BANK同行ROW的命令输出至双数据率同步动态缓存DDR。

7.如权利要求6所述的提高DDR控制器效率的装置，其特征在于，所述缓存调序模块具体用于：

将先输入的命令缓存在队头，后输入的缓存在队尾；

在队列中某个单元的命令被读取时，将其后面的命令集体前移，覆盖被读取的单元，完成队列的更新。

8.如权利要求7所述的提高DDR控制器效率的装置，其特征在于，所述缓存调序模块还用于：

接收BANK状态信息；所述BANK状态信息包含可被直接操作的BANK的信息；

根据BANK状态信息生成与可被直接操作的BANK对应命令的标识信号；

输出所述标识信号，以获取队列中最先输入且可直接执行操作的命令的位置信息。

9.如权利要求8所述的提高DDR控制器效率的装置，其特征在于，所述比较输出模块还用于：

在队列中不包含与当前操作命令之间为同BANK同ROW关系的命令时，根据所述位置信息提取与对应的命令输出至DDR。

10.如权利要求6至9中任一项所述的提高DDR控制器效率的装置，其特征在于，还包括：

时钟计算模块，用于在最先输入的命令与当前操作命令的关系为同BANK不同ROW，而后续命令中又存在同BANK同ROW命令时，计算最先输入的命令等待的时钟数tRC；

提示模块，用于当tRC满足时，提示停止当前同BANK同ROW命令的输出。

Images