CN102455390A - 一种相序检测电路、控制板及相序保护装置 - Google Patents

Abstract

本发明公开了一种用于三相电源的相序检测电路，包括电源信号采集模块(410)和判断模块(420)。判断模块(420)包括比较单元(421a～421c)和延时单元(422a～422c)，并被配置成：由比较单元(421a～421c)分别将各相的采集结果信号与期望的电压波形信号比较，并分别输出各相的比较结果信号；以及由延时单元(422a～422c)分别接收比较结果信号，并分别在延迟一设定时间段内反复检测各相的比较结果信号，且之后分别输出各相的相序检测结果信号。本发明的相序检测电路具有定时精度高、适用范围广、对CPU和软件的负载均较轻且能够用于非实时操作系统下的特性。

Description

一种相序检测电路、控制板及相序保护装置

技术领域

本发明涉及使用三相电源的设备的相序保护，且更具体地，涉及一种集成在控制板上的相序检测电路。

背景技术

相序保护主要用于防止因三相电源接线问题导致的缺相、逆相，以避免对使用三相电源的设备造成功能性和安全性的损坏。

目前，一般使用专用的外置相序保护器，或者使用集成有相序检测电路的控制板通过硬件或软硬件结合的方式来实现相序保护功能。其中，相序保护器是外购的专用设备，一般只能实现供应商预先提供的功能，价格较高、功能较少且自由度较小。而集成在控制板上的相序检测电路则可根据客户自己的需求自行设计，自由度较高、价格较低且应用范围较广。

参照图1，其中示意性示出了常规的集成在控制板上的相序检测电路的配置。

如图1所示，常规的相序检测电路100主要包括电源信号采集模块110和判断模块120。其中，电源信号采集模块110通常可以由硬件实现，而判断模块120则不仅可以用纯硬件的方式实现，而且还可以用软硬件结合的方式实现。

下面，将分别就电源信号采集模块和判断模块对常规相序检测电路进行说明。

参照图2和图3，其中，图2示意性示出了常规相序检测电路的电源信号输入方式，图3示出了常规相序检测电路的电压缺陷。

1)电源信号采集模块

在集成在控制板上的相序检测电路中，根据判断模块方案的不同，电源信号采集模块的方案也不一样。通常，电源信号采集模块可以采用如下方案：检测中心线是否带电；通过电阻分压或变压器降压后再进行半波或全波整流，或者通过电阻分压或变压器降压后再转换成方波或既定电压的既定频率、相位的信号。

如图2所示，以上方案都必须有中心线N，用于作为三条火线A、B、C的基准电压线以取得相电压，或者用于检测中心线是否带电，以便判断是否缺相或逆相。因此，上述方案都只能用于三相四线制或三相五线制电源，而无法用于三相三线制电源，从而令其使用范围受到限制。

同时，如图3所示，以上方案都是基于既定输入电压而设计的，并且电压信号采集模块310输出的都是既定电压幅值的信号以供后续电路320使用。如果是应用其他输入电压的场合，则需要根据具体情况重新计算，甚至有可能需要重新设计整个模块。

2)判断模块

如前所述，集成在控制板上的相序检测电路中的判断模块可以通过纯硬件的方式或软硬件结合的方式来实现。

对于纯硬件的实现方式，对控制板的CPU无负载或负载较轻，对软件的实时性要求不高。但是功能单一，而且设计完成后无法随时修改，应用范围较窄，如果改变应用场合则需重新设计。另外，如果使用例如单稳态触发器等来提供定时功能，则一般都采用RC振荡电路作为时钟源，因而无法改变定时时间。而且，随着元器件老化和温漂，参数会发生变化，影响定时精度，性能上远远不如集成电路。

对于软硬件结合的实现方式，定时精度高，可以根据具体的应用场合设计不同的算法，适用性较广。如果结合合适的人机界面，则可能无需重新设计即可适应不同的应用场合。但是，不管具体的理论模型和算法有什么区别，对程序的实时性要求都较高。如果算法不理想，则对软件的负载较重，影响相序保护功能。另外，对于一些非实时操作系统下的软件设计，由于操作系统的原因，几乎无法满足应用的要求，起不到保护的作用。

因此，迫切需要一种新型的相序检测电路，期望该相序检测电路能够具有定时精度高、适用范围广、对CPU和软件的负载均较轻且能够用于非实时操作系统下的特性。

发明内容

在发明内容部分引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为解决现有技术定时精度不高、适用范围较窄、对CPU和软件的负载都较重且不能够用于非实时操作系统下的问题，本发明提供了一种用于三相电源的相序检测电路，包括：电源信号采集模块(410)，利用虚拟中心线(N’)分别采集所述三相电源的各相的电压信号，并分别输出各相的采集结果信号；和判断模块(420)，接收所述采集结果信号，并且基于所述采集结果信号判断所述三相电源是否缺相以及是否逆相，并分别输出各相的相序检测结果信号。其中，所述判断模块(420)包括比较单元(421a～421c)和延时单元(422a～422c)，并且被配置成：由所述比较单元(421a～421c)分别将各相的所述采集结果信号与期望的电压波形信号进行比较，并分别输出各相的比较结果信号；以及由所述延时单元(422a～422c)分别接收由所述比较单元(421a～421c)输出的各相的所述比较结果信号，并分别在延迟一设定时间段内反复检测各相的所述比较结果信号，且之后分别输出各相的所述相序检测结果信号。

优选地，所述电源信号采集模块(410)包括：虚拟中心线生成单元(411)，用于为所述三相电源生成所述虚拟中心线(N’)；和电压隔离单元(412)，连接到所述虚拟中心线生成单元(411)，用于将由所述三相电源的各相输出的交流电压信号转换为特定的直流方波信号。

优选地，所述虚拟中心线生成单元(411)通过将所述三相电源的各相分别经由电阻(R1、R2、R3)连接在一起而生成所述虚拟中心线(N’)。

优选地，所述电压隔离单元(412)由光电耦合器(U1、U2、U3)构成，所述光电耦合器(U1、U2、U3)的初级分别连接到所述三相电源的各相，且所述光电耦合器(U1、U2、U3)的次级分别连接到所述电阻(R1、R2、R3)。

优选地，所述设定时间段是根据不同的应用要求而由不同的软硬件设计来实现的。

优选地，所述设定时间段为0.2、0.6或1.4秒。

优选地，所述反复检测是随机的或周期性的。

优选地，当所述三相电源的三相中仅一相缺相时，所述相序检测电路能够检测出是哪一相缺相。

本发明还提供了一种控制板，包括上述的相序检测电路，所述相序检测电路集成在所述控制板上。

本发明还提供了一种相序保护装置，包括上述的相序检测电路。

根据本发明的相序检测电路具有定时精度高、适用范围广、对CPU和软件的负载均较轻且能够用于非实时操作系统下的特性。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在所有附图中，相同的元件/部件用相同或相似的附图标记表示。其中：

图1是常规相序检测电路的配置示意图；

图2是常规相序检测电路的电源信号输入方式示意图；

图3示出了常规相序检测电路的电压缺陷；

图4是根据本发明优选实施例的相序检测电路的系统配置框图；

图5是根据本发明优选实施例的虚拟中心线生成的示意图；

图6是根据本发明优选实施例的电压隔离单元的示意图，其中用光电耦合器构成电压隔离单元；

图7是根据本发明优选实施例的判断模块的总体配置的示意图；

图8A是根据本发明优选实施例的判断模块中与A相缺相检测及逆相检测相应的配置的示意图；

图8B是根据本发明优选实施例的判断模块中与B相缺相检测相应的配置的示意图；

图8C是根据本发明优选实施例的判断模块中与C相缺相检测相应的配置的示意图；

图9是根据本发明优选实施例的电源信号采集模块的电路图；

图10示出了根据本发明优选实施例的由电源信号采集模块输出的转换后的波形；

图11是根据本发明优选实施例的判断模块的电路图；以及

图12是根据本发明优选实施例的相序检测电路的软件流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底了解本发明，将在下面做出详细的描述，以便说明根据本发明的相序检测电路的主要配置及其工作原理。显然，本发明的施行并不限于三相电源相序保护相关技术领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

下面，将参照图4-6以及图8A-C详细说明根据本发明的优选实施例。

首先，参照图4说明根据本发明优选实施例的相序检测电路的系统配置。

如图4所示，根据本发明优选实施例的相序检测电路包括电源信号采集模块410和判断模块420。其中，电源信号采集模块410利用虚拟中心线分别采集被测三相电源的A、B、C相的电压信号，并分别输出A、B、C相各相的采集结果信号。判断模块420接收被测三相电源的A、B、C相各相的采集结果信号，并基于A、B、C相各相的采集结果信号判断被测三相电源是否缺相以及是否逆相，并分别输出各相的相序检测结果信号。

具体而言，电源信号采集模块410的功能是将被测三相电源的输出信号转换为特定电压、频率、相位特征的直流方波信号。电源信号采集模块410将被测三相电源的三路火线的相电压分别转换为特定电压、频率、相位特征的直流方波信号，作为采集结果信号发送到判断模块420。判断模块420主要由三路硬件逻辑电路组成。其中，一路包括逆相及A相缺相波形比较单元421a和可编程延时单元422a，该路硬件逻辑电路接收被测三相电源的A、B、C相三相的采集结果信号，用于同时检测A相是否缺相及被测三相电源是否逆相。另外两路分别包括B相缺相波形比较单元421b和可编程延时单元422b以及C相缺相波形比较单元421c和可编程延时单元422c，这两路硬件逻辑电路分别接收B相和C相的采集结果信号，用于分别检测B相和C相是否缺相。在检测过程中，波形比较单元421a、421b和421c分别将三路比较结果输出到后续的延时电路，再经由后续的延时电路最终输出相序检测结果。

更具体而言，电源信号采集模块410包括虚拟中心线生成单元411和电压隔离单元412。其中，虚拟中心线生成单元411用于为被测三相电源生成虚拟中心线N’。电压隔离单元412，连接到虚拟中心线生成单元411，用于将由所述三相电源的A、B、C相各相输出的交流电压信号转换为特定电压、频率、相位特征的直流方波信号。

判断模块420包括比较单元421a～421c和延时单元422a～422c。其中，比较单元421a～421c分别将由电源信号采集模块410输出的A、B、C相各相的电压波形信号(采集结果信号)与期望的电压波形信号进行比较，并分别输出各相的比较结果信号。延时单元422a～422c分别接收由所述比较单元421a～421c输出的比较结果信号，并且分别在延迟一设定时间段内反复检测所述比较结果信号来确定最终相序检测结果，且之后分别输出各相的相序检测结果信号。其中，所述反复检测可以是随机的或周期性的。

接下来，将参照图5和图6详细说明根据本实施例的电源信号采集模块。

1)电源信号采集模块

如前所述，在本发明中，电源信号采集模块采用硬件的方式实现，并且包括两个单元：虚拟中心线生成单元和电压隔离单元。

参照图5，其中示意性示出了生成虚拟中心线的三路火线连接关系。

如图5所示，在如图4中所示的虚拟中心线生成单元411中，通过选择合适阻值和功率的电阻，将三路火线A、B、C连接在一起，形成一条虚拟中心线N’。因为有此虚拟中心线N’，使得本发明无需额外的中心线即可获得相电压。既可以适应国内的三相四线或三相五线制电源，也可适应某些国家或国内某些场所的三相三线制电源。因此，本发明无需为适应不同的电源供电标准而更改设计，从而扩展了应用范围。

参照图6，其中示出了根据本发明的电压隔离单元的示意图。

如图6所示，在如图4中所示的电源信号采集模块410中，使用合适耐压参数的光电耦合器613构成用于交直流信号转换的电压隔离单元612，以将被测三相电源的A、B、C相各相输出的相电压从交流电压信号转换为特定电压、频率、相位特征的直流方波信号。需要说明的是，在本实施例中，采用三个光电耦合器构成电压隔离单元612，用于分别转换A、B、C三相的相电压。在此转换过程中，由于光电耦合器隔离耐压能力较大，并且数千伏耐压的光电耦合器非常容易购得，因而可以有效地适应现场不同的电源电压。这样，本发明无需为适应具有不同幅值、频率的电源电压而更改设计，从而进一步极大地扩展了应用范围。

接下来，将参照图7和图8A-C详细说明根据本实施例的判断模块。

2)判断模块

参照图7，其中示意性示出了根据本发明的判断模块的总体配置。

如前所述，在本发明中，判断模块采用软硬件结合的方式实现，并且包括两个单元：比较单元721和延时单元722。

如图7所示，判断模块主要由硬件电路构成，并通过软件随时设定延迟时间。所述硬件电路可将相序检测结果信号发送到后续的控制模块(图中未示出)，并通知CPU内的软件，软件只需空闲时检查结果即可。所述硬件电路也可以将结果直接报告给CPU并由CPU自行处理。由于除了延迟时间由软件根据需要随时调整之外其余全部由硬件完成，所以这种判断模块解决了常规的由软硬件结合方式实现的判断模块中软件实时性要求高、CPU负载重的问题。另外，这种判断模块对实时性无特殊要求，即使软件使用WinCE等非实时操作系统，也仍然能够可靠地完成相序检测功能。

参照图8A-C，其中分别详细示出了判断模块中与被测三相电源的A、B、C三相缺相检测相应的配置。

在图8A-C中，进一步细化，根据本实施例的判断模块的硬件电路包括三路独立的逻辑电路，可分别报告相序检测结果。其中，如图8A所示，一路逻辑电路接收由电源信号采集模块输出的A、B、C相的电压信号，以同时检测该路火线(即，A相)是否缺相，并且完成逆相检测。如图8B和8C所示，另外两路逻辑电路分别接收由电源信号采集模块输出的B相或C相的电压信号，以检测对应的一路火线(即，B或C相)是否缺相。因此，该判断模块可直接确定三相电源是否缺相或逆相以及A、B、C相中哪一相缺相(如果仅有一相缺相的情况下)，功能较强。另外，此三路电路都可随时通过软件独立地设置各自的延迟时间，适用范围较广。

根据本实施例的判断模块功能较多，可适应不同的被保护对象，克服了纯硬件方案功能单一、设计后无法随时修改、应用范围较窄的缺点，扩展了应用范围。另外，在此类判断模块中，所有的时钟源都在集成电路内部，无温漂和老化的问题，从而解决了常规判断模块中纯硬件设计定时精度差和可靠性不高的问题。

总之，根据本实施例的判断模块，既有纯硬件实现方案对CPU负载轻、实时性要求不高的优点，又比一般纯硬件实现方案功能多、适用范围广、定时精度和可靠性更高。既有一般软硬件结合实现方案功能多、使用灵活、适用范围广的优点，又避免了软件负载重、实时性要求高的缺点。

下面，将参照图9-11对根据本发明优选实施例的相序检测电路的硬件配置和工作原理做更为详尽的说明。

参照图9，其中示出了根据本发明优选实施例的电源信号采集模块的示例性电路图。

如图9所示，被测三相电源的A、B、C相分别通过作为限流电阻的大功率电阻R1、R2和R3而连接到一起，形成了一条虚拟中心线N’，并且这三相也分别连接到光电耦合器U1、U2和U3的初级。

当三相中的任意一相的电压比虚拟中心线N’的电压高、并且电压差可导致光电耦合器U1、U2、U3中与该相对应的一个光电耦合器的初级有电流流过时，将会使得该对应的光电耦合器的次级导通，此时信号输出端Sig_A、Sig_B、Sig_C中与之对应的一个信号输出端会被拉到低电平(GND)。反之，如果三相中的任意一相的电压比虚拟中心线N’的电压低，则光电耦合器U1、U2、U3中与该相对应的一个光电耦合器的初级就没有电流流过，将会使得该对应的光电耦合器的次级断开，此时信号输出端Sig_A、Sig_B、Sig_C中与之对应的一个信号输出端会被拉到高电平(VCC)。在此过程中，电阻R5、R7、R9起到限流的作用；电阻R4、R6、R8起到分压和电压上拉的作用；电容C1、C2、C3起到滤波的作用。

通过如图9所示的电源信号采集模块，当A、B、C三相未缺相和逆相时，信号输出端Sig_A、Sig_B、Sig_C将相应地产生与电源频率相同的周期性的方波信号，具体波形如图10所示；并且信号输出端Sig_A、Sig_B、Sig_C的周期性的方波信号之间将有120°的相位差，具体波形相位差如图10所示。

如果A、B、C缺相或逆相，将导致信号输出端Sig_A、Sig_B、Sig_C所输出的电压波形信号(采集结果信号)的波形与期望的电压波形信号的波形(如图10所示)不同，因而可通过如图11所示的判断模块检测出来。

其中，如果只有一相缺相，则信号输出端Sig_A、Sig_B、Sig_C中与该相对应的一个信号输出端将输出高电平(VCC)，而与另外两相对应的两个信号输出端仍然可以产生与电源频率相同的周期性的方波信号，从而可通过如图11所示的判断模块检测出哪一相缺相。如果两相或三相缺相，由于无法形成回路，Sig_A、Sig_B、Sig_C都始终为高电平(VCC)，则无法判断出哪一相缺相，而会判断出三相都有问题。

参照图11，其中示出了根据本发明优选实施例的判断模块的示例性电路图。

看门狗定时IC-X5045(U4、U5、U6)的主要功能有两个：EEPROM存储器和看门狗定时器。在本发明优选实施例中仅仅使用它的看门狗定时器作用。主要功能是：如果其/CS引脚在延迟一设定时间段内始终无法接收到下降沿，则对应的看门狗IC的REST引脚将产生高电平(VCC)。从而可以起到波形检测和延时反复检测的功能，并同时用REST引脚的高电平(VCC)作为检测结果。

如图11所示，图9中与B相、C相对应的输出端Sig_B、Sig_C的周期性电压波形将直接输入看门狗定时IC(U5、U6)的/CS引脚。如果B相或C相缺相，则图9中对应的输出端Sig_B、Sig_C将始终为高电平(VCC)，那么对应的看门狗IC(U5、U6)的/CS引脚将不能得到周期性的下降沿。如果在延迟一设定时间段内始终无法接收到下降沿，则对应的看门狗IC(U5、U6)的REST端将产生高电平(VCC)，从而可以知道B相或C相有缺相故障。

如图11所示，图9中与A相、B相、C相对应的输出端Sig_A、Sig_B、Sig_C的周期性电压波形将分别直接输入锁存器(U7)的CLK、D1和D2引脚。当A相没有缺相时，锁存器(U7)的CLK引脚才会有周期性上升沿，并在此上升沿时将锁存器(U7)的D1、D2引脚的信号锁存并从锁存器(U7)的Q1、Q2引脚输出到2-4译码器(U8A)的A、B引脚。进一步地说，如果A相缺相，锁存器(U7)的CLK引脚没有上升沿，那么锁存器(U7)的D1、D2引脚的信号无法锁存并从锁存器(U7)的Q1、Q2引脚输出，2-4译码器(U8A)的Y2引脚将不能产生周期性的电压波形，即看门狗定时IC(U4)的/CS引脚无法接收到下降沿。

如果A相未缺相，如图11所示，则图9中与A相对应的输出端Sig_A的周期性电压波形将通过三极管Q1生成反相的周期性电压波形，并被输入2-4译码器(U8A)的/E引脚。在Sig_A为高电平(VCC)时，2-4译码器(U8A)的/E引脚将会是低电平(GND)，此时2-4译码器(U8A)才会将A、B引脚的输入信号转换后从Y0、Y1、Y2、Y3引脚输出。当且仅当Sig_A处于上升沿并且Sig_B为低电平(GND)、Sig_C为高电平(VCC)时，2-4译码器(U8A)才会在Sig_A为高电平(VCC)时，即/E引脚为低电平(GND)时，从Y2引脚输出低电平(GND)，否则Y2引脚将会输出高电平(VCC)。而且当Sig_A恢复低电平(GND)，即2-4译码器(U8A)/E引脚为高电平(VCC)时，2-4译码器(U8A)Y2引脚将会输出高电平。因此，当且仅当A相未缺相并且电源未逆相时，即当Sig_A处于上升沿并且Sig_B为低电平(GND)、Sig_C为高电平(VCC)时，看门狗定时IC(U4)的/CS引脚才会有周期性的下降沿，否则看门狗定时IC(U4)的/CS引脚将无法接收到下降沿。如果在延迟一设定时间段内始终无法在看门狗定时IC(U4)的/CS引脚接收到下降沿，则对应的REST端将产生高电平(VCC)，从而可以检测到存在A相缺相或电源逆相故障。

如图11所示，判断模块的三路硬件逻辑电路有各自独立的延时电路。三路可编程延时电路各由一个看门狗定时IC：X5045构成，可以随时通过软件独立地设置各自的延迟时间。其中，延时的设定值可以为0.2、0.6或1.4秒，最大、最小值相差7倍，跨越了两个数量级，范围较广。而且X5045的时钟源在IC内部，不存在元器件老化、温漂导致的定时精度差和可靠性低的问题。

本发明在应用中，解决了通常相序检测电路中判断模块软硬件结合方案中软件实时性要求高、CPU负载重的缺点，对实时性无特殊要求，即使软件使用WinCE等非实时操作系统，仍然能够可靠的完成相序保护功能。而且，本发明功能较多，能够分别检测A、B、C三相是否缺相以及三相是否逆相，并且在仅有一相缺相的情况下能够确定是三相中哪一相缺相。此外，本发明还可随时独立地设定延时，可适应不同的被保护对象，改变了纯硬件方案功能单一、设计后无法修改、应用范围较小的缺点，扩展了应用范围。

参照图12，其中示出了根据本发明优选实施例的相序检测电路的软件流程图。

从图12中可以看出，此软件流程极其简单，对CPU负载极小，无实时性要求，从而可使用于非实时操作系统下。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外，本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种用于三相电源的相序检测电路，包括：

电源信号采集模块(410)，利用虚拟中心线(N’)分别采集所述三相电源的各相的电压信号，并分别输出各相的采集结果信号；和

判断模块(420)，接收所述采集结果信号，并且基于所述采集结果信号判断所述三相电源是否缺相以及是否逆相，并分别输出各相的相序检测结果信号，

其中，所述判断模块(420)包括比较单元(421a～421c)和延时单元(422a～422c)，并且被配置成：

由所述比较单元(421a～421c)分别将各相的所述采集结果信号与期望的电压波形信号进行比较，并分别输出各相的比较结果信号；以及

由所述延时单元(422a～422c)分别接收由所述比较单元(421a～421c)输出的各相的所述比较结果信号，并分别在延迟一设定时间段内反复检测各相的所述比较结果信号，且之后分别输出各相的所述相序检测结果信号。

2.根据权利要求1所述的相序检测电路，其中，所述电源信号采集模块(410)包括：

虚拟中心线生成单元(411)，用于为所述三相电源生成所述虚拟中心线(N’)；和

电压隔离单元(412)，连接到所述虚拟中心线生成单元(411)，用于将由所述三相电源的各相输出的交流电压信号转换为特定的直流方波信号。

3.根据权利要求2所述的相序检测电路，其中，所述虚拟中心线生成单元(411)通过将所述三相电源的各相分别经由电阻(R1、R2、R3)连接在一起而生成所述虚拟中心线(N’)。

4.根据权利要求2所述的相序检测电路，其中，所述电压隔离单元(412)由光电耦合器(U1、U2、U3)构成，所述光电耦合器(U1、U2、U3)的初级分别连接到所述三相电源的各相，且所述光电耦合器(U1、U2、U3)的次级分别连接到所述电阻(R1、R2、R3)。

5.根据权利要求1所述的相序检测电路，其中，所述设定时间段是根据不同的应用要求而由不同的软硬件设计来实现的。

6.根据权利要求5所述的相序检测电路，其中，所述设定时间段为0.2、0.6或1.4秒。

7.根据权利要求1所述的相序检测电路，其中，所述反复检测是随机的或周期性的。

8.根据权利要求1所述的相序检测电路，其中，当所述三相电源的三相中仅一相缺相时，所述相序检测电路能够检测出是哪一相缺相。

9.一种控制板，包括：如权利要求1-8中任一项所述的相序检测电路，所述相序检测电路集成在所述控制板上。

10.一种相序保护装置，包括：如权利要求1-8中任一项所述的相序检测电路。

Images