图像传感器、感光二极管
技术领域
本发明涉及半导体技术领域,尤其涉及感光二极管、CMOS图像传感器。
背景技术
图像传感器属于光电产业里的光电元件类,随着数码技术、半导体制造技术以及网络的迅速发展,目前市场和业界都面临着跨越各平台的视讯、影音、通讯大整合时代的到来,勾划着未来人类日常生活的美景。以其在日常生活中的应用,无疑要属数码相机产品,其发展速度可以用日新月异来形容。短短的几年,数码相机就由几十万像素,发展到400、500万像素甚至更高。不仅在发达的欧美国家,数码相机已经占有很大的市场,就是在发展中的中国,数码相机的市场也在以惊人的速度增长,因此,其关键零部件一图像传感器产品就成为当前以及未来业界关注的对象,吸引着众多厂商投入。以产品类别区分,图像传感器产品主要分为电荷耦合图像传感器(Charge-coupledDevice image sensor,简称CCD图像传感器)、互补型金属氧化物图像传感器(Complementary Metal Oxide Semiconductor image sensor,简称CMOS传感器)。
CMOS图像传感器中很重要的一个元件为感光二极管,通过感光二极管产生光生电子,然后通过CMOS图像传感器中的传输晶体管、源跟随晶体管读出光生电子产生的电压。
图1为现有的4T结构的CMOS图像传感器的电路结构示意图,参考图1,现有的4T结构的CMOS图像传感器包括:传输晶体管M1、复位晶体管M2、源跟随晶体管M3、行选通晶体管M4。4T结构图像传感器的工作原理为:传输晶体管M1用来将感光二极管20的光生电子传输到浮置扩散区FD,复位晶体管M2用来对浮置扩散区FD复位,源跟随晶体管M3用来将浮置扩散区FD的电信号放大输出。其工作过程是:复位晶体管M2开启,将浮置扩散区FD置为高电位;然后关断复位晶体管M2,打开传输晶体管M1,将感光二极管20中的光生电子传输到浮置扩散区FD,浮置扩散区FD产生压降,这个压降通过源跟随晶体管M3在行选通晶体管M4的输出端out读出,该读出的压降即为输出信号。
感光二极管20的工作方式为:在感光二极管20光生电子过程结束后,对传输晶体管M1的栅极施加电压使感光二极管20中的光生电子传输到浮置扩散区FD。
图2为现有技术的相邻像素的感光二极管的剖面结构示意图,参考图2,相邻像素之间的感光二极管20通过隔离结构30隔开,基底10包括衬底11和位于衬底11上的P型外延层12,P型外延层12和N型掺杂区22两者形成感光二极管,且在N型掺杂区22上另外形成有P型掺杂区21,该P型掺杂区21将感光二极管20埋藏于P型外延层12,也就是所谓的埋藏型感光二极管。现有技术的图像传感器相邻的感光二极管20之间容易产生电子串扰现象,从而影响图像传感器的性能。
现有技术中,有许多关于CMOS图像传感器的专利以及专利申请,例如2007年7月4日公开的公开号为CN1992305A的中国专利申请文件,然而均没有解决以上的技术问题。
发明内容
本发明解决的问题是现有技术的图像传感器容易产生串扰。
为解决上述问题,本发明提供一种CMOS图像传感器,包括:
基底;
位于所述基底内间隔设置的隔离结构和感光二极管;
所述感光二极管包括第一掺杂区,位于所述第一掺杂区下的第二掺杂区,所述第一掺杂区和所述第二掺杂区掺杂类型相反;
从第一掺杂区到第二掺杂区方向上第二掺杂区的离子掺杂浓度逐渐变大。
可选的,还包括位于所述基底表层的第三掺杂区,所述第一掺杂区位于所述第三掺杂区下,所述第一掺杂区和所述第三掺杂区的掺杂类型相反。
可选的,所述基底包括衬底和位于衬底上掺杂的外延层,所述第一掺杂区、第二掺杂区均位于所述外延层。
可选的,所述基底包括衬底和位于衬底上掺杂的外延层,所述第一掺杂区位于所述外延层,位于所述第一掺杂区下掺杂的外延层作为所述第二掺杂区。
可选的,所述基底为掺杂的基底,位于所述第一掺杂区下掺杂的基底作为所述第二掺杂区。
可选的,所述第一掺杂区为N型掺杂区,所述第二掺杂区为P型掺杂区,所述第三掺杂区为P型掺杂区。
可选的,所述隔离结构为浅沟槽隔离结构。
可选的,所述P型掺杂区的掺杂离子为B,所述N型掺杂区的掺杂离子为P或As。
本发明还提供一种感光二极管,包括:
基底;
位于所述基底的第一掺杂区,位于所述第一掺杂区下的第二掺杂区,所述第一掺杂区和所述第二掺杂区掺杂类型相反;
从第一掺杂区到第二掺杂区方向上第二掺杂区的离子掺杂浓度逐渐变大。
可选的,还包括位于所述基底表层的第三掺杂区,所述第一掺杂区位于所述第三掺杂区下,所述第一掺杂区和所述第三掺杂区的掺杂类型相反。
可选的,所述基底包括衬底和位于衬底上掺杂的外延层,所述第一掺杂区、第二掺杂区均位于所述外延层。
可选的,所述基底包括衬底和位于衬底上掺杂的外延层,所述第一掺杂区位于所述外延层,位于所述第一掺杂区下掺杂的外延层作为所述第二掺杂区。
可选的,所述基底为掺杂的基底,位于所述第一掺杂区下掺杂的基底作为所述第二掺杂区。
可选的,所述第一掺杂区为N型掺杂区,所述第二掺杂区为P型掺杂区,所述第三掺杂区为P型掺杂区。
可选的,所述P型掺杂区的掺杂离子为B,所述N型掺杂区的掺杂离子为P或As。
与现有技术相比,本发明具有以下优点:
本技术方案的图像传感器中的感光二极管包括第一掺杂区,位于第一掺杂区下的第二掺杂区,第一掺杂区和第二掺杂区掺杂类型相反,其中第二掺杂区的离子掺杂浓度呈梯度分布,从第一掺杂区到第二掺杂区方向上,第二掺杂区的离子掺杂浓度逐渐变大。当感光二极管在外界光照下,长波光(如红光)由于吸收系数较小,能穿透第一掺杂区和第二掺杂区形成的耗尽区边缘,在第二掺杂区中产生光生电子,由于第二掺杂区掺杂浓度存在梯度,在沿第一掺杂区到第二掺杂区的方向掺杂浓度变大,电势逐渐减小,因此第二掺杂区中产生的光生电子则向第一掺杂区和第二掺杂区形成的耗尽区方向定向漂移,进而被感光二极管收集成为信号的一部分,而不会向相邻像素扩散,也就不会产生电子串扰现象。并且提高了长波光(如红光)的量子效率。
附图说明
图1为现有的4T结构的CMOS图像传感器的电路结构示意图;
图2为现有技术的相邻两像素的感光二极管的剖面结构示意图;
图3为本发明第一具体实施例的相邻两像素的感光二极管的剖面结构示意图;
图4为本发明第二具体实施例的相邻两像素的感光二极管的剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
现有技术中相邻的感光二极管之间容易产生串扰现象,从而影响图像传感器的性能。参考图2,发明人发现现有技术中,当感光二极管在外界光照下,长波光(如红光)由于吸收系数较小,能穿透N型掺杂区22和P型外延层12形成的耗尽区23边缘,在基底10中产生光生电子,部分光生电子会随机扩散至相邻像素,造成串扰现象。
经过研究发现,如果改变P型外延层12的掺杂浓度,使P型外延层12的掺杂浓度沿从N型掺杂区22到P型外延层12方向上呈梯度分布,掺杂浓度由低变高,电势则由高变低。基底10中产生的光生电子则向N型掺杂区22和基体11形成的耗尽区23方向定向漂移,进而被感光二极管收集成为信号的一部分,而不会向相邻像素扩散,也就不会产生电子串扰现象。并且提高了长波光(如红光)的量子效率。
基于以上机理,本发明提供了一种图像传感器。图3为本发明第一具体实施例的相邻两像素的感光二极管的剖面结构示意图,参考图3,本发明具体实施例的CMOS图像传感器,包括:基底40;位于所述基底40内间隔设置的隔离结构60和感光二极管50;感光二极管50包括第一掺杂区51,位于第一掺杂区51下的第二掺杂区52,第一掺杂区51和第二掺杂区52掺杂类型相反,第一掺杂区51和第二掺杂区52形成PN结,作为感光二极管50;其中,第二掺杂区52的离子掺杂浓度呈梯度分布,从第一掺杂区51到第二掺杂区52方向上即图3中箭头所示方向,第二掺杂区52的离子掺杂浓度逐渐变大。由于第二掺杂区52的离子掺杂浓度逐渐变大,因此第二掺杂区52在沿第一掺杂区51到第二掺杂区52的方向上即图3中箭头所示方向电势逐渐减小。长波光(如红光)在第一掺杂区51和第二掺杂区52形成的耗尽区54(虚线区域)边缘以下产生的光生电子,在电场的作用下定向漂移至耗尽区54,进而被感光二极管50收集产为信号的一部分,以此可以避免电子串扰现象,并且可以提高长波光例如红光的量子效率。
在图3所示的具体实施例中,基底40包括衬底41和位于衬底41上的掺杂的外延层42,因此第一掺杂区51、第二掺杂区52均位于外延层42。但本发明中,也可以由第一掺杂区51下掺杂的外延层42作为所述第二掺杂区,而不是在外延层42中单独再形成第二掺杂区52,相应的,外延层42的掺杂浓度从第一掺杂区51到外延层42的方向逐渐增加,即沿箭头方向逐渐增加,无需在外延层42内再进行掺杂形成第二掺杂区。在图3所示的具体实施例中,感光二极管50为埋藏型感光二极管,因此感光二极管50还包括位于所述基底40表层即外延层42表层的第三掺杂区53,所述第一掺杂区51位于所述第三掺杂区53下,也就是在第一掺杂区51上还形成有第三掺杂区53,所述第一掺杂区51和所述第三掺杂区53的掺杂类型相反。第三掺杂区53将感光二极管50埋藏于基底40即外延层42内,也就是所谓的埋藏型感光二极管,但本发明中的感光二极管不限于埋藏型感光二极管,也可以没有第三掺杂区53,在此种实施例中,第一掺杂区51的位置需要做相应的调整,第一掺杂区51形成在基底40即外延层42的表层。
在本发明具体实施例中,第一掺杂区51为N型掺杂区,所述第二掺杂区52为P型掺杂区,第三掺杂区53为P型掺杂区。其中P型掺杂区的掺杂离子可以为B(硼),N型掺杂区的掺杂离子为P(磷)或As(砷)。隔离结构60为浅沟槽隔离结构(shallow trench isolation,STI),但本发明中隔离结构60不限于浅沟槽隔离结构,可以为本领域技术人员公知的其他隔离结构,例如局部氧化物隔离结构(LOCOS)。
图4为本发明第二实施例的相邻两像素的感光二极管的剖面结构示意图,参考图4,在该实施例中,基底40A为掺杂的基底,在其上没有外延层,隔离结构60A、第一掺杂区51A、第二掺杂区52A形成在基底40A内,第二掺杂区52A的离子掺杂浓度呈梯度分布,从第一掺杂区51A到第二掺杂区52A方向上即图4中箭头所示方向,第二掺杂区52A的离子掺杂浓度逐渐变大。由于第二掺杂区52A的离子掺杂浓度逐渐变大,因此第二掺杂区52A在沿第一掺杂区51A到第二掺杂区52A的方向上即图4中箭头所示方向电势逐渐减小。
在该第二实施例中,也可以由第一掺杂区下掺杂的基底40A作为所述第二掺杂区,而不是在基底40A中单独再形成第二掺杂区52A,相应的,基底40A的掺杂浓度从第一掺杂区51到基底40A的方向逐渐增加,即沿箭头方向逐渐增加,无需在基底40A内再进行掺杂形成第二掺杂区。
在该第二实施例中,感光二极管50A为埋藏型感光二极管,因此感光二极管50A还包括位于所述基底40A表层的第三掺杂区53A,所述第一掺杂区51A位于所述第三掺杂区53A下,也就是在第一掺杂区51A上还形成有第三掺杂区53A,所述第一掺杂区51A和所述第三掺杂区53A的掺杂类型相反。第三掺杂区53A将感光二极管埋藏于基底40A内,也就是所谓的埋藏型感光二极管,但第二实施例中的感光二极管不限于埋藏型感光二极管,也可以没有第三掺杂区53A,第一掺杂区51A的位置需要做相应的调整,第一掺杂区51A形成在基底40A的表层。
第二实施例中,第一掺杂区、第二掺杂区和第三掺杂区的掺杂类型与第一实施例相同。
本发明实施例中,第二掺杂区的梯度掺杂可通过离子注入方法形成,或直接使用梯度掺杂的外延层或者基底。通过离子注入更方便,掺杂深度和浓度可以方便调节。
本发明的图像传感器可以为4T结构的图像传感器,也可以为3T结构的图像传感器,还可以为本领域技术人员公知的其他结构的图像传感器,只要是包括了感光二极管且容易本发明中描述的电子串扰现象时,均可以使用本发明中的感光二极管来改善图像传感器的电子串扰现象。
对于3T结构的CMOS图像传感器,还包括复位管、行选通管和源跟随管。其结构为公知技术,不做详述。
4T结构的像素比3T结构的像素增加了传输管,对于4T结构的CMOS图像传感器,参考图1,本发明的CMOS图像传感器还包括:传输晶体管M1、复位晶体管M2、源跟随晶体管M3、行选通晶体管M4。传输晶体管M1用来将感光二极管20的光生电子传输到浮置扩散区FD,复位晶体管M2用来对浮置扩散区FD复位,源跟随晶体管M3用来将浮置扩散区FD的电信号放大输出。其工作过程是:复位晶体管M2开启,将浮置扩散区FD置为高电位;然后关断复位晶体管M2,打开传输晶体管M1,将感光二极管20中的光生电子传输到浮置扩散区FD,浮置扩散区FD产生压降,这个压降通过源跟随晶体管M3在行选通晶体管M4的输出端out读出,该读出的压降即为输出信号。
基于以上所述的CMOS图像传感器,本发明还提供一种感光二极管,以上CMOS图像传感器中对感光二极管的描述可以援引于此,在此不对感光二极管做重复描述。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。