CN102436841B - 存储器及其冗余替代方法 - Google Patents
存储器及其冗余替代方法 Download PDFInfo
- Publication number
- CN102436841B CN102436841B CN201110379680.9A CN201110379680A CN102436841B CN 102436841 B CN102436841 B CN 102436841B CN 201110379680 A CN201110379680 A CN 201110379680A CN 102436841 B CN102436841 B CN 102436841B
- Authority
- CN
- China
- Prior art keywords
- working cell
- digital independent
- benchmark
- operating voltage
- reading time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明提供了一种存储器及其冗余替代方法，所述冗余替代方法包括：设置数据读取的基准工作电压，并检测在基准读取时间内数据读取失败的工作单元；使用冗余单元对数据读取失败的工作单元进行同址替代；重新检测各工作单元的数据读取是否失败；在工作单元未有数据读取失败时，调节施加的工作电压使其小于基准工作电压，并且在基准读取时间内各工作单元未有数据读取失败时，将调节后的工作电压作为所述存储器的数据读取电压。本发明利用存储器中的冗余单元将部分工作单元替换，使得各个存储单元所需的工作电压降低，从而有效地降低了存储器在进行读取操作时的功耗。
Description
技术领域
本发明涉及集成电路设计领域，尤其涉及一种存储器及其冗余替代方法。
背景技术
现有的半导体存储器在数据读取时，通常采用灵敏放大器(SA，SenseAmplifier)来检测存储单元上的位线电流与基准电流的差值，从而判断存储单元内的存储数据为“0”或“1”位元。灵敏放大器是存储器的一个重要组成部分，直接影响存储器的读取速度。灵敏放大器感应位线(bit-line)上的小信号变化并通过放大所述小信号变化来得到存储单元上储存的数据。在感应位线(bit-line)上的小信号变化前，灵敏放大器会将位线电压调整至固定值，以使位线电压尽快稳定，进而可在读取时感应到稳定的位线电流。
图1是现有的一种存储器及其灵敏放大器的电路图，如图1所示，传统的灵敏放大器主要包含MOS管M2、M3、M5及M6。其中，MOS管M3与MOS管M4相匹配，可将MOS管M4的漏极上的电流Icell(位线电流)镜像到MOS管M3上的输出电流，即Icell＝Im3；MOS管M2与MOS管M1相匹配，可将MOS管M1上输出电流Iref镜像到MOS管M2上的输出电流，即Iref＝Im2；MOS管M5与MOS管M6相匹配，即Im5＝Im6。MOS管M6的漏极电压Ve将取决于Im3与Im6的大小。当灵敏放大器用于测试存储单元的存储位元为“0”或“1”时，由于Icell＝Im3、Iref＝Im2、Im5＝Im6、又Im2＝Im5，如果存储单元为“0”位元，则Icell＜Iref，MOS管M6的漏极电压Ve被拉向地线，为低电平，即缓存器buffer输出Dout(感应电压)为“0”；如果存储单元为“1”位元，则Icell＞Iref，MOS管M6的漏极电压Ve被拉向电源线Vdd，为高电平，即缓存器buffer输出Dout为“1”。上述灵敏放大器是在与存储单元理想匹配的情况下，根据缓存器的输出判断存储单元存储“0”或“1”位元。
然而，存储单元的读取速度与施加在其上的工作电压相关，也就是说，在较低的工作电压下，存储单元的位线电流Icell较小，存储单元的读取速度也较慢。
在实际情况中，由于工艺上的误差，会导致存储器中各个存储单元的器件参数并不完全相同，因此在对其施加相同的位线电压(即工作电压)时，各个存储单元的读取速度并不相同。为了提高存储单元的读取速度，通常需要提高工作电压。因此在实际操作中，为了保证存储器的读取速度，通常会将较大的工作电压施加到各个存储单元上，这样可以获得较大的位线电流，从而可以提高存储器的读取速度。但是这种情况下，各个存储单元的功耗会增大，从而使得存储器的整体功耗增大。
因此，如何在保证读取速度的同时降低存储器的功耗就成为本领域技术人员亟待解决的问题之一。
发明内容
本发明的目的在于提供一种存储器及其冗余替代方法，以有效地降低存储器的功耗并且不会影响其读取速度。
本发明提供的一种存储器，包括包含多个存储单元的存储阵列以及外围电路，所述存储单元包括工作单元以及冗余单元，所述工作单元用于数据的存储，所述冗余单元与工作单元的器件结构相同，并与位线以及字线连接，作为所述工作单元的备份；所述外围电路包括读取控制单元，用于在工作单元的读取时间大于基准读取时间时，将所述工作单元替代为冗余单元。
本发明还提供一种应用上述存储器的冗余替代方法，包括：
设置数据读取的基准工作电压，并检测在基准读取时间内数据读取失败的工作单元；
使用冗余单元对数据读取失败的工作单元进行同址替代；
重新检测各工作单元的数据读取是否失败；
在工作单元未有数据读取失败时，调节施加的工作电压使其小于基准工作电压，并且在基准读取时间内各工作单元未有数据读取失败时，将调节后的工作电压作为所述存储器的数据读取电压。
可选地，所述调节施加的工作电压使其小于基准工作电压包括：逐渐降低施加的工作电压，并对工作单元进行检测，直至出现在基准读取时间内数据读取失败的工作单元，将最后一次调节前的电压作为存储器的工作电压。
可选地，所述调节施加的工作电压使其小于基准工作电压包括：
逐渐降低施加的工作电压，并对工作单元进行检测，直至出现在基准读取时间内数据读取失败的工作单元；
使用冗余单元对数据读取失败的工作单元进行同址替代；
重新检测各工作单元的数据读取是否失败，在工作单元未有数据读取失败时，将当前工作电压作为所述存储器的数据读取电压；
重复上述各个步骤，将部分或全部的冗余单元替代为工作单元。
可选地，在将部分或全部的冗余单元替代为工作单元之后，继续降低施加的工作电压，直至出现在基准读取时间内数据读取失败的工作单元，并将最后一次调节前的电压作为存储器的工作电压。
可选地，在0.01～0.4伏的幅度范围内调节施加的工作电压。
可选地，所述同址替代包括：任意选择一冗余单元作为替代的单元；变更存储器中译码器的地址表，将该数据读取失败的工作单元的译码地址赋于所选择的冗余单元，使得所述冗余单元成为新的工作单元。
可选地，所述同址替代还包括：设置上下多级基准读取时间，其中下级基准读取时间大于上级基准读取时间；根据所述失败的工作单元的读取时间以及所述上下多级基准读取时间，将所述失败的工作单元进行分组标识。
可选地，将所述失败的工作单元进行分组标识还包括：当所述失败的工作单元的读取时间大于最长的基准读取时间时，将所述失败的工作单元进行屏蔽。
可选地，当未标识的工作单元在上级基准读取时间内出现数据读取失败时，使用下级基准读取时间。
可选地，当未标识的工作单元在下级基准读取时间内仍出现数据读取失败时，用标识为对应于该级基准读取时间的冗余单元进行替代。
与现有技术相比，上述技术方案至少具有以下优点：利用存储器中的冗余单元将部分工作单元替换，使得各个存储单元所需的工作电压降低，从而有效地降低了存储器在进行读取操作时的功耗。
附图说明
图1为现有的一种存储器及其灵敏放大器的电路图；
图2为本发明所述存储器及其灵敏放大器的电路原理图；
图3为本发明所述存储器冗余替代方法的一种实施例的流程示意图；
图4为图3中所示调节施加的工作电压的一种实施方式流程示意图；
图5为图3中所示调节施加的工作电压的另一种实施方式流程示意图；
图6为本发明同址替代的步骤的流程示意图。
具体实施方式
根据现有技术的描述，在半导体存储器中，存储单元的读取速度与施加的工作电压有关，而在实际操作中，为了保证存储单元的读取速度，通常会在存储单元上施加较大的工作电压。但是，这样会导致各个存储单元的功耗较大，从而使得存储器的整体功耗也较大。
本发明提供的存储器则将读取时间大于基准读取时间的工作单元进行了替代，并且通过检测逐渐降低施加的工作电压，从而能够使得存储单元所需的工作电压降低，进而在保证读取速度的同时降低了存储器的功耗。进一步地，还可以将全部的冗余单元替代为工作单元，并通过检测逐渐降低施加的工作电压，使得施加到存储单元上的工作电压为最低，从而将存储器的功耗降到最低。
具体地，图2示出了本发明所述存储器及其灵敏放大器的电路原理图，需要说明的是，本发明的存储器还包括外围电路，所述外围电路包括读取控制单元(图2未示出)。如图2所示，与现有的存储器相比，本发明存储器的存储单元包括工作单元以及冗余单元，所述工作单元用于数据的存储，所述冗余单元与工作单元的器件结构相同，并与位线以及字线连接，作为所述工作单元的备份；所述读取控制单元(图2未示出)，用于在工作单元的读取时间大于基准读取时间时用冗余单元替代工作单元；本发明存储器的其他结构与现有的存储器的结构相类似，故在此不再赘述。
下面再结合附图本发明存储器的冗余替代方法做详细说明。
图3为本发明所述存储器冗余替代方法的一种实施例的流程示意图，所述方法包括如下步骤：
S1、设置数据读取的基准工作电压，并检测在基准读取时间内数据读取失败的工作单元；
S2、使用冗余单元对数据读取失败的工作单元进行同址替代；
S3、重新检测各工作单元的数据读取是否失败；
S4、在工作单元未有数据读取失败时，调节施加的工作电压使其小于基准工作电压，并且在基准读取时间内各工作单元未有数据读取失败时，将调节后的工作电压作为所述存储器的读取电压。
具体地，首先执行步骤S1，其中，判断工作单元是否数据读取失败，可以对测试数据进行存储并读取，然后验证读取的数据是否与原先存储的数据一致，如果某一工作单元存在读取错误则表示该工作单元的数据读取失败(类似于硬盘中的坏道)。若不存在数据读取失败的工作单元，则表示存储器工作正常，无需进行冗余替代；若存在数据读取失败的工作单元，则执行步骤S2，即使用冗余单元对其进行同址替代。
所述同址替代中的“址”指的是存储器的逻辑地址，即系统对工作单元的标识，而字线的连接决定的是存储单元的物理地址。所述同址替代包括：系统通过物理地址选中冗余单元，然后将失败工作单元的逻辑地址赋予该冗余单元，使其成为新的工作单元。上述同址替代方法可以由软件实现。
需要说明的是，本实施例中的冗余单元的结构以及大小并不影响本发明的保护范围。也就是说，对工作单元进行同址替代的可以是固定大小的冗余单元，也可以是可变大小冗余单元；并且所述冗余单元可以是行冗余单元、列冗余单元或者扇区冗余单元。在不违背本发明的精神下，所述冗余单元还可以采用其他的结构，其不应限制本发明的保护范围。
再执行步骤S3，在所述步骤S2执行完成之后，若仍有在基准读取时间内数据读取失败的单元，则重复执行步骤S2，即使用冗余单元对数据读取失败的工作单元进行同址替代；若重新检测后未有在基准读取时间内数据读取失败的单元，则执行步骤S4，即调节施加的工作电压使其小于基准工作电压，并且在基准读取时间内各工作单元未有数据读取失败时，将调节后的工作电压作为所述存储器的数据读取电压。
所述调节施加的工作电压的幅度可以根据实际情况对进行设置，在本实施例中，所述递减调节的幅度为0.01～0.4伏。当然，可以理解的是，本实施例中的幅度范围仅为举例说明，其不应限制本发明的保护范围。
在不同的工作环境(例如，常温、低温或高温)中，存储器所需的工作条件也会有所不同。为了保证本实施例的检测以及递减调节步骤的可靠性，即为了保证存储器在不同的环境中都能正常有效地运作，可以将本实施例所述的冗余替代方法做进一步地限定，例如，在常温下进行本实施例的冗余替代方法时，可以适当减小基准读取时间，以保证存储器在低温或者高温下也能正常的进行读取操作；还可以分别在常温、低温、高温的条件下分别进行本实施例的冗余替代方法，并且取其不同条件下的最坏情形将冗余单元替代为工作单元，这样也能保证存储器在不同的环境中的正常操作。
本实施例中，通过用冗余单元将在基准读取时间内数据读取失败的工作单元进行了替代，并在保证工作单元正确读取数据的情况下适当降低了施加的工作电压，从而在保持读取速度的同时降低了各个存储单元的功耗，因此也降低了存储器的整体功耗。
图4示出了图3中步骤S4的一种实施方式，如图4所示，所述调节施加的工作电压使其小于基准工作电压的过程包括：
步骤S11、逐渐降低施加的工作电压，并对工作单元进行检测；
步骤S12、当出现在基准读取时间内数据读取失败的工作单元时，将最后一次调节前的电压作为存储器的工作电压。
在这种实施方式中，通过逐渐降低施加的工作电压和检测工作单元的读取状态，得出了可以施加的更低的工作电压，因此通过这种实施方式可以进一步地降低存储器的功耗。
相应地，图5示出了图3中步骤S4的另一种实施方式。参考图5，所述调节施加的工作电压使其小于基准工作电压的过程包括：
S21、逐渐降低施加的工作电压，并对工作单元进行检测，直至出现在基准读取时间内数据读取失败的工作单元；
S22、使用冗余单元对数据读取失败的工作单元进行同址替代；
S23、重新检测各工作单元的数据读取是否失败；
S24、在工作单元未有数据读取失败时，将当前工作电压作为所述存储器的数据读取电压；
S25、重复上述各个步骤，将部分或全部的冗余单元替代为工作单元。
与图4所示的实施方式相比，在本实施例中，通过重复检测工作单元的读取状态并且逐渐降低施加的工作电压，并且将部分或全部的冗余单元替代为工作单元，从而使得存储单元所需的工作电压进一步降低，因此进一步地减小了各个存储单元的功耗。
更优地，还可以在将部分或全部的冗余单元替代为工作单元之后，继续降低施加的工作电压，直至出现在基准读取时间内数据读取失败的工作单元。这时，不再降低施加的工作电压，将最后一次调节前的电压作为存储器的工作电压，以保证当前的存储单元能够在基准的读取时间内实现正常的读取操作。
这样，在冗余单元替代为工作单元之后，通过逐渐降低调节施加的工作电压使其降低到当前存储单元所需的最低工作电压，从而更进一步地减小了各个存储单元的功耗。
根据前述内容，同址替代是存储器系统通过软件实现(通过存储器的操作指令)的，基本思想是将失败工作单元的逻辑地址赋予冗余单元，使得所述冗余单元成为新的工作单元。图6为所述同址替代的流程示意图，基本步骤包括：
S301、任意选择一冗余单元作为替代的单元；
S302、变更存储器中译码器的地址表，将该数据读取失败的工作单元的译码地址赋于所选择的冗余单元，使得所述冗余单元成为新的工作单元。
根据公知原理，存储器中每个存储单元通过字线连接从而具有唯一的物理地址，此外在存储器系统中还对应一个译码地址(即逻辑地址)，外部应用服务对存储器进行数据读取时，提供所需调用数据的存储位置也即译码地址，通常存储器的译码器会根据地址表(包含译码地址与物理地址的对应关系信息)找到该存储单元，并通过字线选中，以便于灵敏放大器读取数据。上述同址替换即变更译码地址与存储单元的物理地址对应关系，使得所述选择的冗余单元替代原数据读取失败的工作单元对应该译码地址。
作为优选的方案，通常还可以在同址替代后，将原数据读取失败的工作单元进行分组标识，即在存储器系统中标识该工作单元为数据读取失败单元，但是被标识的存储单元并不是被完全废弃。
为了达到更好的优化，可以设置上下多级基准读取时间，其中，下级基准读取时间大于上级基准读取时间；并且根据失败的工作单元的读取时间将其分组标识为与多级基准读取时间一一对应的数据读取失败单元。
当未被标识的工作单元由于老化而无法在上级基准读取时间内读取数据时，将使用下级基准读取时间；若在下级基准读取时间内仍无法正确读取数据，则可以用与该级基准读取时间相对应的，且标识为数据读取失败单元进行替代。这样就可以更好地达到优化，以增强存储单元的利用率和存储单元的使用寿命。
另外，若存储单元在预先设定的最长的基准时间内仍无法正确读取数据时，则会将其进行标识并屏蔽，即在存储器系统中标识该存储单元为失效单元并将其屏蔽，以避免存储器将其作为冗余单元替代其他工作单元。通过这种设置可以有效地提高存储器的替代效率。
本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (10)
1.一种存储器，包括包含多个存储单元的存储阵列以及外围电路，其特征在于，所述存储单元包括工作单元以及冗余单元，所述工作单元用于数据的存储，所述冗余单元与工作单元的器件结构相同，并与位线以及字线连接，作为所述工作单元的备份；所述外围电路包括读取控制单元，用于在工作单元的读取时间大于基准读取时间时，将所述工作单元替代为冗余单元；所述在工作单元的读取时间大于基准读取时间时，将所述工作单元替代为冗余单元，包括：
设置数据读取的基准工作电压，并检测在基准读取时间内数据读取失败的工作单元；
使用冗余单元对数据读取失败的工作单元进行同址替代；
重新检测各工作单元的数据读取是否失败；
在工作单元未有数据读取失败时，调节施加的工作电压使其小于基准工作电压，并且在基准读取时间内各工作单元未有数据读取失败时，将调节后的工作电压作为所述存储器的数据读取电压；
其中，所述调节施加的工作电压使其小于基准工作电压包括：
逐渐降低施加的工作电压，并对工作单元进行检测，直至出现在基准读取时间内数据读取失败的工作单元；
使用冗余单元对数据读取失败的工作单元进行同址替代；
重新检测各工作单元的数据读取是否失败，在工作单元未有数据读取失败时，将当前工作电压作为所述存储器的数据读取电压；
返回执行所述逐渐降低施加的工作电压，并对工作单元进行检测，直至出现在基准读取时间内数据读取失败的工作单元的步骤，直至将部分或全部的冗余单元替代为工作单元。
2.一种应用权利要求1所述存储器的冗余替代方法，其特征在于，包括：
设置数据读取的基准工作电压，并检测在基准读取时间内数据读取失败的工作单元；
使用冗余单元对数据读取失败的工作单元进行同址替代；
重新检测各工作单元的数据读取是否失败；
在工作单元未有数据读取失败时，调节施加的工作电压使其小于基准工作电压，并且在基准读取时间内各工作单元未有数据读取失败时，将调节后的工作电压作为所述存储器的数据读取电压；
其中，所述调节施加的工作电压使其小于基准工作电压包括：
逐渐降低施加的工作电压，并对工作单元进行检测，直至出现在基准读取时间内数据读取失败的工作单元；
使用冗余单元对数据读取失败的工作单元进行同址替代；
重新检测各工作单元的数据读取是否失败，在工作单元未有数据读取失败时，将当前工作电压作为所述存储器的数据读取电压；
返回执行所述逐渐降低施加的工作电压，并对工作单元进行检测，直至出现在基准读取时间内数据读取失败的工作单元的步骤，直至将部分或全部的冗余单元替代为工作单元。
3.如权利要求2所述的冗余替代方法，其特征在于，所述调节施加的工作电压使其小于基准工作电压包括：逐渐降低施加的工作电压，并对工作单元进行检测，直至出现在基准读取时间内数据读取失败的工作单元，将最后一次调节前的电压作为存储器的工作电压。
4.如权利要求2所述的冗余替代方法，其特征在于，还包括：在将部分或全部的冗余单元替代为工作单元之后，继续降低施加的工作电压，直至出现在基准读取时间内数据读取失败的工作单元，并将最后一次调节前的电压作为存储器的工作电压。
5.如权利要求2所述的冗余替代方法，其特征在于，在0.01～0.4伏的幅度范围内调节施加的工作电压。
6.如权利要求2所述的冗余替代方法，其特征在于，所述同址替代包括：
任意选择一冗余单元作为替代的单元；
变更存储器中译码器的地址表，将该数据读取失败的工作单元的译码地址赋于所选择的冗余单元，使得所述所选择的冗余单元成为新的工作单元。
7.如权利要求6所述的冗余替代方法，其特征在于，所述同址替代还包括：设置上下多级基准读取时间，其中下级基准读取时间大于上级基准读取时间；根据所述失败的工作单元的读取时间以及所述上下多级基准读取时间，将所述失败的工作单元进行分组标识。
8.如权利要求7所述的冗余替代方法，其特征在于，将所述失败的工作单元进行分组标识还包括：当所述失败的工作单元的读取时间大于最长的基准读取时间时，将所述失败的工作单元进行屏蔽。
9.如权利要求7所述的冗余替代方法，其特征在于，还包括：当未标识的工作单元在上级基准读取时间内出现数据读取失败时，使用下级基准读取时间。
10.如权利要求9所述的冗余替代方法，其特征在于，当未标识的工作单元在下级基准读取时间内仍出现数据读取失败时，用标识为对应于所述下级基准读取时间的冗余单元进行替代。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110379680.9A CN102436841B (zh) | 2011-11-24 | 2011-11-24 | 存储器及其冗余替代方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110379680.9A CN102436841B (zh) | 2011-11-24 | 2011-11-24 | 存储器及其冗余替代方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102436841A CN102436841A (zh) | 2012-05-02 |
| CN102436841B true CN102436841B (zh) | 2016-04-06 |
Family
ID=45984854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110379680.9A Active CN102436841B (zh) | 2011-11-24 | 2011-11-24 | 存储器及其冗余替代方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102436841B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1053143A (zh) * | 1989-12-29 | 1991-07-17 | 三星电子株式会社 | 半导体存储器件 |
| US5402380A (en) * | 1993-03-17 | 1995-03-28 | Fujitsu Limited | Nonvolatile semiconductor memory device having a status register and test method for the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8315117B2 (en) * | 2009-03-31 | 2012-11-20 | Freescale Semiconductor, Inc. | Integrated circuit memory having assisted access and method therefor |
-
2011
- 2011-11-24 CN CN201110379680.9A patent/CN102436841B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1053143A (zh) * | 1989-12-29 | 1991-07-17 | 三星电子株式会社 | 半导体存储器件 |
| US5402380A (en) * | 1993-03-17 | 1995-03-28 | Fujitsu Limited | Nonvolatile semiconductor memory device having a status register and test method for the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102436841A (zh) | 2012-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7210077B2 (en) | System and method for configuring a solid-state storage device with error correction coding | |
| TWI436211B (zh) | 區塊管理方法、記憶體控制器與記憶體儲存裝置 | |
| US9224500B2 (en) | Systems and methods for testing and assembling memory modules | |
| CN112667445B (zh) | 封装后的内存修复方法及装置、存储介质、电子设备 | |
| US11430540B2 (en) | Defective memory unit screening in a memory system | |
| CN102043689B (zh) | 一种用于固态存储设备的容错设计方法 | |
| WO2009124320A1 (en) | Apparatus, system, and method for bad block remapping | |
| CN104699413A (zh) | 数据管理方法、存储器存储装置及存储器控制电路单元 | |
| US20040088614A1 (en) | Management system for defective memory | |
| US20120117444A1 (en) | Method Of Storing Blocks Of Data In A Plurality Of Memory Devices In A Redundant Manner, A Memory Controller And A Memory System | |
| CN114203253A (zh) | 芯片的存储器故障修复装置和芯片 | |
| CN102290088B (zh) | 存储器及其冗余替代方法 | |
| CN102360568B (zh) | 一种并行异步存储器及其数据读取方法 | |
| CN102522108B (zh) | 存储器的冗余替代方法 | |
| CN102436841B (zh) | 存储器及其冗余替代方法 | |
| CN115509466B (zh) | 一种数据管理方法、装置及电子设备和存储介质 | |
| CN109215724B (zh) | 存储器自动检测和修复的方法及装置 | |
| CN108108118B (zh) | 数据写入方法以及存储控制器 | |
| CN101872318A (zh) | 用于快闪记忆体的资料存取方法及其储存系统与控制器 | |
| CN110765042B (zh) | 自适应的Nand Flash读写速度调整方法 | |
| CN103310848A (zh) | 一种使用存储器的方法和装置 | |
| CN113138720A (zh) | 数据存储方法、存储器控制电路单元以及存储器存储装置 | |
| US9436547B2 (en) | Data storing method, memory control circuit unit and memory storage device | |
| US20010042228A1 (en) | Memory access system | |
| CN116913349B (zh) | 擦除干扰检测方法、修复方法、装置、芯片及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140408 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140408 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: Zuchongzhi road in Pudong Zhangjiang hi tech park Shanghai city Pudong New Area No. 1399 201203 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |