CN102420688A - 一种时钟频率同步方法及装置 - Google Patents

一种时钟频率同步方法及装置 Download PDF

Info

Publication number
CN102420688A
CN102420688A CN201110415169XA CN201110415169A CN102420688A CN 102420688 A CN102420688 A CN 102420688A CN 201110415169X A CN201110415169X A CN 201110415169XA CN 201110415169 A CN201110415169 A CN 201110415169A CN 102420688 A CN102420688 A CN 102420688A
Authority
CN
China
Prior art keywords
clock
ptp
port
source
slave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110415169XA
Other languages
English (en)
Inventor
赵洪广
宋玲玲
蔡磊
瞿艳霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201110415169XA priority Critical patent/CN102420688A/zh
Publication of CN102420688A publication Critical patent/CN102420688A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0641Change of the master or reference, e.g. take-over or failure of the master
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658Clock or time synchronisation among packet nodes
    • H04J3/0661Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种时钟频率同步方法及装置,其方法包括:建立PTP协议与SyncE的时钟等级QL之间的映射关系;作为从时钟的PTP时钟恢复出时钟频率、锁定上游主PTP时钟源时,根据该映射关系提取出映射后的QL等级,并将此PTP包恢复线路作为线路时钟输送给系统时钟以选择最优源。本发明能够实现syncE与PTP两种时钟技术的对接,完成时钟拓扑建立。

Description

一种时钟频率同步方法及装置
技术领域
本发明涉及通信技术领域,尤其涉及一种时钟频率同步方法及装置。
背景技术
同步以太网(syncE)技术是通过提取物理链路层的物理时钟信号来恢复上游时钟频率的一种技术,其优点是时钟恢复性能稳定,可靠性高;缺点是必须逐跳恢复,并且要有物理硬件支持。PTP(Precision Time SynchronizationProtocol,精确时间同步协议)技术是一种包恢复时钟方法,其优点是可以透传中间设备,可同时支持时钟频率与相位恢复;缺点是恢复的性能容易受中间网络影响,稳定性相对较差。
在通信网络设备应用中,既可以使用PTP包恢复方式实现频率同步,也可以使用同步以太网物理链路时钟恢复技术来实现频率同步。但是在存在同步以太网的网络中,一般还是优先选择同步以太网技术来恢复频率,这是因为物理链路技术传输时钟的频率高,并且传输的噪声小;而在微波等不支持同步以太网的网络中,则可以采用包恢复技术以弥补物理链路技术的不足。
syncE技术组网的时钟拓扑建立是采用G.781给出的系统时钟选择方法来建立时钟拓扑,其思路是通过时钟同步信息(SSM)向下游传递syncE定义的时钟等级QL,下游根据QL以及自身配置的优先级等信息来选择最好的时钟源;PTP技术是通过最佳主时钟算法(BMCA)来计算时钟拓扑,其思路是通过announce(通告)报文传递PTP协议定义的优先级、时钟等级、跳数等信息,以供下游选择出最好的源同步。
但是,目前还没有相应的规范来约定当上述两种技术混合应用时,如何实现对接,以及如何规范网络拓扑建立的规则。因此,应如何完成syncE与PTP两种时钟技术对接,以及完成时钟拓扑结构的建立,是现有技术需要解决的问题。
发明内容
本发明解决的技术问题是提供一种时钟频率同步方法及装置,能够实现syncE与PTP两种时钟技术对接,完成时钟拓扑建立。
为解决上述技术问题,本发明提供了一种时钟频率同步方法,所述方法包括:
建立精确时间同步协议(PTP)与同步以太网(SyncE)的时钟等级(QL)之间的映射关系;
作为从时钟的PTP时钟恢复出时钟频率、锁定上游主PTP时钟源时,根据所述映射关系提取出映射后的QL等级,并将此PTP包恢复线路作为线路时钟输送给系统时钟以选择最优源。
进一步地,所述映射关系具体为:PTP报文的时钟性能质量等级(Clockclass)字段与QL的映射关系。
进一步地,所述方法还包括:
确定所述PTP包恢复线路两端PTP的端口状态:
强制确定主(master)端口与从(slave)端口状态;或者,
依次比较Clockclass、PTP协议配置的优先级1、PTP协议收发包的端口号,选择出本端口中最好的一个外部源;并将所述最好的外部源依次与本端口的本地时钟等级、本地优先级1、本地端口号进行比较,如果本地较好,则确定本地为master状态,否则,确定本地为slave状态。
进一步地,所述方法还包括以下环路检测:
当本时钟设备选择PTP线路时钟源时,将上游的时钟源GM信息放在通告(announce)报文中,并将跳数加1;
当本时钟设备锁定SyncE线路时钟源时,将自身数据当作祖母时钟(GM)信息放在announce报文中,对于接收到的GM数据为自身数据的announce报文进行丢弃,且不恢复该PTP线路时钟。
进一步地,所述方法还包括:
当最优源设备的QL等级发生变化时,将此QL等级变化信息通知下游。
进一步地,每个时钟设备具有一个或多个slave状态;其中所述多个slave状态对应于同一个或不同PTP包恢复线路的master。
本发明还提供了一种时钟频率同步装置,应用于PTP与SyncE混合组网,所述装置包括:
Master-slave状态确立模块,用于确定PTP包恢复线路两端的端口状态;
PTP告警检测模块,用于检测PTP包恢复线路是否锁定上游主PTP时钟源;
QL与Clockclass映射模块,用于建立PTP与SyncE的QL之间的映射关系;以及,在作为从时钟的PTP时钟恢复出时钟频率、锁定上游主PTP时钟源时,根据所述映射关系提取出映射后的QL,并将此PTP包恢复线路作为线路时钟输送给系统时钟以选择最优源。
进一步地,所述Master-slave状态确立模块用于,按照以下方式确定所述PTP包恢复线路两端PTP的端口状态:
强制确定主(master)端口与从(slave)端口状态;或者,
依次比较Clockclass、PTP协议配置的优先级1、PTP协议收发包的端口号,选择出本端口中最好的一个外部源;并将所述最好的外部源依次与本端口的本地时钟等级、本地优先级1、本地端口号进行比较,如果本地较好,则确定本地为master状态,否则,确定本地为slave状态。
进一步地,所述装置还包括环路检测模块,所述环路检测模块用于进行以下环路检测:
当本时钟设备选择PTP线路时钟源时,将上游的时钟源GM信息放在通告(announce)报文中,并将跳数加1;
当本时钟设备锁定SyncE线路时钟源时,将自身数据当作祖母时钟(GM)信息放在announce报文中,对于接收到的GM数据为自身数据的announce报文进行丢弃,且不恢复该PTP线路时钟。
进一步地,所述装置包括至少一个master模块,和至少一个slave模块,
其中,所述master模块用于向外发送时钟;以及,当本时钟设备作为最优源设备时,如果QL等级发生变化,则将此QL等级变化信息通知下游;
所述slave模块用于向内接收时钟。
与现有技术相比较,本发明具有如下有益效果:完成了syncE与PTP两种时钟技术对接,对PTP包恢复时钟进行syncE模式相互映射,并给出PTP时钟的告警与主从模型设计,采用syncE的系统时钟选择方法统一管理拓扑结构,完成时钟拓扑建立。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1为本发明实施例的时钟频率同步装置的组成模块示意图;
图2为纯PTP网络时钟设备组网的示意图;
图3为syncE与PTP混合组网的示意图。
具体实施方式
本实施方式提供一种时钟频率同步方法,具体采用以下技术方案:
实现PTP报文与syncE协议QL等级的映射;实现PTP恢复频率检测;实现PTP协议部分slave端口与master端口状态确立。
具体说明如下:
1)全网采用syncE的主时钟选择算法来统一管理时钟网络:将PTP包恢复时钟作为一种线路时钟,与其他物理链路恢复方式一样参加系统时钟选择;PTP包恢复时钟需提供恢复时钟的QL等级,遵循syncE的主时钟选择算法的选择原则,以及,提供时钟告警信息,手工配置各个PTP包恢复时钟的本地优先级,等。
2)实现PTP报文与SSM消息QL等级的映射:将QL等级映射到announce报文中的clockclass字段。
具体地,按照1588v2协议的约定,当clockclass小于128时,设备不用再恢复PTP时钟,而G.8265.1给出的映射规则是采用的80-110范围,不满足拓扑自动建立与倒换的需求,因此,本实施方式中采用133-170这部分的扩展范围字段,下表1给出一种映射关系的具体示例,但不限于表1中所示的映射规则,只要映射区间在133-170范围内都可以。
表1
Figure BDA0000119625920000051
3)实现PTP恢复频率检测:只有当PTP作为slave端,并且正常恢复出频率(即本地slave端PTP恢复出的频率锁定了上游的master PTP源)时,此PTP包恢复线路才可用,置告警清除;否则,置此PTP包恢复线路存在告警,不能参加系统时钟选择。
其原因在于,对于物理链路恢复技术,时钟恢复是快速并且可靠的,当协议解析出SSM消息里传输的QL时,物理链路层已经把外部时钟恢复成物理时钟信号送入系统时钟选择模块供系统时钟选用。但对于PTP包恢复技术,要把一系列报文转换为时钟信号需要较长时间的滤波与累积一定数量报文来仿真出物理时钟信号,这一过程是缓慢的,与物理链路时钟恢复方式在时间量度上不在一个数量级上,并且在恢复过程中的时钟信号是不稳定、不可用的,因此,不能把这一时刻的PTP模块输出的恢复时钟直接给系统时钟。
4)实现PTP协议部分slave端口与master端口状态确立:由于物理链路时钟恢复计算可以双向同时发送时钟,并且不占用带宽信息;而PTP包恢复技术中,只能由master段向slave端传输频率,并且频率传输要占用一定带宽,因此,在设计PTP传输频率的时钟时,需要先确立一条时钟链路传递的方向,即一个链路两端PTP的端口状态。
具体有如下两种端口状态确定方案:
(1)强制确定master与slave;
(2)自动比较生成master与slave:例如,比较顺序为clockclass>priority1>portid,其中clockclass是PTP协议中定义的代表时钟性能的质量等级;priority1是PTP协议本身配置的优先级1;portid是PTP协议收发包的端口id。加入priority1到比较项是为了通过手工配置来确定时钟传递方向,即接收外边announce报文,当报文中的clockclass字段值不在映射表中,报文丢弃。然后按照clockclass、priority1、portid顺序选择此PTP端口中最好的一个外部源Erbest,并将这个最好的外部源Erbest依次与本端口的属性本地时钟等级(localclockclass)、本地优先级1(localpriority1)、本地端口号(localportid)进行比较,当本地比外部好时,本地为master,否则本地为slave。
5)在上述确定端口状态的过程中,还需采用以下环路避免策略:保留announce消息中的时钟源GM(Grandmaster,祖母时钟)信息与跳数字段的意义,用于避免环路纯PTP组网环路,规则如下:当本设备选择PTP线路时钟源时,将上游源的时钟源GM信息放到announce报文里,并且跳数加1;当设备锁定syncE线路源时,PTP发送的信息将本身数据当作GM信息放到announce报文中,如果设备接收到GM数据为本身的announce报文,则将该报文丢弃,不恢复该PTP线路时钟。
6)一个设备可以有多个slave状态共存,多个slave状态对应于同一个或不同PTP包恢复线路的master。即,可以有多路PTP包恢复的时钟输送给系统时钟,具体多少路受控于设备能恢复出来的线路条目。
在1588v2协议中,slave端口只能有一个,其设计是建立在ptp线路全部正常的情况下,因而设备不检测具体ptp链路的性能。而本发明中,经过上述的告警环节完成可靠检测后,需要接收处可以同时支持多路输入检测,即存在多个slave端口,这样可以实现多路ptp线路同时输入,保证了系统时钟能够及时切换到一个可能的时钟源。
7)优选的,还可以加入syncE链路恢复时钟优于PTP包恢复时钟的选项,当开启该选项时,对于相同QL的时钟输入,优先选择syncE信号。
为使本发明的目的、技术方案和优点更加清楚明白,下文中将结合附图对本发明的实施例进行详细说明。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互任意组合。
图1示出了本发明实施例的时钟频率同步装置的功能模块示意图。如图1所示,主要包括以下功能模块:
环路检测模块,用于根据环路报文完成环路检测以及环路报文的丢弃;
master-slave状态确定模块,用于完成PTP端口状态的确立,其中master状态负责向外发送时钟,slave状态负责向内接收时钟;
PTP-slaveXX时钟是用于时钟频率恢复的PTP线路;
PTP告警检测模块,用于查看此路PTP线路是否能锁定上游时钟;
QL与classclock映射模块,用于完成此路时钟的QL提取,即将PTP报文中的clockclass字段映射为QL,最后将一个没有告警的PTP时钟输送给选择模块进行选择。
syncE硬件告警模块,用于检测时钟有效性;
QL检测模块,用于提取QL信息,并将syncE线路时钟输送给选择模块进行最优源的选择。
如图1右边所示,是标准的syncE提取过程,先经过syncE硬件告警模块检测时钟有效性,再通过QL检测模块提取QL信息,最后将一个syncE线路时钟输送给选择模块进行选择。
其中,所述的选择模块至少包括syncE最优系统时钟算法模块,用于选择出本系统的系统时钟,PTP-masterXX将系统时钟向下游传递。该过程具体描述如下:master将系统时钟的QL按照表1的映射表映射为相应的clockclass值;添到master发送的announce报文的clockclass字段;如果系统时钟选择的是PTP线路时钟;则需要将该PTP线路时钟的GM信息填充到master发送的announce报文中,并且将跳数值+1;如果系统时钟选择其他syncE时钟,则master发送announce报文的GM信息添加本设备的时钟信息。
可选的,还可以包括SyncE线路(也称链路)优先选择模块,用于开启syncE优先选择的选项,即syncE链路恢复时钟优于PTP包恢复时钟的选项,当开启时,对于相同QL的时钟输入,优先选择syncE信号。
如图2所示,设备A,B,C三台设备均为PTP设备。设定各个设备的QL等级都为QL-SEC(设备的QL等级是按照设备的时钟晶振来设计的;一般网络中间的时钟等级设计为QL-SEC),则映射为clockclass为164。假定A设备priority1=3;B设备priority1=2,C设备priority1=1,则按照clockclass>priority1>portid的选择规则,端口状态应该为:A与B相连的端口ptp_port_A1为slave;B与A相连的端口ptp_port_B1为master;B与C相连的端口ptp_port_B2为slave;C与B相连的端口ptp_port_C1为master。
当配置A,B,C3个设备的各个PTP端口参加系统时钟选择时,最终的锁定关系是:A锁B,B锁C;
此后,如果给A设备接入标准时钟接口,且假定此标准时钟接口传来的时钟的QL等级为QL-PRC,则此时应当是A设备为最好的时钟源。当配置标准时钟接口参加系统时钟选择时,A设备会将标准时钟接口与PTP的包恢复时钟一起送入syncE最优系统时钟选择模块,选择结果为A设备同步于外接的标准时钟接口;此时,A向下游传递的QL等级也变为QL-PRC,则A设备的clockclass数值变为144。比较以后A与B相连的端口ptp_port_A1状态改变为master;B与A相连的端口ptp_port_B1变为slave。此时如果设备B在硬件上设计了2个1588恢复环节,则可以将ptp_port_B1与ptp_port_B2都作为slave用于恢复时钟;如果设备B只设计一个恢复环节,则需对ptp_port_B1与ptp_port_B2再进行比较,确定用ptp_port_B1恢复时钟,此时ptp_port_B2恢复的1588时钟会掐断,B设备切换到holdover(保持)状态。当设备B锁定ptp_port_B1恢复的时钟后,ptp_port_B1恢复的1588时钟就会消除告警,B设备的系统时钟也会选择ptp_port_B1恢复的1588时钟;则此时设备B向下游通告的QL等级变为QL-PRC,则ptp_port_B2口的clockclass变为144,ptp_port_B2端口状态变为master;C设备的ptp_port_C1端口变为slave;当ptp_port_C1锁定此ptp包恢复时钟时,设备C锁定设备B。
如图3所示,设备A,B,C、D分别为时钟设备,其中B、C间通过PTP相连,其他设备间通过syncE相连。假定D锁定主外部输入源,A上挂接备用输入源,其中主输入源的QL等级高于备输入源的QL,则,按照syncE最优系统时钟选择算法,可以推出网络稳定以后的组网拓扑为设备A锁定设备B,设备B锁定设备C,设备C锁定设备D。
如果抽去D设备的输入源,则设备D会将QL下降的信息通过SSM消息通告给设备C,设备C再通告给设备B,设备B通告给设备A。
设备A会转而去备用源,设备B锁设备A,当设备C能恢复出设备B的1588源时,设备C锁定设备B,设备D锁定设备C,从而完成链路倒换。
可见,当链路中穿插了PTP恢复的技术后,网络拓扑的传播不像syncE那样迅速,每个设备只有正常恢复以后,才会向下游传递;这样实现可以防止PTP恢复过程中的噪声向本设备及下游扩散;而下游设备可以通过holdover或者锁定其他时钟来进行过渡。
以上仅为本发明的优选实施案例而已,并不用于限制本发明,本发明还可有其他多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员可根据本发明做出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
显然,本领域的技术人员应该明白,上述的本发明的各模块或各步骤可以用通用的计算装置来实现,它们可以集中在单个的计算装置上,或者分布在多个计算装置所组成的网络上,可选地,它们可以用计算装置可执行的程序代码来实现,从而,可以将它们存储在存储装置中由计算装置来执行,并且在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤,或者将它们分别制作成各个集成电路模块,或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样,本发明不限制于任何特定的硬件和软件结合。

Claims (10)

1.一种时钟频率同步方法,其特征在于,所述方法包括:
建立精确时间同步协议(PTP)与同步以太网(SyncE)的时钟等级(QL)之间的映射关系;
作为从时钟的PTP时钟恢复出时钟频率、锁定上游主PTP时钟源时,根据所述映射关系提取出映射后的QL等级,并将此PTP包恢复线路作为线路时钟输送给系统时钟以选择最优源。
2.如权利要求1所述的方法,其特征在于,
所述映射关系具体为:PTP报文的时钟性能质量等级(Clockclass)字段与QL的映射关系。
3.如权利要求1所述的方法,其特征在于,所述方法还包括:
确定所述PTP包恢复线路两端PTP的端口状态:
强制确定主(master)端口与从(slave)端口状态;或者,
依次比较Clockclass、PTP协议配置的优先级1、PTP协议收发包的端口号,选择出本端口中最好的一个外部源;并将所述最好的外部源依次与本端口的本地时钟等级、本地优先级1、本地端口号进行比较,如果本地较好,则确定本地为master状态,否则,确定本地为slave状态。
4.如权利要求3所述的方法,其特征在于,所述方法还包括以下环路检测:
当本时钟设备选择PTP线路时钟源时,将上游的时钟源GM信息放在通告(announce)报文中,并将跳数加1;
当本时钟设备锁定SyncE线路时钟源时,将自身数据当作祖母时钟(GM)信息放在announce报文中,对于接收到的GM数据为自身数据的announce报文进行丢弃,且不恢复该PTP线路时钟。
5.如权利要求3所述的方法,其特征在于,所述方法还包括:
当最优源设备的QL等级发生变化时,将此QL等级变化信息通知下游。
6.如权利要求3所述的方法,其特征在于,
每个时钟设备具有一个或多个slave状态;其中所述多个slave状态对应于同一个或不同PTP包恢复线路的master。
7.一种时钟频率同步装置,其特征在于,应用于PTP与SyncE混合组网,所述装置包括:
Master-slave状态确立模块,用于确定PTP包恢复线路两端的端口状态;
PTP告警检测模块,用于检测PTP包恢复线路是否锁定上游主PTP时钟源;
QL与Clockclass映射模块,用于建立PTP与SyncE的QL之间的映射关系;以及,在作为从时钟的PTP时钟恢复出时钟频率、锁定上游主PTP时钟源时,根据所述映射关系提取出映射后的QL,并将此PTP包恢复线路作为线路时钟输送给系统时钟以选择最优源。
8.如权利要求7所述的装置,其特征在于,
所述Master-slave状态确立模块用于,按照以下方式确定所述PTP包恢复线路两端PTP的端口状态:
强制确定主(master)端口与从(slave)端口状态;或者,
依次比较Clockclass、PTP协议配置的优先级1、PTP协议收发包的端口号,选择出本端口中最好的一个外部源;并将所述最好的外部源依次与本端口的本地时钟等级、本地优先级1、本地端口号进行比较,如果本地较好,则确定本地为master状态,否则,确定本地为slave状态。
9.如权利要求7所述的装置,其特征在于,所述装置还包括环路检测模块,所述环路检测模块用于进行以下环路检测:
当本时钟设备选择PTP线路时钟源时,将上游的时钟源GM信息放在通告(announce)报文中,并将跳数加1;
当本时钟设备锁定SyncE线路时钟源时,将自身数据当作祖母时钟(GM)信息放在announce报文中,对于接收到的GM数据为自身数据的announce报文进行丢弃,且不恢复该PTP线路时钟。
10.如权利要求8所述的装置,其特征在于,
所述装置包括至少一个master模块,和至少一个slave模块,
其中,所述master模块用于向外发送时钟;以及,当本时钟设备作为最优源设备时,如果QL等级发生变化,则将此QL等级变化信息通知下游;
所述slave模块用于向内接收时钟。
CN201110415169XA 2011-12-13 2011-12-13 一种时钟频率同步方法及装置 Pending CN102420688A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110415169XA CN102420688A (zh) 2011-12-13 2011-12-13 一种时钟频率同步方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110415169XA CN102420688A (zh) 2011-12-13 2011-12-13 一种时钟频率同步方法及装置

Publications (1)

Publication Number Publication Date
CN102420688A true CN102420688A (zh) 2012-04-18

Family

ID=45944936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110415169XA Pending CN102420688A (zh) 2011-12-13 2011-12-13 一种时钟频率同步方法及装置

Country Status (1)

Country Link
CN (1) CN102420688A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103023595A (zh) * 2012-06-08 2013-04-03 中兴通讯股份有限公司 一种最佳主时钟算法的实现方法及装置
WO2013170736A1 (zh) * 2012-05-14 2013-11-21 中兴通讯股份有限公司 一种分组网络同步方法、装置及系统
CN103916950A (zh) * 2012-12-31 2014-07-09 中兴通讯股份有限公司 时间同步方法及系统
CN104521174A (zh) * 2012-06-29 2015-04-15 阿尔卡特朗讯公司 用户可选择的ieee 1588时钟类别与质量等级的映射
WO2020114436A1 (zh) * 2018-12-04 2020-06-11 深圳市中兴微电子技术有限公司 时钟同步的方法、系统、设备及存储介质
WO2020125683A1 (zh) * 2018-12-18 2020-06-25 中国移动通信有限公司研究院 确定端口状态的方法和网络节点
CN115664627A (zh) * 2022-12-14 2023-01-31 四川创智联恒科技有限公司 基于1588协议的频率同步精度检测方法及自适应系统
CN115913876A (zh) * 2022-10-14 2023-04-04 南京濠暻通讯科技有限公司 一种基于以太网多层信息的oran同步面实现方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013170736A1 (zh) * 2012-05-14 2013-11-21 中兴通讯股份有限公司 一种分组网络同步方法、装置及系统
CN103023595A (zh) * 2012-06-08 2013-04-03 中兴通讯股份有限公司 一种最佳主时钟算法的实现方法及装置
CN103023595B (zh) * 2012-06-08 2017-07-21 中兴通讯股份有限公司 一种最佳主时钟算法的实现方法及装置
CN104521174A (zh) * 2012-06-29 2015-04-15 阿尔卡特朗讯公司 用户可选择的ieee 1588时钟类别与质量等级的映射
CN104521174B (zh) * 2012-06-29 2017-09-12 阿尔卡特朗讯公司 用户可选择的ieee 1588时钟类别与质量等级的映射
CN103916950A (zh) * 2012-12-31 2014-07-09 中兴通讯股份有限公司 时间同步方法及系统
WO2020114436A1 (zh) * 2018-12-04 2020-06-11 深圳市中兴微电子技术有限公司 时钟同步的方法、系统、设备及存储介质
US11664914B2 (en) 2018-12-04 2023-05-30 Sanechips Technology Co., Ltd. Clock synchronization method, system and device, and storage medium
WO2020125683A1 (zh) * 2018-12-18 2020-06-25 中国移动通信有限公司研究院 确定端口状态的方法和网络节点
CN115913876A (zh) * 2022-10-14 2023-04-04 南京濠暻通讯科技有限公司 一种基于以太网多层信息的oran同步面实现方法
CN115664627A (zh) * 2022-12-14 2023-01-31 四川创智联恒科技有限公司 基于1588协议的频率同步精度检测方法及自适应系统

Similar Documents

Publication Publication Date Title
CN102420688A (zh) 一种时钟频率同步方法及装置
CN103107876B (zh) 一种多时钟同步技术混合组网的实现方法和系统和装置
USRE48130E1 (en) Method for switching master/slave timing in a 1000Base-T link without traffic disruption
CN103916950B (zh) 时间同步方法及系统
US9215092B2 (en) Clock selection for synchronous Ethernet
CN102263630B (zh) 一种时钟源的选择方法
US8693308B2 (en) System and method for resilient wireless packet communications
CN101286835B (zh) 一种时钟跟踪的方法、装置及网元设备
EP2802097B1 (en) Clock synchronization method and device
EP2852087A1 (en) Packet network synchronization method, apparatus and system
CN102237941A (zh) 时间同步系统及方法
CN102130766A (zh) 一种同步以太网时钟跟踪的方法、设备及系统
US8619755B2 (en) Systems and methods for providing a dual-master mode in a synchronous ethernet environment
CN103841025A (zh) 通信系统及网络中继装置
CN101848193B (zh) 网络同步的方法、系统和网络节点
CN104092528B (zh) 一种时钟同步方法和装置
CN102546073B (zh) 一种基于多时钟环的防止时钟切换抖动的方法
CN103023595A (zh) 一种最佳主时钟算法的实现方法及装置
CN102457346A (zh) 时间同步实现方法及时钟节点
CN102158412B (zh) 以太网同步中的同步状态信息的传输方法和系统
CN108462548B (zh) 时间同步方法及装置
WO2013097365A1 (zh) 收敛主时钟源的方法及网络设备
CN102355396A (zh) 高精度时间协议端口的创建方法和边界时钟设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120418