CN102420111A

CN102420111A - 提高外延层电阻均匀性的方法、外延片及半导体器件

Info

Publication number: CN102420111A
Application number: CN2011102738219A
Authority: CN
Inventors: 顾昱; 钟旻远; 林志鑫
Original assignee: WAFER WORKS EPITAXIAL CORP
Current assignee: WAFER WORKS EPITAXIAL CORP
Priority date: 2011-09-15
Filing date: 2011-09-15
Publication date: 2012-04-18
Anticipated expiration: 2031-09-15
Also published as: CN102420111B

Abstract

本发明公开了一种提高外延层电阻均匀性的方法，其特征在于，采用在N型衬底掺杂p型杂质原子的方法。按照本发明技术方案生产的外延片，电阻率均匀性可以做到<1.5％，可降低后续生产成本，提高产品品质。

Description

提高外延层电阻均匀性的方法、外延片及半导体器件

技术领域

本发明涉及一种提高外延层电阻均匀性的方法、外延片及半导体器件。

背景技术

对于半导体器件来说，需要外延层具有完美的晶体结构，而且对外延层的厚度、导电类型、电阻率及电阻均匀性等方面均有一定的要求。半导体的电阻率一般随着温度、掺杂浓度、磁场强度及光照强度等因素的变化而改变。

对于外延层与衬底片的组合及产品规格是由后道产品应用所决定。电路与电子元件需要在外延层上制作完成，不同的应用如MOS型中PMOS、NMOS、CMOS和双极型中饱和型和非饱和型。随着集成电路设计朝向轻、薄、短、小及省电化的发展趋势，行动通讯、信息家电等产品无不力求节约能源消耗，对于外延产品要求也不断苛刻。解决外延层电阻率的变化分布问题，不仅可以满足外延片轻、薄、小、省电发展趋势，还可以提高外延片后道电子元件的使用率，有效降低客户端的产品成本。

衬底，也称为基板。目前大量使用的同质外延片中，衬底与外延层的主体构成的元素相同，均为硅。掺杂剂主要有n型元素及p型元素。n型元素包括砷AS、锑和磷(PH)；p型元素主要是硼元素。

现有的外延片，衬底与外延层两者掺杂剂的种类和浓度不相同。如常用的一种外延片，其衬底为N型，即衬底中掺杂n型原子磷、砷或锑中的一种或几种；其外延层掺杂有p型原子硼。在外延片的生产过程中，存在着普遍的自掺杂现象。自掺杂是由于热蒸发或者化学反应的副产物对衬底的扩散，衬底中的硅及杂质进入气相，改变了气相中的掺杂成分和浓度，从而导致了外延层中的杂质实际分布偏离理想的情况。按产生的原因，自掺杂可分为气相自掺杂、固相外扩散及系统自掺杂。气相自掺杂的掺杂物主要来自晶圆的背面和边缘固相外扩散。固相外扩散的掺杂物主要来自衬底的扩散，掺杂物在衬底与外延层的接触面由衬底扩散至外延层。系统自掺杂的掺杂物来自气体晶片，石墨盘和反应炉腔体等外延片生产装置的内部。

由自掺杂的产生原因可看出，外延片生产过程中，尤其是气相外延的生产方法中，自掺杂现象难以避免。

如图1所示为一种外延片的示意图，由于自掺杂的影响，一般情况下，①处相对于外圈电阻率最高，②、③、④、⑤处次之，最边缘的⑥、⑦、⑧、⑨处阻值相对更低。有些情况下也会存在边缘处电阻率高于靠近圆心处电阻率的情况。衡量电阻均匀性的标准通过计算公式可算出，计算公式：电阻率均匀性＝(MAX-MIN)*100％/(MAX+MIN)，MAX为9个点中最大电阻率数值，MIN为9个点中最小电阻率数值。通过此计算公式计算得出的均匀性数值越小，则其均匀性越高，外延片质量越高。

目前，对于外延片的电阻率均匀性可以接受范围小于5％。而现有技术中的外延层，其电阻率均匀性最低也仅能达到2.5％，按照现有技术生产，电阻率均匀性数值难以再降低。

衬底中的杂质与外延层的杂质的互相扩散，降低了外延层的电阻均匀性。如何改善杂质扩散的情况，改善外延层电阻率均匀性，一向是业内比较难以克服的问题。

发明内容

本发明的目的是提供一种提高外延层电阻均匀性的方法。

为实现上述目的，本发明通过以下技术方案实现

提高外延层电阻均匀性的方法，其特征在于，采用在N型衬底掺杂p型杂质原子的方法。

优选地是，所述p型杂质原子为硼原子。

优选地是，以衬底的体积为准，所述硼原子的掺杂量为2×10¹⁵～1×10¹⁹个/cm³。

优选地是，所述N型衬底掺杂有磷、砷或锑中的至少一种元素。

优选地是，采用离子注入法将p型原子掺杂进入N型衬底。

本发明的第二个目的是提供一种电阻率均匀性高的外延片。

外延片，其特征在于，包括按照前述的方法生产的外延层。

优选地是，所述的外延片厚度大于5微米。

更优选地是，所述的外延片厚度小于140微米。

本发明的第四个目的是提供一种半导体器件，其特征在于，包括前述的外延片。

当硅中掺入掺杂V族元素，如磷、砷AS或锑时，以电子导电为主，成为N态，即N型。当硅中掺入掺杂III族元素，如硼时，以空穴导电为主，成为P态，即P型。

一般情况下，硅的生长速率相对保持稳定。硼的掺入量将随生长温度上升而增加，而磷和砷的掺入量却随温度上升而下降。

本申请发明人通过研究发现，当N型衬底掺入p型元素，掺入极微量的电活性杂质硼，衬底电导率就可降为原来的千分之一。因此，在N型衬底注入硼元素时，能大大降低外延片自掺杂的情况所引起的不良影响，提高外延层的电阻均匀性，可显著的提升外延片质量。

外延电阻率均匀性是衡量一个外延生产企业实力的重要指标之一，是一种制程能力高低的衡量指标。电阻率均匀性优良会保证后面工艺外延片上的每一个器件电性符合要求。若外延片电阻率均匀性不良，在后续工艺过程中，会大大增加边缘器件报废率，增加工艺成本及降低集成电路产品品质。

使用本发明中的衬底生产的外延片，外延层电阻率均匀性可以做到＜1.5％，可降低后续生产成本，提高产品品质。

附图说明

图1为一种外延片示意图；

图2为本发明生产的外延片检测点示意图；

图3为距离边缘2mm处的硼原子扩散长度曲线图；

图4为外延片中心点处的硼原子扩散长度曲线图；

图5为掺砷和掺磷的衬底中的硼原子扩散长度对比图。

具体实施方式

下面结合实施例对本发明进行详细的描述：

硼原子的掺杂方法可以采用以下方法：

通过离子注入的方法，在衬底制作二氧化硅或多晶硅的时候，掺入杂质硼原子。在衬底制作二氧化硅的目的是为了减少微缺陷对硅片表面质量影响或防止硅外延工艺过程中“重掺杂”硅片的自掺杂作用。

离子植入法是利用施加高电压，使各离子化的元素产生碰撞，进而产生物理性的取代。这时候，由于离子的经过，使硅结晶遭受破坏，所以之后必须经过RTP(快速退火处理)进行修复。现在杂质掺入技术的重心，已从传统的热扩散法，转移到离子植入法+退火处理法。后者不但具有较佳的控制性，且为低温制程，此外又有可计算杂质原子掺入量的优点。

离子植入法的优点在于其为低温制程，且可操控植入量，此外利用光阻作为光罩，可进行杂质掺入的选择，以及在基板内任意深度掺入任意量的杂质。离子植入是将离子经高能加速，碰撞硅基板进行植入，因此也称为离子注入。碰撞的离子，随着入射能量(加速电压)、离子种类、基板的状态等不同，决定离子植入的深度，而离子经过的路径也伴随结晶缺陷的产生。

植入的离子在硅的单一晶格内反复碰撞直到停止。

离子植入法的设备：随着离子植入制程的广泛使用，其装置也相形重要。针对不同的应用目的，必须选用适合剂量、加速电压(植入能量)的离子植入装置。目前离子植入装置，区分为四种形式：中电流离子植入机、高电流离子植入机、高能量离子植入机、低能量离子植入机。绝缘层的产生，也就是氧的植入等，需要使用高能量离子植入机。此外，源极/汲极的形成，适合于低能量、足够电流的装置，因此使用高电流离子植入机即可。

硼原子的植入方法也可以采用现有技术中的其他方法，只要能将硼原子均匀分布植入N型衬底即可。

检测衬底掺杂的原子数量，可采用SRP、ICP-MS或SIMS二次离子质谱仪。其中，ICP-MS主要是用利用HF粹取表面金属后检测掺杂原子的数量。SIMS二次离子质谱仪具有超灵敏的微分子检测能力、超高解析的多层外延纵深成分分布鉴别能力同时拥有快速的检测速度与高精确度。利用离子击穿样品，样品表面将溅射出中性原子、分子及其相关离子。直接检测被溅射处的离子讯号，是目前二次离子质谱仪的检测方式。在外延成分检测与材料表面的成分检测，成分检测的灵敏度与定量的精确度是需要注意的事项。SIMS成分检测的灵敏度为1ppb。因此，SIMS有相当优越的微成分定量能力。

N型衬底中植入的硼原子个数检测方法也可以采用现有技术中的其他方法。

实施例1-32中所掺入的硼原子个数如表1所示，以衬底体积为准，单位：个/cm³。

表1

实施例33-48中所掺入的硼原子个数如表2所示，以衬底体积为准，单位：个/cm³。

表2

利用离子注入法，在掺砷衬底掺杂硼原子，掺杂硼原子后，再制造外延片。分别选取四组外延片对比，每组外延片中包括两片未掺杂硼原子的外延片与其中一个实施例的外延片。如图2所示，分别检测图2中的外延层A、B、C、D、E五个点处的电阻率数值，图2中，A点为圆心，B、C、D、E四个点距离外延片边缘10mm。四组外延层的数据如表3-表6所示，表3-表6中，1、2、3、4、5五列分别表示A、B、C、D、E五个点处的电阻率。AVE列表示这五列的电阻率平均值。U NI列表示电阻均匀性，即按照电阻率均匀性公式-电阻率均匀性＝(MAX-MIN)*100％/(MAX+MIN)计算的数值。

表3：(欧姆·厘米)

表4：(欧姆·厘米)

表5(欧姆·厘米)

表6(欧姆·厘米)

从表3-表6中的数据可以看出，在掺砷的衬底掺杂硼原子后，制造的外延层阻值均匀性将优于未掺杂硼原子的外延层阻值均匀性。

利用离子注入法，在掺砷衬底掺杂硼原子，掺杂硼原子、外延层生长完成后，采用SIMS二次离子质谱仪，分别检测外延层圆心处及距离边缘2mm处的硼原子的扩散长度，距离边缘2mm处的硼原子扩散长度曲线图如图3所示。圆心处的硼原子扩散长度曲线如图4所示。从图3和图4可以看出，在掺砷衬底中掺杂硼原子，生产外延层过程中，衬底圆心处及靠近边缘处的硼原子扩散长度无明显差异。

利用离子注入法，在电阻率≤0.005ohm-cm(欧姆·厘米)的重掺掺砷衬底及重掺掺磷衬底中分别掺杂硼原子，硼原子掺杂个数为2×10¹⁷个/cm²。掺杂、外延层生长完成后，分别检测外延层圆心处及距离边缘2mm处的硼原子扩散长度，对比曲线如图5所示。从图5可以看出，无论是重掺掺砷衬底中掺杂硼原子还是重掺掺磷衬底中掺杂硼原子，其用于生产外延片过程中，圆心处和靠近边缘处的硼原子扩散长度规律趋同。

由于磷和锑化学性质相似，掺杂硼原子对掺磷衬底影响与对掺锑衬底的影响相似。

掺砷基板中掺杂硼原子2×10¹⁷个/cm³。掺杂硼原子之前和之后的基板生产的外延层，分别选取电阻率高和低的两组外延层电阻率均匀性对比，数据如表7、表8所示。检测点为如图1所示的1-9个点。

表7：(欧姆·厘米)

	点1	点2	点3	点4	点5	点6	点7
								未掺杂硼原子的衬底生产的外延层	0.959	0.967	0.976	0.971	0.97	0.97	0.978
掺杂硼原子的衬底生产的外延层	0.967	0.974	0.974	0.973	0.973	0.973	0.977

续表7

	点8	点9	AVE	MAX	MIN	UNI
							未掺杂硼原子的衬底生产的外延层	0.978	0.968	0.971	0.978	0.959	0.98％
掺杂硼原子的衬底生产的外延层	0.974	0.977	0.974	0.977	0.967	0.51％

表8(欧姆·厘米)

	点1	点2	点3	点4	点5	点6	点7
								未掺杂硼原子的衬底生产的外延层	18.771	18.649	18.828	18.766	18.459	18.237	18.737
掺杂硼原子的衬底生产的外延层	18.686	18.611	18.613	18.426	18.433	18.263	18.682

续表8

	点8	点9	AVE	MAX	MIN	UNI
							未掺杂硼原子的衬底生产的外延层	18.69	17.85	18.56	18.828	17.85	2.67％
掺杂硼原子的衬底生产的外延层	18.627	18.53	18.542	18.686	18.263	1.14％

掺磷基板中掺硼原子2×10¹⁷个/cm³。掺杂硼原子之前和之后的基板生产的外延片，两组外延层电阻率均匀性对比数据如表9所示。检测点为如图1所示的1-9个点。

表9：(欧姆·厘米)

	点1	点2	点3	点4	点5	点6	点7
								未掺杂硼原子的衬底生产的外延层	0.5246	0.5308	0.531	0.528	0.529	0.54	0.542
掺杂硼原子的衬底生产的外延层	0.522	0.528	0.528	0.526	0.527	0.526	0.524

续表9

	点8	点9	AVE	MAX	MIN	UNI
							未掺杂硼原子的衬底生产的外延层	0.542	0.543	0.535	0.543	0.5246	1.72％
掺杂硼原子的衬底生产的外延层	0.523	0.521	0.535	0.528	0.521	0.67％

掺磷基板中掺杂硼原子3×10¹⁸个/cm³。掺杂硼原子之前和之后的基板生产的外延片，两组外延层电阻率均匀性对比数据如表10所示。检测点为如图1所示的1-9个点。

表10：(欧姆·厘米)

	点1	点2	点3	点4	点5	点6	点7
								未掺杂硼原子的衬底生产的外延层	18.173	18.266	18.201	18.207	17.948	17.901	18.213
掺杂硼原子的衬底生产的外延层	18.27	18.227	18.237	18.267	18.138	18.257	18.205

续表10

	点8	点9	AVE	MAX	MIN	UNI
							未掺杂硼原子的衬底生产的外延层	18.218	17.638	18.085	18.266	17.638	1.75％
掺杂硼原子的衬底生产的外延层	18.228	17.969	18.255	18.27	17.969	0.83％

掺锑基板中掺硼原子4×10¹⁶个/cm³。掺杂硼原子之前和之后的基板生产的外延片，两组外延层电阻率均匀性对比数据如表11所示。检测点为如图1所示的1-9个点。

表11：(欧姆·厘米)

	点1	点2	点3	点4	点5	点6	点7
								未掺杂硼原子的衬底生产的外延层	0.99	0.972	0.98	0.965	0.974	0.973	0.979
掺杂硼原子的衬底生产的外延层	0.96	0.971	0.98	0.967	0.973	0.972	0.966

续表11

	点8	点9	AVE	MAX	MIN	UNI
							未掺杂硼原子的衬底生产的外延层	0.979	0.973	0.975	0.99	0.965	1.28％
掺杂硼原子的衬底生产的外延层	0.968	0.976	0.97	0.98	0.96	1.03％

掺锑基板中掺硼原子3×10¹⁸个/cm³。掺杂硼原子之前和之后的基板生产的外延片，两组外延层电阻率均匀性对比数据如表12所示。检测点为如图1所示的1-9个点。

表12：(欧姆·厘米)

	点1	点2	点3	点4	点5	点6	点7
								未掺杂硼原子的衬底生产的外延层	18.24	18.359	18.328	18.203	17.878	17.862	18.191
掺杂硼原子的衬底生产的外延层	18.172	18.158	18.279	18.16	17.86	18.094	18.02

续表12

	点8	点9	AVE	MAX	MIN	UNI
							未掺杂硼原子的衬底生产的外延层	17.754	17.201	18.002	18.359	17.201	3.26％
掺杂硼原子的衬底生产的外延层	17.964	17.83	18.041	18.279	17.83	1.24％

本发明中的实施例仅用于对本发明进行说明，并不构成对权利要求范围的限制，本领域内技术人员可以想到的其他实质上等同的替代，均在本发明保护范围内。

Claims

1.提高外延层电阻均匀性的方法，其特征在于，采用在N型衬底掺杂p型杂质原子的方法。

2.根据权利要求1所述的提高外延层电阻均匀性的方法，其特征在于，所述p型杂质原子为硼原子。

3.根据权利要求1所述的提高外延层电阻均匀性的方法，其特征在于，以衬底的体积为准，所述硼原子的掺杂量为2×10¹⁵～1×10¹⁹个/cm³。

4.根据权利要求1所述的提高外延层电阻均匀性的方法，其特征在于，所述N型衬底掺杂有磷、砷或锑中的至少一种元素。

5.根据权利要求1所述的提高外延层电阻均匀性的方法，其特征在于，采用离子注入法将p型原子掺杂进入N型衬底。

6.外延片，其特征在于，包括按照权利要求1至5任一权利要求所述的方法生产的外延层。

7.根据权利要求5所述的外延片，其特征在于，所述的外延片厚度大于5微米。

8.半导体器件，其特征在于，包括权利要求6所述的外延片。