CN102412834A - 压控振荡器 - Google Patents
压控振荡器 Download PDFInfo
- Publication number
- CN102412834A CN102412834A CN2010102920058A CN201010292005A CN102412834A CN 102412834 A CN102412834 A CN 102412834A CN 2010102920058 A CN2010102920058 A CN 2010102920058A CN 201010292005 A CN201010292005 A CN 201010292005A CN 102412834 A CN102412834 A CN 102412834A
- Authority
- CN
- China
- Prior art keywords
- signal
- voltage
- circuit
- power supply
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一种压控振荡器，实现于集成电路中，该压控振荡器包括维持电路及起振电路，该维持电路以输入/输出接口元件来实现，用以接收输入/输出参考电压信号，并据以提供电源信号，该起振电路以核心电路元件来实现，用以响应于电源信号提供振荡信号，其中振荡信号的振幅由输入/输出参考电压信号的电平所决定。
Description
技术领域
本发明涉及一种以集成电路实现的压控振荡器(Voltage ControlOscillator，VCO)，特别涉及一种响应于集成电路的输入/输出(Input/Output，I/O)参考电压来进行操作的集成电路VCO。
背景技术
在现有技术中，压控振荡器(Voltage Control Oscillator，VCO)已存在，并已广泛地作为时钟信号发生器(Clock Generator)，应用在诸如锁相回路(Phase Locked Loop，PLL)或延迟锁定回路(DelayLocked Loop，DLL)等应用场合中。举例来说，已知的VCO常以集成电路的方式实现，其中包括响应于核心供电电压(Core VDD)进行操作的起振电路。一般来说，VCO提供的时钟信号的振幅和质量相关于核心供电电压的电平。然而随着半导体工艺不断的精进，核心供电电压的电平不断地下降，使得VCO提供的时钟信号的质量下降。据此，如何设计出可在核心供电电压下降的情况下提供质量优良的时钟信号的VCO，是业界不断致力的方向之一。
发明内容
本发明涉及一种以集成电路实现的压控振荡器，其设置有以输入/输出接口元件来实现的维持电路，以响应于提供至集成电路的I/O接口的I/O供电电压(VDD)来进行操作。据此，相比于传统以集成电路实现的VCO，本发明相关的VCO具有可响应于电平比核心供电电压(Core VDD)高的I/O供电电压来进行振荡操作以及可产生质量较佳的时钟信号的优点。
根据本发明的一方面，提出一种VCO，实现于集成电路中，该VCO包括维持电路及起振电路。维持电路以输入/输出接口元件来实现，用以接收I/O参考电压信号，并据以提供电源信号。起振电路以核心电路(Core)元件来实现，用以响应于电源信号提供振荡信号，其中，振荡信号的振幅(Swing)由I/O参考电压信号所决定。
为了让本发明的上述内容能更明显易懂，下文特举一优选实施例，并结合附图，作详细说明如下：
附图说明
图1示出了根据本发明实施例的压控振荡器的方块图。
图2示出了图1的维持电路12的详细方块图。
图3示出了图1的维持电路12的另一详细方块图。
图4示出了图1的维持电路12的再一详细方块图。
图5示出了图1的起振电路14的详细方块图。
主要元件符号说明
1：压控振荡器 12：维持电路
14：起振电路 100：集成电路
12a1、12a2、12c2：电流源 12b、12c1：电压源
具体实施方式
本发明实施例的压控振荡器响应于提供至集成电路的输入/输出供电电压(VDD)来进行振荡操作。
请参照图1，其示出了根据本发明一实施例的压控振荡器的方块图。本实施例的VCO 1实现于集成电路100中。VCO 1包括维持电路12及起振电路14。维持电路12以输入/输出接口元件来实现，用以接收I/O参考电压信号VDD_IO，并据以提供电源信号Ps。举例来说，I/O参考电压信号VDD_IO的电平高于集成电路100内一般核心元件(Core Device)具有的耐压能力。据此，相比于集成电路100中的核心元件，前述I/O接口元件具有较高的耐压能力，而可操作在以I/O参考电压信号VDD_IO为工作电压的环境中。
请参照图2，其示出了图1的维持电路12的详细方块图。在一个例子中，维持电路12可以包括两个电流源12a1和12a2。举例来说，直接接受I/O参考电压信号VDD_IO驱动的电流源12a1例如由具有较高耐压能力的I/O接口元件来实现，以根据I/O参考电压信号VDD_IO产生中间电流信号Im。而电流源12a2则可选择性地以具有高耐压能力的I/O接口元件或以一般核心元件来实现，以响应于中间电流信号Im提供恒定电流形式的电源信号Ps。
请参照图3，其示出了图1的维持电路12的另一详细方块图。在另一个例子中，维持电路12也可以由电压源12b来实现。其中，电压源12b由具有较高耐压能力的I/O接口元件来实现，以响应于I/O参考电压信号VDD_IO提供恒定电压形式的电源信号Ps。
请参照图4，其示出了图1的维持电路12的再一详细方块图。在再一个例子中，维持电路12也可以由电压源12c1及电流源12c2来实现。举例来说，直接接受I/O参考电压信号VDD_IO驱动的电压源12c1由具有较高耐压能力的I/O接口元件来实现，以根据I/O参考电压信号VDD_IO产生中间电压信号Vm。举例来说，中间电压信号Vm的振幅低于集成电路100中核心元件的耐压，据此，电流源12c2可选择性地以具有高耐压能力的I/O接口元件或以一般核心元件来实现，以响应于I/O参考电压信号VDD_IO提供恒定电流形式的电源信号Ps。
起振电路14以具有较低耐压能力的核心电路元件来实现。起振电路14响应于电源信号Ps提供振荡信号CLK，其中，振荡信号CLK的振幅(Swing)由I/O参考电压信号VDD_IO的电平所决定。随着I/O参考电压信号VDD_IO电平的提升，提供至起振电路14的电源信号Ps的电压电平也相应地提升，据此，起振电路14可以响应于该较高的电压电平产生振幅较大的振荡信号CLK。一般来说，振幅较大的振荡信号CLK具有较佳的时钟信号质量。
举例来说，起振电路14为互补式(Complementary)电感电容共振腔(LC Tank)压控振荡器，如图5所示。在其他例子中，起振电路14也可以以其他形式的振荡器实现。
本发明实施例的VCO以集成电路来实现，其中设置有以I/O接口元件来实现的维持电路，以响应于提供至集成电路的I/O接口的I/O供电电压(VDD)来进行操作。据此，相比于传统以集成电路实现的VCO，本发明实施例的VCO具有可响应于电平比传统核心供电电压高的I/O供电电压来进行振荡操作以及可产生质量较佳的时钟信号的优点。
综上所述，虽然本发明已以一优选实施例揭露如上内容，然而其并非用以限定本发明。本发明所属技术领域中的普通技术人员，在不脱离本发明的精神和范围内，可以进行各种变化与修改。因此，本发明的保护范围以所附权利要求所限定的保护范围为准。
Claims (4)
1.一种压控振荡器，实现于一集成电路中，所述压控振荡器包括：
一维持电路，以输入/输出接口元件来实现，用以接收一输入/输出参考电压信号，并据以提供一电源信号；以及
一起振电路，以核心电路元件实现，用以响应于所述电源信号提供一振荡信号，其中所述振荡信号的振幅由所述输入/输出参考电压信号的电平所决定。
2.根据权利要求1所述的压控振荡器，其中，所述维持电路包括：
一第一电流源电路，用以响应于所述输入/输出参考电压信号提供一中间电源信号；以及
一第二电流源电路，用以响应于所述中间电源信号提供所述电源信号，其中所述电源信号为电流信号。
3.根据权利要求1所述的压控振荡器，其中，所述维持电路包括：
一稳压电路，用以响应于所述输入/输出参考电压信号提供一中间电源信号；以及
一电流源电路，用以响应于所述中间电源信号提供所述电源信号，其中所述电源信号为电流信号。
4.根据权利要求1所述的压控振荡器，其中，所述维持电路包括：一稳压电路，用以响应于所述输入/输出参考电压信号提
供所述电源信号，所述电源信号为电压信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102920058A CN102412834A (zh) | 2010-09-21 | 2010-09-21 | 压控振荡器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102920058A CN102412834A (zh) | 2010-09-21 | 2010-09-21 | 压控振荡器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102412834A true CN102412834A (zh) | 2012-04-11 |
Family
ID=45914725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010102920058A Pending CN102412834A (zh) | 2010-09-21 | 2010-09-21 | 压控振荡器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102412834A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104702364A (zh) * | 2013-12-10 | 2015-06-10 | 华为技术有限公司 | 时钟频率调整方法及装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030231072A1 (en) * | 2002-05-30 | 2003-12-18 | International Business Machines Corporation | Voltage controlled oscillator circuit and method |
| US20040251977A1 (en) * | 2003-06-12 | 2004-12-16 | Abdellatif Bellaouar | Low-current, area-efficient and flicker noise free bias CMOS voltage control oscillator |
| CN1700600A (zh) * | 2004-05-21 | 2005-11-23 | 松下电器产业株式会社 | 电压电平变换电路 |
-
2010
- 2010-09-21 CN CN2010102920058A patent/CN102412834A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030231072A1 (en) * | 2002-05-30 | 2003-12-18 | International Business Machines Corporation | Voltage controlled oscillator circuit and method |
| US20040251977A1 (en) * | 2003-06-12 | 2004-12-16 | Abdellatif Bellaouar | Low-current, area-efficient and flicker noise free bias CMOS voltage control oscillator |
| CN1700600A (zh) * | 2004-05-21 | 2005-11-23 | 松下电器产业株式会社 | 电压电平变换电路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104702364A (zh) * | 2013-12-10 | 2015-06-10 | 华为技术有限公司 | 时钟频率调整方法及装置 |
| CN104702364B (zh) * | 2013-12-10 | 2017-12-22 | 华为技术有限公司 | 时钟频率调整方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4864769B2 (ja) | Ｐｌｌ回路 | |
| US8330511B2 (en) | PLL charge pump with reduced coupling to bias nodes | |
| US9742354B2 (en) | Voltage controlled oscillator with common mode adjustment start-up | |
| US20080008284A1 (en) | Pll device with leakage current compensation unit | |
| US20140241335A1 (en) | Phase-locked loop using dual loop mode to achieve fast resettling | |
| TW200735537A (en) | Phase-locked loop circuit, delay-locked loop circuit and method of tuning output frequencies of the same | |
| US20100052803A1 (en) | Voltage controlled oscillator | |
| US7863991B1 (en) | Wide range/high speed low power CMOS VCO | |
| Patil et al. | A performance comparison of current starved VCO and source coupled VCO for PLL in 0.18 μm CMOS process | |
| CN101789758A (zh) | 低相噪全pmos考比兹晶体振荡器放大器电路 | |
| JP2010135956A (ja) | Ｐｌｌ回路およびその制御方法 | |
| CN102412834A (zh) | 压控振荡器 | |
| US9473152B2 (en) | Coupling structure for inductive device | |
| Seo et al. | A digitally controlled oscillator with wide frequency range and low supply sensitivity | |
| US8466754B1 (en) | Low phase noise MEMS-based oscillator with bifurcation and parametric noise squeezing | |
| EP2874042A1 (en) | Oscillator buffer and method for calibrating the same | |
| US9559635B2 (en) | Method and apparatus of synchronizing oscillators | |
| JP5053413B2 (ja) | 同期回路 | |
| US8138800B2 (en) | Phase detecting circuit and PLL circuit | |
| JP2008113434A (ja) | チャージポンプがない位相固定ループ回路及びこれを含む集積回路 | |
| US8729931B1 (en) | Divide-by-two divider circuit having branches with static current blocking circuits | |
| TWI441446B (zh) | 壓控振盪器 | |
| CN108880504B (zh) | 用于激励晶体振荡电路的方法以及电路 | |
| JP2009200703A (ja) | チャージポンプ回路およびｐｌｌ回路 | |
| JP2014033289A (ja) | 波形変換器及び発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120411 |
|
| WD01 | Invention patent application deemed withdrawn after publication |