CN102377574A - 具有核冗余的多核网络设备 - Google Patents
具有核冗余的多核网络设备 Download PDFInfo
- Publication number
- CN102377574A CN102377574A CN2011102440799A CN201110244079A CN102377574A CN 102377574 A CN102377574 A CN 102377574A CN 2011102440799 A CN2011102440799 A CN 2011102440799A CN 201110244079 A CN201110244079 A CN 201110244079A CN 102377574 A CN102377574 A CN 102377574A
- Authority
- CN
- China
- Prior art keywords
- switch
- nuclear
- activation
- switch nuclear
- nuclears
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
- H04L12/4641—Virtual LANs, VLANs, e.g. virtual private networks [VPN]
Abstract
本申请的实施方式涉及一种具有核冗余的多核网络设备。具体地,涉及网络设备的实施方式,包括:部署在单一集成电路上的多个交换机核和多个端口,用于在网络上接收和发送数据帧,其中交换机核耦合至多个端口的子集。该网络设备包括解激活器,配置用于在单一集成电路上的多个交换机核之中,将一个或者多个交换机核的至少一部分选择性地解激活,以及网络设备配置用于基于多个交换机核的激活部分的配置,在多个端口之间转发数据帧。被解激活的部分可以包括入站处理管线、出站处理管线和/或整个交换机核。将被解激活的交换机核的部分可以基于集成电路的连接器而动态确定。
Description
相关申请的交叉引用
本申请要求2010年8月20日提交的、美国临时专利申请第61/375,528号的优先权,该申请名称为“Switch with CoreRedundancy”,在此通过参考而将该申请的全部公开内容引入。
技术领域
本公开概括地涉及通信网络,以及更具体地,涉及在通信网络中使用的网络设备或者交换设备。
背景技术
在此,出于一般地呈现本公开的上下文的目的而提供了背景技术描述。在该背景技术部分中所描述的当前署名的发明人的工作以及本说明书中并未以其他方式被判定为申请日时的现有技术的各方面,均不表示明确地或隐含地被承认为相对于本公开的现有技术。
某些网络应用需要在大量端口之间进行交换。2010年2月16日提交的、名称为“SWITCH DEVICE HAVING A PLURALITY OFPROCESSING CORES”的美国专利申请第12/706,704号描述了一种具有多个处理核的交换机设备,该设备在相对大量的端口之间提供转发功能。
发明内容
在一个实施方式中,网络设备包括:多个端口,用于在网络上接收和发送数据帧;以及多个交换机核,部署在单一集成电路上。每个交换机核耦合至多个端口的子集。该网络设备进一步包括解激活器,配置用于在单一集成电路上的多个交换机核之中,将一个或者多个交换机核的至少一部分选择性地解激活。该网络设备配置用于基于多个交换机核的激活部分的配置,在多个端口之间转发数据帧。
在一个实施方式中,一种方法包括:在网络设备的单一集成电路上部署的多个交换机核之中,将一个或者多个交换机核的至少一部分选择性地解激活。每个交换机核耦合至多个端口的子集,其中多个端口用于在包括网络设备的网络上接收和发送数据帧。该方法进一步包括:将网络设备配置用于在对应于多个交换机核的激活部分的端口之间转发数据帧,其中基于多个交换机核的激活部分配置网络设备。
附图说明
图1是根据一个实施方式的、包括在交换设备中使用的集成电路(IC)的示例转发系统的框图;
图2A是根据一个实施方式的、用于图1的集成电路的交换机核的示例实现的框图;
图2B是根据一个实施方式的、用于图1的集成电路的交换机核的另一示例实现的框图;
图3A是根据一个实施方式的、其中全部交换机核为激活的示例交换设备的框图;
图3B是根据一个实施方式的、其中第一数量的交换机核为激活而第二数量的交换机核为非激活的示例交换设备的框图;
图4是根据一个实施方式的由图1的IC、图2的交换机核和/或图3的交换机核实现的示例方法的流程图;以及
图5是根据一个实施方式的、使用图1的集成电路的示例交换机系统的框图。
具体实施方式
在此,在以太网网络环境中对示例的交换方法和设备进行描述。应当注意,在此处的公开和教示的启示下,类似的方法和设备也适用于在其他通信网络中使用。
图1是在某些实施方式中的、在交换机设备(诸如,以太网交换机)中使用的示例转发系统100的框图。可以在2010年2月16日提交的美国专利申请第12/706,704号中找到类似于转发系统100的转发系统的描述,该专利申请的名称为“Switch Device Having a Plurality ofProcessing Cores”,在此通过参考而将该申请的全部公开内容引入。然而,在某些实施方式中,转发系统100包括不同于在美国专利申请第12/706,704号中描述的方面。
转发系统100包括包含集成电路(IC)102的网络设备,该集成电路(IC)102具有部署在IC 102上、并且经由分配器108和激活器122耦合在一起的多个交换机核104a-104d。分配器108和激活器122的组合配置用于选择性地解激活一个或者多个交换机核104a-104d或者其中的一部分。由此,网络设备配置用于基于交换机核104a-104d的激活部分的配置,在IC 102的端口之间转发数据帧。
通常,集成电路(IC)102是单一的集成电路,然而在某些实施方式中,集成电路102包括一个以上的IC。附加地,每个交换机核104与相应的端口接口112a-112d耦合,并且每个端口接口112支持耦合至多个适当的端口,根据本公开的实施方式,该端口是光端口和/或电端口。应当注意,在此处本公开和教示的启示下,在至少某些实施方式中,IC 102适用于支持能够在相对较高数量的端口之间交换分组和数据帧并且具有小外形因子的交换机设备。例如,在一个实施方式中,IC 102能够在至少96个1G比特每秒(1Gbps)端口之间交换。在其他实施方式中,IC 102能够在至少96个10Gbps端口之间交换。IC 102的其他实施方式是可能的,诸如,一个实施方式能够在至少32个40Gbps的端口之间交换,一个实施方式能够在至少12个100Gbps的端口之间交换,或者还有其他实施方式。应当注意,在此处公开和教示的启示下,能够在较高数量的端口之间进行交换、并且具有小外形因子的交换机设备例如对于诸如数据中心和服务器场的应用是有用的。
尽管图1示出了在IC 102上包括4个交换机核104,但在其他实施方式中,在IC 102上包括少于4个(也即,2个或者3个)或者多于4个交换机核104,该交换机核104具有相应数量的端口接口112。在一个实施方式中,每个交换机核104是包括两个单核的双核。在此实施方式中,IC 102由此包括8个交换机核。在另一实施方式中,IC
102包括8个交换机核104,其中没有一个是双核的部分。
在一个实施方式中,每个交换机核104独立于在IC 102上部署的全部其他交换机核104。在一个实施方式中,例如,每个独立的交换机核104操作,而不管另一交换机核104是否正在操作。在一个实施方式中,每个交换机核104是具有两个单核的双核,双核交换机核104中的单核不是独立的,而每个双交换机核104独立于其他双交换机核以及其他单交换机核。在每个交换机核104为具有两个单核的双核的另一实施方式中,双交换机核104中的单核是独立的。在某些实施方式中,并非全部交换机核104都是独立的。在一个实施方式中,至少一个交换机核104独立于在IC 102上部署的全部其他交换机核104。
在一个实施方式中,分配器108包括多个分配器模块。例如在一个实施方式中,每个分配器模块耦合至每个交换机核104,并且能够从任何交换机核104向任何交换机核104来引导或者传输数据帧或数据帧信息。在分配器108包括多个独立分配器模块的实施方式中,每个分配器模块操作而不管另一分配器模块是否正在操作。
根据一个实施方式,每个交换机核104与相应端口接口112相关联,该端口接口112处理对于交换机核104的本地端口。由此,每个交换机核104本地耦合至IC 102上的多个端口的子集,在此被称为“本地端口”。例如,由端口接口112a处理的端口被认为是交换机核104a的本地端口。类似地,由端口接口112b处理的端口被认为是交换机核104b的本地端口。另一方面,由端口接口112a处理的端口被认为是对于交换机核104b、104c和104d的非本地端口或者远程端口,而由端口接口112b处理的端口被认为是对于交换机核104a、104c和104d的非本地端口或者远程端口。
通常,当交换机核104经由本地源端口接收对应于分组的数据帧时,交换机核104确定数据帧应被发送至的目标端口,该目标端口可以是或者不是接收交换机核104的相应本地端口。如果目标端口不是接收交换机核的本地端口,则交换机核104执行针对所接收数据帧的某些但不是全部处理操作,继而向分配器108发送数据帧。分配器108接着针对目标端口是本地端口而向适当的其他交换机核104引导或传输数据帧或者数据帧信息。对于数据帧的处理操作在与目标端口相关联的交换机核104处完成。例如,当经由交换机核104a的本地端口而由交换机核104a接收数据帧时,交换机核104a确定目标端口。如果目标端口对应于交换机核104d,例如,交换机核104a向分配器108发送数据帧,该分配器108继而向交换机核104d传输或者引导数据帧。接着,交换机核104d向目标端口转发数据帧,该目标端口是交换机核104d的本地端口。在示例中,在接收交换机核104a处执行对于数据帧的某些处理操作,通常如入站(ingress)处理操作(诸如确定影响将在转发分组期间执行的动作的、分组的属性值);而在交换机核104d处执行对于数据帧的附加处理操作,通常如出站(egress)处理操作(诸如对分组进行调度和排队以用于传输)。由此,每个交换机核104包括执行入站处理操作的入站管线114(在此也称作“入站处理管线”),并包括执行出站处理操作的出站管线116(在此也称作“出站处理管线”)。
在一个实施方式中,给定的交换机核104总是向分配器108转发数据帧,而不管针对数据帧的目标端口是给定交换机核104的本地端口、还是相对于给定交换机核104的远程端口。在另一实施方式中,如果目标端口是交换机核104的本地端口,则交换机核104不向分配器108转发数据帧。而是,在此类其他实施方式中,当目标端口是给定交换机核104的本地端口时,数据帧进一步由给定交换机核104处理而不向分配器108提供。
在一个实施方式中,当经由端口接口112接收时,对应于分组的数据帧存储在IC 102的存储器(在图1中未示出)中,并且在由交换机核104和分配器108正在处理对应于数据帧的描述符时,保持在相同位置。在一个示例中,在交换机核104和分配器108、或者在交换机核104之间传递数据帧的指针或者其他标识符。由此,尽管交换机核104在上文描述为向分配器108或者另一交换机核104传送或者转发数据帧,但在一个实施方式中,在交换机核104和分配器108、或者在交换机核104之间传送或者转发数据帧,包括:传送存储在存储器中的数据帧的指针或者其他标识符,和/或传送与数据帧相关联的描述符或者指向该描述符的指针。在其他实施方式中,在交换机核104和分配器108、或者在交换机核104之间传送或者转发数据帧,包括:传送实际的数据帧。在一个示例中,通过使用IC 102转发对应于分组的数据帧利用如下技术执行,诸如在2010年2月16日提交的美国专利申请第12/706,704号中描述的技术,该申请名称为“SWITCHDEVICE HAVING A PLURALITY OF PROCESSING CORES”,在此通过引用将该申请的全部内容引入。
每个独立的交换机核104包括核接口118,用以与中央处理单元(CPU)或者其他适合的处理器120进行接口通信。在一个实施方式中,CPU 120包括执行存储于存储器(未示出)中的机器可读指令的处理器。在一个实施方式中,CPU包括在与IC 102的相同硅体或者设备上。在另一实施方式中,CPU可以位于不同的硅体或者设备上。在某些实施方式中,在转发系统100中包括多于一个的CPU 120。在一个实施方式中,例如,每个交换机核104a-104d与相应CPU 120接口通信。如在此使用的,术语“CPU”、“处理器”和“控制器”互换地使用以指示CPU 120。每个核接口118允许CPU 120与相应交换机核104通信。在一个实施方式中,每个核接口118包括CPU端口(例如,吉比特介质无关接口(GMII)或者其他适合的接口)和/或串行管理接口(SMI)、或者任意适合的接口。
在一个实施方式中,至少一个核接口118还允许CPU 120与解激活器122通信。在一个实施方式中,核接口118之一被指定或者选择作为IC 102和控制器120之间的接口。例如,IC 102上的解激活器122和全部激活核104使用指定的或者选择的核接口与控制器120通信。
解激活器122配置用于发起对至少一个交换机核104的至少一部分进行选择性解激活和/或隔离。例如,在生产之后,可以确定设备上的特定交换机核为有缺陷,而由解激活器122来解激活有缺陷的交换机核,以便允许设备以受限方式使用,例如,对于不需要激活交换机核的全部集合的应用。在一个实施方式中,整个交换机核104的解激活包括关闭交换机核104或者防止交换机核104加电,使得交换机核104不处理任何数据帧或分组。在一个实施方式中,整个交换机核104的隔离包括防止向交换机核104发送数据帧或分组以及从交换机核104接收数据帧或分组。在某些实施方式中,解激活器122配置用于将至少一个交换机核104的至少一部分(诸如至少一个交换机核104的入站管线或者出站管线)解激活和/或隔离。
在一个实施方式中,基于在IC 102上可用的信息,解激活器122确定将被解激活的一个或者多个交换机核或者其中的一部分。在一个实施方式中,配置标识符(ID)指示将被解激活的交换机核104或者其中的一部分,并且配置ID可由解激活器122访问。在一个实施方式中,配置ID存储于IC 102上的存储器单元,诸如寄存器、只读存储器(ROM)等。在配置ID存储于ROM存储器单元的实施方式中,例如在制造过程期间,ROM存储器单元被编程以存储配置ID。在一个实施方式中,配置ID可以由CPU 120存储到存储器单元中。
在一个实施方式中,配置ID对应于多个比特信号。在一个实施方式中,多个比特信号通过将IC 102上的多个信号线与一个或者多个参考信号(诸如,接地信号或者电源信号)进行耦合而生成,其中该多个信号线对应于多个比特信号。例如,在一个实施方式中,每个信号线经由上拉/下拉电阻、凸块、管脚等,直接连接至参考信号之一。在一个实施方式中,多个信号线耦合至诸如寄存器的存储器单元,而配置ID在特定时间(诸如,在IC 102加电时,在IC 102重置时等)被加载至寄存器。在另一个实施方式中,配置ID经由CPU 120接收并被加载至存储器单元中。
图1示出的实施方式将解激活器122绘出为耦合至每个交换机核104的集中式块。然而,在其他实施方式中,解激活器122跨越交换机核104进行分布。例如,用于独立交换机核104a的解激活器包括在交换机核104a中,用于独立交换机核104b的解激活器包括在交换机核104b中,等等。在具有分布式解激活器的某些实施方式中,每个分布式解激活器作为交换机核104的核接口118的部分而包括在内。在下文章节中将进一步详述交换机核104或者其部分的解激活。
图2A是在一个实施方式中的、针对图1的每个交换机核104/端口接口112对而使用的示例双交换机核150的框图。双交换机核150包括第一单交换机核152a和第二单交换机核152b,也即“a”侧和“b”侧。为便于阅读,如在此使用的,不具有“a”或者“b”后缀的附图标记(例如,152、154等)以相应方式表示“a”和“b”两侧。
每个单交换机核152包括端口接口154,在一个实施方式中,该端口接口154对应于图1中的端口接口112。端口接口154包括媒体访问控制(MAC)块158和串行器/解串行器(SERDES)块162。该SERDES块162生成和接收对应于交换机核150的多个本地端口的多个串行信号166。在一个实施方式中,多个串行信号166包括简化的10吉比特连接单元接口(RXAUI)信号,诸如在2009年11月18日提交的美国专利申请第12/621,268号中所公开,该专利申请名称为“HARDWARE INTERFACE UTILIZING ALIGNMENT SYMBOLSFOR DEMULTIPLEXING”,在此通过参考而引入。根据一个实施方式,附加地或者备选地,多个串行信号166包括基于IEEE 802.3ae的10吉比特连接单元接口(XAUI)信号、和/或其他适合的信号。
在一个实施方式中,MAC块158包括多个MAC处理器,其中每个MAC处理器对应于一个端口。根据一个实施方式,例如,每个MAC处理器与MAC处理器对应的端口相结合而实现MAC功能。在一个实施方式中,每个MAC处理器实现符合IEEE 802.3标准的MAC功能。在其他实施方式中,实现其他合适的MAC功能。在一个实施方式中,SERDES块162包括多个SERDES,其中多个SERDES根据端口而分组,也即每组SERDES对应于一个端口。例如,在一个实施方式中,两个SERDES的每个组对应于一个端口。在另一实施方式中,四个SERDES的每个组对应于一个端口。在某些实施方式中,还可以使用每组其他数量的SERDES。在一个实施方式中,组中对应于端口的SERDES的数量是可配置的。在另一实施方式中,组中对应于端口的SERDES的数量是固定且不可配置的。在某些实施方式中,通常,SERDES分组是灵活的,并且由端口配置或者接口选择来确定。
每个单交换机核152进一步包括数据存储器170、缓存管理单元174、写入直接存储器访问(DMA)单元178和读取DMA单元182。根据一个实施方式,缓存管理单元174分配数据存储器170中的缓存用于存储经由SERDES块162接收的数据帧。例如,当经由SERDES块162接收数据帧时,如果被授权,则缓存管理单元174为数据帧分配缓存;而写入DMA将来自数据帧的信息在对应于所分配缓存的位置处写入数据存储器170。缓存管理单元174向写入DMA单元178提供关于所分配缓存位置的信息。当将要经由SERDES块162发送数据帧时,读取DMA单元182从所分配缓存读取数据帧数据,并向MAC块158提供数据帧数据。在一个实施方式中,读取DMA单元182向缓存管理单元174指示:所分配的缓存可用于被解除分配,这是因为数据帧已经被提供至MAC块158用于经由端口发送。
入站处理器186处理(或者“入站处理”)经由端口接口154接收的数据帧。通常,入站处理器186确定将如何转发数据帧。例如,通常,入站处理器186处理数据帧以确定该数据帧将要被出站到的目标端口。目标端口是对于交换机核150的本地端口,或者目标端口是对于交换机核150的非本地端口,也即,目标端口是同一交换机核的端口或者另一交换机核的端口。目标端口由端口号或者其他适合的指示符来指示。在一个实施方式中,由入站处理器186确定的目标端口指示符对于IC 102的多个交换机核104、150(例如,IC 102的全部交换机核104、150)是唯一的,而源端口指示符仅对于数据帧入站至的交换机核150是唯一的。在一个实施方式中,在确定数据帧的目标端口之后,入站处理器186向分配器传送数据帧。术语“入站端口”在此有时是指经由其来接收数据帧的源端口。术语“出站端口”在此有时是指经由其发送数据帧的目标端口。
出站处理器190处理(或者“出站处理”)经由分配器接收的数据帧。通常,出站处理器190执行各种出站处理操作,并且向由目标端口指示符指示的目标端口转发数据帧。
本地存储器192存储由入站处理器186和出站处理器190使用的数据库或者表,诸如转发数据库(FDB)、下一跳转表、策略控制列表(PCL)数据、VLAN数据、多播组数据等。在一个实施方式中,存储器192包括一个或者多个三元内容可寻址存储器(TCAM),例如,用以存储对应于交换机核104的本地端口的FDB数据、下一跳转数据、策略控制列表(PCL)数据、VLAN数据、多播组数据等中的一个或者多个。
现在参考图1和图2A,在一个实施方式中,IC 102的全部交换机核104a-104d与同一设备编号相关联,其中同一设备编号对应于IC102。在一个实施方式中,IC 102的每个端口具有唯一全局端口指示符(例如,编号),该指示符跨越全部交换机核104a-104d是唯一的。类似地,在一个实施方式中,IC 102的每个端口具有本地端口指示符,该指示符在其相应的本地交换机核104a-104d内是唯一的,并且跨越其他非本地交换机核可以是唯一的或者不是唯一的。
由此,在某些实施方式中,特定交换机核的本地存储器192包括一个或者多个TCAM,用以存储以下一个或者多个内容:FDB数据、下一跳转数据、PCL数据、VLAN数据、多播组数据等,该内容对于IC 102上部署的其他交换机核的非本地端口是唯一的。在某些实施方式中,对于特定的独立交换机核,非本地端口信息本地地存储于特定独立交换机核,而其他交换机核不能访问本地存储器192。也即,非本地端口信息没有存储在由IC 102上部署的其他交换机核可访问的共享存储器中。以此方式,对于关于非本地端口的信息,特定独立交换机核不依赖于其他交换机核,并且由此其被配置和实现为独立于IC102上部署的其他交换机核而操作(例如,处理分组)。例如,特定独立的核转发分组或者对应于分组的数据,而不管其他核是被激活还是解激活。在下文章节中将更详细地讨论交换机核的解激活。
如前所述在某些实施方式中,除了全局端口指示符之外,IC 102的每个端口还具有本地端口指示符(例如,编号),该本地端口指示符针对相关联的交换机核104、150是唯一的,但是对于与在IC 102中部署的其他交换机核104、150相关联的其他端口不是唯一的。在一个实施方式中,每个交换机核是指使用相应本地端口指示符、相应全局端口指示符或者任一端口指示符的特定本地端口。在一个实施方式中,当处理入站数据帧或者描述符时,入站处理器186使用本地资源端口指示符(例如,交换机核150本地的)和/或全局目标端口指示符。附加地,当处理出站数据帧或者描述符时,出站处理器190使用本地资源端口指示符(也即,交换机核150本地的)和/或全局目标端口指示符。
根据一个实施方式,与针对全部交换机核104、150存储FDB数据、下一跳转数据、PCL数据、VLAN数据、多播组数据等相比而言,在本地存储器192中更有效地存储该数据用于由交换机核104、152使用。例如,对于交换机核104、150的本地端口唯一的PCL数据、VLAN数据、多播组数据等存储在本地存储器192中,而此数据没有存储在其他交换机核104、152的其他存储器中。类似地,用于其他非本地端口的PCL数据、VLAN数据、多播组数据等从本地存储器192中省略。另一方面,某些数据,诸如FDB数据、下一跳转数据等存储在全部交换机核104、152的每个相关联的本地存储器192中,或者另外向所有交换机核104、152提供。例如,在一个实施方式中,双交换机核150包括耦合至两个单独交换机核152的共享存储器194。在此实施方式中,仅由单独交换机核152a使用的至少某些数据存储在本地存储器192a中,而诸如由两个单独交换机核152使用的数据之类的其他数据存储在共享存储器194中。
在一个实施方式中,共享存储器194被省略,并且由单独交换机核152使用的数据存储在本地存储器192中。在另一实施方式中,本地存储器192被省略,并且由单独交换机核152使用的数据存储在共享存储器194中。
图2B是在一个实施方式中的用于图1的每个交换机核104/端口接口112对使用的另一示例交换机核200的框图。交换机核200类似于图2A的每个单交换机核152,并且由此不再讨论其类似编号的元件。在一个实施方式中,交换机核200省略共享存储器194(图2B)。由此,由交换机核200使用的数据(例如,FDB数据、下一跳转数据、PCL数据、VLAN数据、多播组数据等)存储于本地存储器192中。
再次参考图1,在一个实施方式中,交换机核104a-104d的第一部分可以是双交换机核(诸如图2A中描述的双交换机核150);交换机核104a-104d的第二部分可以是单交换机核,诸如在图2B中描述的单交换机核200。例如,交换机核104a和104d各自是双交换机核,而交换机核104b和104c各自是单交换机核。
如前所述,IC 102上的全部交换机核104与对应于IC 102的相同设备编号相关联;然而在一个实施方式中,IC 102的每个端口具有唯一的全局端口指示符(例如,编号)。由此,在使用此实施方式的场景中,通过提供IC 102的设备编号(其对于IC 102上的全部交换机核104是公共的)以及对应于该分组将从中出站的特定端口的全局目标端口指示符,与IC 102分离的另一交换设备指示分组应当从IC 102的特定端口出站。这与另一实施方式的配置形成对比,例如,IC 102上的每个交换机核104具有单独的设备编号,通过提供IC 102上的交换机核104之一的设备编号和本地目标端口指示符(也即,由设备编号指示的特定交换机核104本地),与IC 102分离的其他交换设备指示:分组应从IC 102的特定端口出站。每个交换机核104与本地端口相关联,并且IC 102的每个端口具有本地端口指示符(例如,编号)。本地端口指示符相对于与端口相关联的相应交换机核104的端口是唯一的,但是相对于同一交换机中的其他交换机核104(例如,在单一IC 102上部署的其他交换机核104)不是唯一的。
如前文针对图1所述,在一个实施方式中,至少一个交换机核104被配置用于独立于IC 102上部署的其他交换机核104来操作。具体地,每个独立的交换机核转发分组或者对应于分组的数据,而不管其他交换机核是激活的还是解激活的。例如,将对于特定独立交换机核的供电关闭,以便将特定独立交换机核解激活,并且防止数据帧被特定独立交换机核处理,同时向其他的独立交换机核递送供电,以便该其他独立交换机核继续处理数据帧。
解激活器122配置用于发起对一个或者多个独立交换机核104、或者一个或者多个独立交换机核104的至少一部分进行解激活,该一个或多个独立交换机核104的至少一部分诸如双核104内的全部单交换机核、入站管线114、出站管线116或者其他部分。换言之,解激活器122发起将一个或者多个独立交换机核104的至少一部分置于解激活状态,以便该一个或者多个独立交换机核104不处理分组或者数据帧。在一个实施方式中,基于由CPU 120生成或者传递的信息,解激活器122确定将被解激活或者将被置于解激活状态的、一个或者多个交换机核104或者其中的部分(例如,入站处理管线或者出站处理管线)。
在一个实施方式中,解激活器122还将分配器108配置用于忽略从被解激活的核104接收的一个或者多个数据帧,并且防止分配器向被解激活的核104路由至少某些数据帧或者数据帧信息。在某些实施方式中,附加地,解激活器122将分配器108配置用于忽略从激活的核接收的并且旨在向被解激活的核转发或者路由的数据帧或数据帧信息。由此,分配器108仅在激活的核或者交换机核的激活部分之间路由或者转发数据帧。如上所述,在一个实施方式中,基于在IC 102上可用的信息(诸如,在配置ID或者存储器单元中存储的信息),解激活器122确定将被解激活的、一个或者多个交换机核或者其中的部分。
在至少某些实施方式和/或实现中,对交换机核104或者其中的部分进行解激活的这种能力提供了优于当前IC和技术的各种优势。
例如,相对于当前的技术,在某些实施方式中,在此描述的技术产生更大的制造产量。例如,当现有技术的多核IC的交换机核之一不能测试屏幕或者其中的部分时、或者当在制造过程期间不合格时,整个当前IC被丢弃并且变得无用。某些应用(诸如,以太网交换)需要具有极大裸片尺寸(例如,大于500mm2)的IC,丢弃的IC对于原本相对较低的产量产生负面影响。然而,通过使用在此描述的技术,在一个实施方式中,多核网络连接设备被模块化。换言之,如果测试结果指示特定交换机核104中仅有部分出现故障,和/或如果鉴定结果指示特定交换机核104中仅有一部分不合格,则不必丢弃整个IC102。而是,在一个实施方式中,解激活器122仅解激活或者隔离特定的出现故障的交换机核104(或者特定交换机核104中出现故障的部分)。结果是,在一个实施方式中,在多核处理器内针对分组执行的处理的路由被重新定义,以便其余完全合格的交换机核104和/或其中的部分保持激活、功能正常并且可操作。由此,通过在此描述的技术,不必浪费整个IC 102,而是保持至少一部分可用,这样可能不能用于需要IC 102上的全部核均被激活的最大化的应用、使用或者简档,然而可以用于其中激活核的子集即已足够的其他应用、使用或者简档。接着,由于保存了部分功能正常的交换机设备(其仍然可服务用于具有小于最大化功能的设备中),IC制造产量得以增加。
通过在此描述的技术的至少某些实施方式和/或实现提供的另一优势在于,即使当全部核104被完全测试并且合格时,针对各种应用、使用、简档和/或市场的考虑,也能够使得特定IC 102按照期望而配置有某些数量的非激活核104。由此,仅通过将一个或者多个期望的交换机核104解激活,IC 102的单一基础配置可适用于不同的应用、使用、简档和/或市场。例如,不同的应用、使用、简档或者市场使用或者需要不同数量的激活核104,诸如2个激活核104、4个激活核104、8个激活核104或者某些其他适当数量的激活核104。利用在此所述技术的至少某些实施方式和/或实现,IC制造商能够使用相同制造运行来产生基础配置,例如,具有4个可用交换机核104的图1的配置102。然而,基于客户需求或者市场考虑,解激活器122将基础配置的适当数量的交换机核(例如,1个、2个或者3个核)进行解激活,以便针对各种应用、使用、简档和/或目标市场而调整基础配置。例如,对于第一应用,通过解激活器122配置仅具有2个激活核104的IC 102,以便仅提供2个激活核104,而对于另一应用,在IC 102上部署的全部4个交换机核104保持激活。由此,用于IC 102的普通基础配置的普通制造过程易于适用于服务多个不同的应用和市场需求。
在一个实施方式中,交换机核的解激活包括关闭交换机核104或者防止交换机核104被加电。在一个实施方式中,关闭交换机核104包括将交换机核104断电,或者防止交换机核104被加电。在一个实施方式中,关闭交换机核104包括打开一个或者多个交换机设备,以便将一个或者多个电源、接地等与被解激活的核104隔离。在一个实施方式中,关闭交换机核104还包括打开一个或者多个交换机设备,以防止来自被解激活的核104的漏电或者将其最小化。由此,由具有一个或者多个被解激活的交换机核104的交换设备消耗的总电量和漏电被降低。在另一实施方式中,适当的电路用于将交换机核104与一个或者多个电源、接地等隔离。
在一个实施方式中,改变对于IC 102的连接或者接触(相对于当没有交换机核104被解激活时的IC 102的接触配置而言),从而对将另外被分配至被解激活的交换机核的至少某些接触不进行分配。对于IC 102的接触或者连接包括例如管脚、焊料凸块或者其他适合的接触技术。在另一实施方式中,IC 102配置有较少接触(相对于当没有交换机核104被解激活时使用的配置而言),因为不再需要将另外由被解激活的交换机核104所需的至少某些接触。在一个实施方式中,通过使用诸如eFuse的技术,通过对IC 102使用动态、实时编程,来配置期望的接触。
如上所述,在一个实施方式中,基于在IC 102上可用的信息,解激活器122确定将被解激活的一个或者多个交换机核或者其中的部分。在一个实施方式中,在制造期间,IC 102配置用于使得在IC 102上可获得该信息。例如,在一个实施方式中,该信息对应于IC 102上的多个比特信号,而多个比特信号对应于在IC 102上的多个信号线。在此实施方式中,在制造过程期间,多个信号线耦合至一个或者多个参考信号线、焊盘、焊料凸块或者其他接触,以参考诸如接地信号和电源信号使得:当IC 102被加电时,多个信号线提供多个比特信号,以及其中多个比特信号指示将被解激活的一个或者多个交换机核104或者其中的部分。在某些实施方式中,在制造过程期间通过使用适合的技术(诸如,接线键合、具有凸块I/O的倒装芯片等),将多个信号线耦合至参考信号线、焊盘、焊料凸块或者其他接触。在某些实施方式中,使用诸如eFuse的动态实时再编程技术。在一个实施方式中,将多个信号线耦合至诸如寄存器的存储器单元,而指示将被解激活的一个或者多个交换机核或者其中的部分的信息在特定的时间(诸如,在IC 102加电时,在IC 102重置时,等)被加载至寄存器中。由此,在此实施方式中,基于在加电或者重置时在IC 102上可用的接触,确定期望被解激活的核或者其中的部分。
在一个实施方式中,指示将被解激活的一个或者多个交换机核或者其中的部分的信息存储于IC 102上的非易失性存储器单元(诸如ROM)中。在一个实施方式中,在制造过程期间,非易失性存储器单元被编程以便存储例如指示将被解激活的一个或者多个交换机核或者其中的部分的信息。
在另一实施方式中,指示将被解激活的一个或者多个交换机核或者其中的部分的信息对应于IC 102上的多个比特信号,而在一个实施方式中,多个比特信号对应于IC 102的多个接触(例如,管脚、焊料凸块等)。在一个实施方式中,IC 102安装在印刷电路板(具有球栅阵列基底(BGA)或者其他适合的封装设备),并且对应于多个比特信号的多个接触耦合至一个或者多个参考信号(诸如,接地信号或者电源信号),从而当IC 102被加电时提供多个比特信号,并且其中多个比特信号指示将被解激活的一个或者多个交换机核104或者其中的部分。
在另一实施方式中,指示将被解激活的一个或者多个交换机核104或者其中的部分的信息经由CPU 120接收,并且被加载到IC 102的存储器单元中。
如上所述,在某些实施方式中,除了或者代替将交换机核104进行解激活以便交换机核104不处理数据帧或者分组,将交换机核104隔离,以便忽略或者防止路由被传送至被隔离交换机核104的、或者从被隔离交换机核104接收的数据分组或者数据帧。在一个示例中,分配器108忽略被传送至被隔离交换机核104的、或者从被隔离交换机核104接收的全部分组帧。在一个实施方式中,通过向分配器108传递一个或者多个交换机核104或者其中的部分将被隔离的一个或者多个指示,解激活器122发起对交换机核104的隔离。在这些实施方式中,基于对期望被隔离的交换机核104或者其中的部分的指示,分配器108忽略从被隔离交换机核104接收的任一和全部分组或者数据帧,而由分配器108处理从被激活交换机核104接收的分组或者数据帧。在这些实施方式中,附加地,分配器108忽略从被激活交换机核接收的并且旨在被转发至或者路由至被隔离交换机核的、任一和全部分组或者数据帧,例如,与对应于被隔离交换机核的目标出站端口相关联的全部分组或者数据帧。在一个实施方式中,解激活器122基于配置标识符发起对交换机核的隔离。在一个实施方式中,解激活器122基于来自CPU 120的指示而发起对交换机核的隔离。
在另一实施方式中,解激活器122和分配器108协作,以便在被解激活或者被隔离的交换机核或者其中的部分周围重新路由数据分组,从而在IC 102内的分组的内部路由完全旁路或者忽略被解激活或者被隔离交换机核、其相关联的端口和物理组件的存在。在一个实施方式中,通过使用激活的交换机核,在IC 102内重新路由原始目的地为将被解激活的交换机核或者其中的部分的分组。结果,与被解激活的核相关联的端口实际上将开始不再接收(或者发送)流量。由此,重新路由允许转发系统100包括交换机核104a-104d之间的动态冗余。
可以单独地或者相结合地使用上述解激活和/或隔离技术以及其他解激活和/或隔离技术中的任一项技术。
图3A和图3B是使用在此所述技术的转发系统的两个示意性示例。转发系统包括具有冗余或者副本处理核的交换设备,其中每个激活的处理核配置用于与其他激活的处理核相结合,转发分组或者对应于分组的数据。例如,可以通过使用第一核的激活的入站处理管线、以及第一核或另一核的激活的出站处理管线来转发分组。图3A和3B使用前文针对图1、图2A和图2B描述的技术,并且为清晰讨论而参考来自图1、图2A和图2B的参考数字。应当注意,尽管在公共基础配置中可以使用任意适合数量的可用交换机核,但图3A和图3B中所示的交换设备各自包括8个可用交换机核,在其公共基础配置中,每个交换机核具有相应的入站处理模块或者管线和相应的出站处理模块或者管线。
图3A示出了包括交换设备302和控制器305的示例转发系统300。在一个实施方式中,控制器305类似于图1的CPU 120。在一个实施方式中,交换设备302在IC(诸如图1的IC 102)上实现。交换设备或者IC 102包括分配器108和其上部署的8个独立交换机核310a-310h的基础配置,其中多个交换机核配置为类似于图2A的双交换机核150。在另一实施方式中,一个或者多个交换机核310a-310h配置为类似于图2B的单交换机核200。每个交换机核310a-310h包括出站管线和入站管线(由“E”和“I”表示)。经由相应核接口(在图3A中未示出,诸如图1的核接口118),每个交换机核310a-310h可通信地耦合至处理器或者控制器305(由箭头312表示)。在一个实施方式中,选择或者指定特定交换机核作为在交换设备302和控制器305之间的接口,而全部的核接口118通过使用指定的或者选择的特定交换机核,可通信地耦合(312)至控制器305。每个交换机核310耦合至从其接收分组、并且通过其向网络中的其他位置发送分组的、一个或者多个网络端口315a-315n的相应集合。
在图3A的示例中,单独的解激活器318a-318h被示出为包括在每个交换机核310a-310h中。在另一实施方式中,功能类似于单独解激活器318的单个解激活器与交换机核310分离。例如,每个解激活器318a-318h是集中式解激活器的单独部分,诸如图1的解激活器122,并且每个交换机核310a-310h可通信地耦合至集中式解激活器的相应部分318a-318h。在一个实施方式中,指定或者选择解激活器318a-318h之一作为集中式解激活器。例如,对于交换设备300选择解激活器318h作为集中式解激活器。在另一实施方式中,单个解激活器耦合至一个以上的交换机核310a-310h,而不耦合至全部交换机核310a-310h。
在一个实施方式中,一旦对IC 302加电,控制器305如上所述地确定交换设备或者IC 302的配置ID,其指示IC 302的激活交换机核、IC 302的未激活交换机核、或者IC 302的激活的和未激活的交换机核两者。
在一个示例中,控制器305读取存储配置ID的IC 302的寄存器。在另一示例中,控制器305从交换设备302外部的源确定配置ID,诸如通过访问存储配置ID的外部存储器位置。基于交换设备标识,控制器305确定激活的核310。在图3A的场景中,配置ID指示全部核310为激活,并且由此全部网络端口315a-315n为可用。
在图3A示出的实施方式中,至少一个核接口(未示出)可通信地耦合至分配器308,从而控制器305针对分配器308的配置而访问分配器308。
如上所述,解激活器318基于与控制器305进行的通信,确定将要激活或者解激活哪个交换机核310。如果特定交换机核的期望激活状态被确定为“解激活”,则使用前述技术中的任一项或者全部(诸如,关闭对特定交换机核的供电,忽略目的地为特定交换机核、或者从特定交换机核接收的数据分组),将特定交换机核解激活和/或隔离。具体地,分配器308重新路由分组的处理,以便旁路已经被解激活的那些核/处理管线。
在某些实施方式中,核接口中特定的一个耦合至分配器308,并且由控制器305指定以配置分配器308。在图3A示出的示例中,由于全部核和相应的入站和出站处理管线310均为激活,分配器308配置用于在全部网络端口315a-315n之间路由数据帧或分组。
图3B示出了包括交换设备352和控制器355的示例转发系统350。在一个实施方式中,控制器355类似于图1的CPU 120。在一个实施方式中,交换设备352在IC上实现,诸如图1的IC 102。在一个实施方式中,交换设备或者IC 352包括分配器358和其上部署的8个独立交换机核360a-360h的基础配置,其中每对配置为类似于图2A的交换机核150。在另一实施方式中,每个交换机核360配置为类似于图2B的交换机核200。每个交换机核360a-360h包括出站管线和入站管线(由“E”和“I”表示)。经由相应的核接口(在图3B中未示出,诸如图1中的核接口116),每个交换机核360a-360h可通信地耦合至处理器或者控制器355(如箭头362所示)。每个交换机核耦合至从其接收分组并且向其递送分组的、一个或者多个网络端口365a-365n的相应集合。
在图3B的示例中,单独的解激活器368a-368h示出为包括在每个交换机核360a-360h中。在另一实施方式中,功能类似于单独解激活器368的单一解激活器与交换机核360分离。例如,每个解激活器368a-368h是集中式解激活器(诸如图1的解激活器122)的单独部分,并且每个交换机核360a-360h可通信地耦合至集中式解激活器的相应部分368a-368h。在一个实施方式中,指定或者选择解激活器368a-368h之一作为集中式解激活器。例如,对于交换设备300选择解激活器368h作为集中式解激活器。
在一个实施方式中,一旦对IC 352加电,控制器355以类似于图3A所讨论的方式确定交换设备或者IC 352的标识配置ID。
在某些实施方式中,控制器355读取指示配置ID的IC 352的寄存器。在其他实施方式中控制器355从交换设备352外部的源确定配置ID,诸如通过访问存储配置ID的外部存储器位置。基于配置ID,控制器355确定仅有核360e-360h为激活,从而仅有对应于核360e-360h的一半网络端口365a-365n为可用。
解激活器368确定哪个交换机核将被激活或者解激活。在图3B中,通过使用期望的前述解激活技术中的任一项或者全部技术,来将交换机核360a-360d解激活,如由阴影指示。在一个示例中,如果确定将“解激活”特定交换机核的期望的激活状态,则将特定交换机核解激活,而分配器308重新路由分组的处理,以便将已经被解激活的那些核/处理管线(例如,交换机核360a-360d)进行旁路。
在某些实施方式中,类似于图3A,指定核接口中的特定一个来配置分配器358。在图3B示出的示例中,分配器358配置用于在全部激活核之间路由数据帧或者分组。在图3B中,仅有核360e-360h及其相应入站处理管线和出站处理管线为激活,分配器358配置用于仅在对应于激活的核360e-360h的网络端口365a-365n的子集之间路由数据分组。由此,在图3B中,对于被解激活的核360a-360d而言,激活的核360e-360h是功能上冗余的。
图4是根据一个实施方式的由图1的IC 102、图3A的IC 302、图3B的IC 352、图2A的交换机核150和/或图2B的交换机核200实现的示例方法400的流程图。在其他实施方式中,由利用多个交换机核和分配器的其他适当的系统实现方法400,以在交换机核之间转发数据帧和/或描述符。在一个实施方式中,附加地,图1的IC 102、图3A的IC 302、图3B的IC 352、图2A的交换机核150和/或图2B的交换机核200实现其他适合的方法,作为实现示例方法400的备选。为便于描述,参考图1、图2A和图2B来描述方法400。
在块404处,接收到一个或者多个交换机核或者其中的部分将被解激活的指示。例如,由于给定核(或者处理管线)故障或者处理缺陷,或者由于其中仅需要减少功能的交换机设备的商业原因,而将一个或者多个交换机核或者其中的部分解激活以便合格。在一个实施方式中,一旦对IC 102加电,解激活器122接收指示一个或者多个交换机核104或者其中的部分将被解激活的信息。在各种实施方式中,解激活器122经由多个信号接触、经由存储器单元(诸如寄存器、非易失性存储器单元等)、经由IC封装的接触或者经由外部控制器120来接收该信息。
在块408处,一个或者多个交换机核104或者其中的部分(诸如入站处理管线或者出站处理管线)如块404所示而被解激活。例如,通过使用前述解激活技术或者另一适合的解激活技术,将整个交换机核解激活。
在一个实施方式中,在块416处,仅在管线、核和相关联的物理组件(诸如指示将被激活的SERDES和端口)之间处理分组。例如,分配器108配置用于在激活的交换机核或者其中的部分之间路由数据帧信息或者分组,并且忽略或者重新路由对应于被解激活的交换机核104或者其中的部分的分组或者数据帧信息。
在某些实施方式中,在图1、图2A、图2B、图3A和图3B以及图4的方法400的每个块由硬件实现。然而,更一般地,在某些实施方式中,图1、图2A、图2B、图3A和图3B以及图4的方法400的至少一些块通过如下来实现:执行固件指令的处理器、执行软件指令的处理器、或者其任意组合。当至少部分地使用执行软件指令的处理器实现块时,软件存储在任意适合的非暂时、有形计算机可读存储器中,诸如在磁盘、光盘或者其他存储介质上,在计算机的RAM或者ROM或者闪存、处理器、硬盘驱动、光盘驱动、磁带驱动等中。
当以硬件实现时,硬件通常包括离散组件、集成电路、专用集成电路(ASIC)等中的一个或者多个。参见图1,在一个实施方式中,转发系统100在单一集成电路(IC)上实现,而CPU 120在与系统100相同的IC上实现,或者在与系统100通信的单独IC上实现。在一个实施方式中,系统100在单一ASIC上实现,而CPU 120在单独IC上实现。
图5是示例交换机设备、网络设备或者交换机系统500的框图。交换机系统500包括安装在印刷电路板(PCB)508上的多个交换机IC 504。在一个实施方式中,每个交换机IC 504与图1的交换机IC 102相同或者类似。在一个实施方式中,每个交换机IC 504的端口耦合至其他交换机IC 504的一个或者多个的端口。一个或者多个CPU、处理器或者控制器512耦合至交换机IC 504,并且安装在印刷电路板508上。在一个实施方式中,印刷电路板包括一个或者多个连接器516,用于与其他交换机、服务器、主干等互连。在一个实施方式中,一个或者多个的交换机IC 504具有耦合至连接器516的端口。交换机设备500能够支持大量端口。
在另一实施方式中,每个交换机IC 504部署在单独PCB上,并且每个IC 504共享公共的CPU 512。在此实施方式中,CPU 512部署在交换机IC 504之一所部署的相同的PCB上,或者单独的PCB上。
基于应用特定的基础,在此公开的技术可以应用于交换机或者网络设备500,以便满足商业需求和另外的期望。在一个示例中,制造通用高容量网络设备500,并且各种期望的核或者核的部分被解激活以支持不同应用。在另一示例中,交换机或者网络设备500的全部核504a-504c被全面激活,而当一个或者多个核或者其中的部分随着时间衰退时,将衰退的部分解激活以便至少部分地保持网络设备500可用。
尽管参考特定示例描述了本发明,其仅在于示意性而并非限制本发明。对本领域普通技术人员易见的是,在不脱离本发明精神和范围的情况下,可以针对所公开的实施方式进行各种改变、添加和/或删除。
Claims (20)
1.一种网络设备,包括:
多个端口,用于在网络上接收和发送数据帧;
多个交换机核,部署在单一集成电路上,每个交换机核耦合至所述多个端口的子集;以及
解激活器,配置用于在所述单一集成电路上的所述多个交换机核之中,将一个或者多个交换机核的至少一部分选择性地解激活,所述网络设备配置用于基于所述多个交换机核的激活部分的配置,在所述多个端口之间转发所述数据帧。
2.根据权利要求1所述的网络设备,其中所述解激活器部署在所述单一集成电路上。
3.根据权利要求1所述的网络设备,其中所述解激活器配置用于将特定交换机核的入站处理管线和所述特定交换机核的出站处理管线中的至少一个解激活。
4.根据权利要求1所述的网络设备,其中所述解激活器配置用于通过将所述一个或者多个交换机核的所述至少一部分与所述单一集成电路上的供电隔离,将所述一个或者多个交换机核的所述至少一部分解激活。
5.根据权利要求1所述的网络设备,进一步包括:
分配器,部署在所述单一集成电路上,并且耦合至所述多个交换机核中每一个交换机核的入站处理管线和出站处理管线,
其中,经由所述分配器在所述多个交换机核之间传输数据帧信息,以及
其中,所述分配器配置用于基于所述多个交换机核的激活的入站处理管线和激活的出站处理管线的配置,路由所述数据帧信息。
6.根据权利要求1所述的网络设备,其中所述解激活器进一步配置用于基于在所述单一集成电路上的配置标识符,确定将被解激活的所述一个或者多个交换机核的所述至少一部分。
7.根据权利要求1所述的网络设备,进一步包括:对于控制器的接口,以及其中所述网络设备使用对于所述控制器的所述接口,接收将被解激活的所述一个或者多个交换机核的所述至少一部分的指示。
8.根据权利要求7所述的网络设备,其中所述多个交换机核之一被指定为对于所述控制器的所述接口。
9.根据权利要求1所述的网络设备,其中所述每个交换机核包括所述解激活器的相应部分。
10.根据权利要求1所述的网络设备,其中所述解激活器配置用于基于对所述单一集成电路的动态实时编程,在所述单一集成电路上的所述多个交换机核之中,将所述一个或者多个交换机核的所述至少一部分选择性地解激活。
11.一种方法,包括:
在网络设备的单一集成电路上部署的多个交换机核之中,将一个或者多个交换机核的至少一部分选择性地解激活,每个交换机核耦合至多个端口的子集,所述多个端口用于在包括所述网络设备的网络上接收和发送数据帧;以及
基于所述多个交换机核的激活部分的配置,将所述网络设备配置用于在对应于所述多个交换机核的所述激活部分的端口之间转发所述数据帧。
12.根据权利要求11所述的方法,其中,将所述一个或者多个交换机核的所述至少一部分选择性地解激活包括:将特定交换机核的入站处理管线或者出站处理管线选择性地解激活。
13.根据权利要求11所述的方法,其中,将所述一个或者多个交换机核的所述至少一部分选择性地解激活包括:将整个交换机核选择性地解激活。
14.根据权利要求11所述的方法,其中,将所述一个或者多个交换机核的所述至少一部分选择性地解激活包括:将所述一个或者多个交换机核的所述至少一部分与所述单一集成电路上的供电隔离。
15.根据权利要求11所述的方法,进一步包括:在所述多个交换机核的所述激活部分之间路由所述数据帧。
16.根据权利要求15所述的方法,进一步包括:防止路由对应于所述多个交换机核的被解激活部分的任一数据帧。
17.根据权利要求11所述的方法,其中,将所述一个或者多个交换机核的所述至少一部分的所述至少一部分选择性地解激活包括:基于在所述单一集成电路上的配置标识符,将所述一个或者多个交换机核的所述至少一部分的所述至少一部分选择性地解激活。
18.根据权利要求11所述的方法,其中,将所述一个或者多个交换机核的所述至少一部分的所述至少一部分选择性地解激活包括:基于对所述单一集成电路的动态实时编程,将所述一个或者多个交换机核的所述至少一部分的所述至少一部分选择性地解激活。
19.根据权利要求11所述的方法,其中:
所述网络设备可通信地耦合至控制器;以及
将所述一个或者多个交换机核的所述至少一部分选择性地解激活包括:基于从所述控制器接收的指示,将所述一个或者多个交换机核的所述至少一部分选择性地解激活。
20.根据权利要求19所述的方法,进一步包括:选择所述多个交换机核之一,以用作在所述网络设备和所述控制器之间的接口。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US37552810P | 2010-08-20 | 2010-08-20 | |
US61/375,528 | 2010-08-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102377574A true CN102377574A (zh) | 2012-03-14 |
CN102377574B CN102377574B (zh) | 2016-06-29 |
Family
ID=45594049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110244079.9A Expired - Fee Related CN102377574B (zh) | 2010-08-20 | 2011-08-22 | 具有核冗余的多核网络设备以及管理网络设备的方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8630287B2 (zh) |
CN (1) | CN102377574B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9858241B2 (en) | 2013-11-05 | 2018-01-02 | Oracle International Corporation | System and method for supporting optimized buffer utilization for packet processing in a networking device |
US8634415B2 (en) * | 2011-02-16 | 2014-01-21 | Oracle International Corporation | Method and system for routing network traffic for a blade server |
US10009226B2 (en) | 2013-04-12 | 2018-06-26 | International Business Machines Corporation | Software implementation of network switch/router |
US9917798B2 (en) * | 2013-07-09 | 2018-03-13 | Nevion Europe As | Compact router with redundancy |
US9489327B2 (en) | 2013-11-05 | 2016-11-08 | Oracle International Corporation | System and method for supporting an efficient packet processing model in a network environment |
CN104572259A (zh) * | 2014-10-17 | 2015-04-29 | 新浪网技术(中国)有限公司 | 一种数据处理方法及装置 |
US10841195B2 (en) * | 2017-02-10 | 2020-11-17 | Oracle International Corporation | System and method for controlled re-cabling and link testing for switches and switch ports in a high performance computing network |
US10412673B2 (en) * | 2017-05-28 | 2019-09-10 | Mellanox Technologies Tlv Ltd. | Power-efficient activation of multi-lane ports in a network element |
US10831626B2 (en) | 2017-10-19 | 2020-11-10 | International Business Machines Corporation | Method to sort partially good cores for specific operating system usage |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1848814A (zh) * | 2005-04-12 | 2006-10-18 | 富士通株式会社 | 在交换机的输入端口处过滤帧 |
WO2008047179A1 (en) * | 2006-10-20 | 2008-04-24 | Freescale Semiconductor, Inc. | Device having redundant core and a method for providing core redundancy |
CN101496365A (zh) * | 2006-04-21 | 2009-07-29 | 思科技术公司 | 用于数据交换机特征故障的可配置解决策略 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5953314A (en) * | 1997-08-28 | 1999-09-14 | Ascend Communications, Inc. | Control processor switchover for a telecommunications switch |
AU2001278944A1 (en) * | 2000-08-07 | 2002-02-18 | Inrange Technologies Corporation | Method and apparatus for imparting fault tolerance in a director switch |
US6894969B1 (en) * | 2000-11-14 | 2005-05-17 | Lucent Technologies Inc. | Apparatus and method for redundancy of processing modules interfaced to a switching core |
US7328371B1 (en) * | 2004-10-15 | 2008-02-05 | Advanced Micro Devices, Inc. | Core redundancy in a chip multiprocessor for highly reliable systems |
-
2011
- 2011-08-22 US US13/214,820 patent/US8630287B2/en not_active Expired - Fee Related
- 2011-08-22 CN CN201110244079.9A patent/CN102377574B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1848814A (zh) * | 2005-04-12 | 2006-10-18 | 富士通株式会社 | 在交换机的输入端口处过滤帧 |
CN101496365A (zh) * | 2006-04-21 | 2009-07-29 | 思科技术公司 | 用于数据交换机特征故障的可配置解决策略 |
WO2008047179A1 (en) * | 2006-10-20 | 2008-04-24 | Freescale Semiconductor, Inc. | Device having redundant core and a method for providing core redundancy |
Also Published As
Publication number | Publication date |
---|---|
CN102377574B (zh) | 2016-06-29 |
US8630287B2 (en) | 2014-01-14 |
US20120044948A1 (en) | 2012-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102377574A (zh) | 具有核冗余的多核网络设备 | |
US8964733B1 (en) | Control plane architecture for switch fabrics | |
US9860197B2 (en) | Automatic buffer sizing for optimal network-on-chip design | |
US9571420B2 (en) | Integrated NoC for performing data communication and NoC functions | |
RU2543558C2 (ru) | Способ и усройство маршрутизации ввода-вывода и карта | |
CN103649939B (zh) | 具有通信量产生能力的网络交换机 | |
US20190044888A1 (en) | Methods and apparatus for providing services in a distributed switch | |
US7693169B2 (en) | Transmission apparatus and frame transmission method | |
CN101841471B (zh) | 具有连接成多维矩阵的节点的系统及其控制方法以及设备 | |
US8264950B2 (en) | Packet forwarding device and control circuit thereof | |
US9935779B1 (en) | Methods and apparatus for using virtual local area networks in a switch fabric | |
US9465417B2 (en) | Cluster system, method and device for expanding cluster system | |
US20140003433A1 (en) | Methods and apparatus for providing services in distributed switch | |
US20190243796A1 (en) | Data storage module and modular storage system including one or more data storage modules | |
US9794172B2 (en) | Edge network virtualization | |
US20200220813A1 (en) | Video router | |
US8125985B1 (en) | Methods and apparatus for chaining access switches coupled to a switch fabric | |
CN107241249A (zh) | 以太总线交换机、以太总线架构以及数据通讯方法 | |
US9542349B2 (en) | Wide port emulation at serial attached SCSI expanders using virtual physical links | |
US8705500B1 (en) | Methods and apparatus for upgrading a switch fabric | |
JP5776978B2 (ja) | ネットワーク中継システム及びネットワーク中継システムの自動設定方法 | |
RU2547216C1 (ru) | Цифровая вычислительная машина | |
KR100596384B1 (ko) | 하나 이상의 저속 인터페이스들을 집합시켜 단일 고속인터페이스를 구현하기 위한 인터페이스 모듈 및 이를포함하는 통신 장치 | |
US7539891B2 (en) | Switched FC-AL fault tolerant topology | |
WO2022111323A1 (zh) | 一种信号帧的处理方法及相关设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160629 Termination date: 20200822 |
|
CF01 | Termination of patent right due to non-payment of annual fee |