CN102376312A - 用于估计通道参数的双比特提取 - Google Patents
用于估计通道参数的双比特提取 Download PDFInfo
- Publication number
- CN102376312A CN102376312A CN2011102111414A CN201110211141A CN102376312A CN 102376312 A CN102376312 A CN 102376312A CN 2011102111414 A CN2011102111414 A CN 2011102111414A CN 201110211141 A CN201110211141 A CN 201110211141A CN 102376312 A CN102376312 A CN 102376312A
- Authority
- CN
- China
- Prior art keywords
- memory storage
- bit
- response
- channel
- impulse response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10212—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter compensation for data shift, e.g. pulse-crowding effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10305—Improvement or modification of read or write signals signal quality assessment
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10305—Improvement or modification of read or write signals signal quality assessment
- G11B20/10462—Improvement or modification of read or write signals signal quality assessment consistency with a reference waveform in a given time period, e.g. by calculating correlations or mean square errors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10481—Improvement or modification of read or write signals optimisation methods
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Digital Magnetic Recording (AREA)
Abstract
本发明公开了用于估计通道参数的双比特提取。在一个实施方式中,公开了一种用于估计存储装置的一个或多个通道参数的存储装置实现方法,该存储装置包括读取通道和其上存储有比特序列的存储介质。该方法包括:(a)所述存储装置从所述存储介质读取所述比特序列的至少一部分,以生成比特响应;(b)所述存储装置卷积所述比特响应以计算所述读取通道的脉冲响应;以及(c)所述存储装置基于计算的所述脉冲响应来估计一个或多个通道参数。
Description
技术领域
本发明总体上涉及通道参数估计,并且更具体地说,涉及诸如硬盘驱动器的存储介质中的通道参数估计。
背景技术
基于磁介质的存储装置(如硬盘驱动器)通常被用于存储用于多种计算装置(范围从便携式音乐播放器至大规模数据中心)的数据。改进磁存储装置的性能和可靠性是永远存在的目标。
典型的硬盘驱动器包括具有磁性表面的多种旋转盘片和用于从磁性表面读取数据并向其写入数据的多个读取/写入端头。这些读取/写入端头利用伺服机构相对于磁性表面定位,并且通过用于生成并检测盘片上的电磁场的电路来控制。为了在驱动器上存储数据,写入通道电路将从计算装置接收到的二进制数字数据编码成磁性编码,其被写入到磁性表面上。为从驱动器获取数据,伺服机构首先定位适当的位置,接着读取通道电路检测该位置处的磁性编码并将其翻译成初始存储的二进制数字数据。
盘片上的数据按称为“不归零(non-return-to-zero)(NRZ)”的方案,利用盘片上两个相邻位置之间的磁通反转来编码,由此,将值为1的比特作为沿一个方向的磁化存储在盘上,而将值为0的比特作为沿相反方向的磁化存储。
在称为峰值检测的一种数据检测技术(其在纵向记录方法的早期使用)中,读取通道检测磁化改变方向的位置,使得能够恢复所存储的二进制的一和零的序列。然而,这种方案依靠彼此相对隔离的磁性转变,其限制了存储密度,并因此限制了驱动器的存储容量。
在称为部分响应最大似然(PRML)检测的另一数据检测技术中,以数字方式对模拟“回放电压”进行采样,以确定由读取端头感测到的模拟波形所表示的最有可能的比特模式(bit pattern)。与峰值检测方法相比,PRML通过彼此更靠近地写入磁性转变而改进了相对于峰值检测的存储密度。尽管减少相邻磁性转变的隔离度因信息脉冲交叠往往造成符号间干扰(ISI),但PRML检测通过采用均衡技术将来自读取端头的信号整形成表征每一个比特与相邻比特交叠的程度的目标多项式,从而考虑ISI。因此,在采用PRML检测的存储装置中,读取通道电路补偿这种ISI。
如果在记录系统中不存在非线性,则硬盘驱动器中的回放电压V(t)可以用下面的公式来描述:
其中,αk∈{-1,+1},表示第k个NRZ写入电流比特,t表示持续时间,T表示一个比特的持续时间,而h(t)表示针对隔离转变的回放电压响应。
然而,在典型的硬盘驱动器中,在记录系统中存在读取/写入通道应当补偿的多种非线性。表征和补偿这些非线性时的精度提高致使硬盘驱动器性能增强。
包含涉及这种非线性的背景信息的研究论文是Palmer等人的“Identificaiton Of Nonlinear Write Effects Using PseudorandomSequences”,IEEE Transactions On Magnetics,Vol.Mag-23,No.5,September 1987,pp 2377-2379,其全部内容通过引用包含于此,该论文讨论了读取通道中出现的线性和非线性失真,并描述了用于基于最大长度伪随机比特序列(PRBS;也称为“m序列”)的独特性质来分离线性和非线性影响的技术。Palmer等人描述了称为“双比特提取”的技术,其分析“双比特”响应(即,读取端头针对隔离的NRZ比特的响应),来标识和检查非线性失真影响。
双比特提取基于写入并接着读取整数数量时段的最大长度PRBS序列,并且从回放电压V(t)提取双比特响应,由此,NRZ数据比特从回放数据去卷积(即,根据所测量的系统输出和有关输入的信息确定系统传递函数或脉冲响应的处理)以获取双比特响应。应当指出,在本领域中使用术语“双比特”指示双比特本身和双比特响应。
如果双比特响应准确,则可以例如通过利用写入预补偿在信号写入盘时调节信号,或者另选地通过估计通道脉冲宽度参数来改进读取操作,从而对读取通道中的非线性进行适当补偿。所提取的双比特包含有关几类非线性失真的信息。一类非线性失真是非线性转变移位(NLTS),其涉及来自先前转变的去磁化场影响下一转变的写入定时的、足够接近地写入的两个转变。另一类非线性失真是硬转变移位(HTS),其涉及反转已磁化区中的磁化方向。其他类非线性失真例如包括:局部擦除、磁阻端头不对称(MRA),以及盖写(OW)。所提取的双比特本身或者利用所提取的双比特计算出的特定度量可以被用于调整记录通道参数,以最小化这种非线性。
在一典型应用中,将最大长度PRBS序列(例如,127比特PRBS序列)写入至盘中,然后读回以获取回放电压V(t)。如果αk是最大长度NRZ PRBS序列中的比特,则非线性影响与这些比特的各个乘积相关。例如,MRA与αkαk-1相关,而NLTS与αk-1αkαk+1相关。基于最大长度PRBS序列的“移位和相加”性质(其中,任何两个相同的、具有不同相位的PRBS序列的模2相加生成另一相同的PRBS序列,但具有另一相位),非线性NRZ乘积在所提取的双比特中生成回波。
这种非线性回波通常造成彼此干扰或与主双比特响应干扰,结果造成会不利地影响用于表征读取/写入通道的双比特提取的精度和有用性的构成或破坏干扰。
因此,重要的是,确定这些回波的位置并且适当地补偿它们。
图1示出了例示在纵向记录情况下具有因非线性而造成的回波的双比特响应的示例性波形。图1示出了主双比特响应101,连同一些可能的非线性回波103、104以及106。垂直轴以伏特为单位表示双比特响应信号的振幅,而水平轴表示PRBS序列的离散时移。在图1中,127个值在从-63比特至+63比特(以比特作为度量)的离散时移范围中,横跨水平轴散布。主双比特响应101表示读取通道的线性响应。每一个回波的位置是与特定非线性相互作用的PRBS序列的“移位和相加”性质的结果,并由此,通常可以预测每一个回波的位置。尽管在纵向记录情况下,主双比特响应101具有双脉冲的形状,如图1所示,但应当指出,在垂直记录情况(未示出)下的主双比特响应具有高斯状脉冲的形状。
用于估计通道参数(例如,NLTS)的一种已知方法涉及得到相关的回波振幅(或回波面积(echo area))与双比特的主脉冲振幅的比率。然而,这种方法因为存在由于多于一种类型的失真而造成的回波交叠而导致了不准确估计。
发明内容
本发明的实施方式开发了一种针对指定伪随机二进制序列(PRBS)多项式的所提取的双比特的更准确分析,以便在回波会被用于估计造成它们的失真的参数之前表征这些回波的位置。这种分析被用于导出用于提供系统性的、数学探测方法的公式,来估计通道参数,例如,第一和第二NLTS、OW、MRA,以及通道比特密度(CBD)。
在特定实施方式中,开发了封闭形式的公式,以根据回波来估计NLTS和MRA。而且,尽管因MRA和OW而造成的回波交叠,但本发明的实施方式使用回波来准确地估计MRA和OW,其允许考虑相关回波的交叠。而且,提供了用于根据所提取的双比特来估计CBD的、基于内插的方法。
与本发明的实施方式一致的方法在估计通道参数方面提供了效率,同时在数学上非常严格,由此在分析端头和介质、评估读取写入通道质量、最优化读取写入通道参数,以及其它应用方面提供了非常有用的工具。
在一个实施方式中,本发明提供了一种用于估计存储装置的一个或多个通道参数的存储装置实现方法,该存储装置包括读取通道和其上存储有比特序列的存储介质。该方法包括:(a)所述存储装置从所述存储介质读取所述比特序列的至少一部分,以生成比特响应;(b)所述存储装置卷积所述比特响应以计算所述读取通道的脉冲响应;以及(c)所述存储装置基于计算的脉冲响应来估计一个或多个通道参数。
附图说明
图1示出了例示具有不期望回波的双比特响应的示例性波形;
图2示出了与本发明第一实施方式一致的、耦合至主机装置的示例性硬盘装置的框图;
图3示出了图2的硬盘装置的读取/写入通道的框图;
图4是示出在本发明的实施方式中用于生成各种相移的内插滤波器系数的表;以及
图5是例示了与本发明的实施方式一致的用于估计通道参数的示例性方法的流程图。
具体实施方式
本发明提供了用于利用所提取的双比特来估计读取/写入通道的几个关键参数的方案。这些参数包括因较早的一个比特转变(用Δ1表示)和因较早的两个比特转变(用Δ2表示)而造成的非线性转变移位(NLTS)、利用硬转变移位(HTS)模型化的盖写(OW)(用Δ0表示)、磁阻端头不对称(MRA)(用α表示),以及脉冲响应在50%振幅处的脉冲宽度(用PW50表示)。获知这些参数不仅可以帮助理解磁性介质和读取/写入端头的质量,而且可以最优化在读取/写入通道的读取路径和写入路径中使用的电路和/或算法。
图2示出了与本发明第一实施方式一致的、耦合至主机装置212的示例性硬盘驱动器200的框图。为清楚起见,从图2省略了驱动器200的特定组件,例如,主轴电动机和伺服/致动器电动机控制部。驱动器200包括:一个或多个磁性介质202、一个或多个对应的读取/写入端头204、读取放大器206r、写入放大器206w、读取/写入通道208,以及控制器210。读取/写入通道208通过接口214和216耦合至放大器206r、206w并且通过接口218和220耦合至控制器210。
在读取操作期间,主机装置212生成与磁性介质202上的要读取数据的位置相对应的标识符(例如,柱面和扇区地址),并将该标识符提供给控制器210。基于该标识符,控制器210计算磁性介质202上的要读取数据的物理位置,并且移动读取/写入端头至该物理位置或靠近该物理位置。读取/写入端头204向读取放大器206r提供与磁性介质202上的、通过读取/写入端头204感测的数据相对应的模拟信号流。读取放大器206r放大从读取/写入端头204接收到的模拟信号,并通过接口214将所放大的信号提供给读取/写入通道208。读取/写入通道208将所放大模拟信号解码成数字二进制数据,并通过接口218将该数字二进制数据提供给控制器210。控制器210充当驱动器200与主机装置212之间的接口,并且可以执行附加功能,例如,超高速缓存、检错、或纠错。
在写入操作期间,主机装置212向控制器210提供二进制数据和磁性介质202上的、与要写入的二进制数字数据的位置相对应的标识符(例如,柱面和扇区地址)。基于该标识符,控制器210计算磁性介质202上的要写入数据的物理位置,并将读取/写入端头204移动至该物理位置或靠近该物理位置。控制器210通过接口220向读取/写入通道208提供数字二进制数据。读取/写入通道208编码该二进制数字数据,生成对应的模拟信号,以及通过接口216向写入放大器206w提供该模拟数据。写入放大器206w使用该模拟信号来驱动读取/写入端头204,其在磁性介质202上生成与该二进制数字数据相对应的磁通反转。
图3示出了读取/写入通道208的框图。为清楚起见,从图3省略了特定的组件。在这个实施方式中,读取/写入通道218被实现为利用用于晶体管的互补金属氧化物半导体(CMOS)工艺的集成电路,但预期可以使用其它工艺技术,并且在此公开的电路可以与驱动器200中包括的其它电路(例如,控制器210)集成。如上所述,读取/写入通道208在二进制数字信息与和磁性介质202上的磁通量相对应的模拟信号之间转换。读取/写入通道208包括读取路径302、写入路径304,以及时钟332。
时钟332向读取路径302和写入路径304提供用于控制逻辑操作的定时信号。
写入路径304包括并行-串行转换器320、编码器322、写入预补偿电路328、以及驱动器电路330。并行-串行转换器320通过接口220从控制器210一次接收八比特数据,并且根据并行输入数据生成向编码器322提供的串行比特流。编码器322例如利用运行长度限制(RLL)算法将该串行比特流编码成用于在磁性介质202上记录的符号化二进制序列,并将所编码序列提供给写入预补偿电路328。写入预补偿电路328动态地调节比特流的脉冲宽度,以解决记录处理中的磁失真,并将所调节信号提供给驱动器电路330。驱动器电路330通过接口216将所调节信号驱动至写入放大器206w,其驱动读取/写入端头204将该数据记录在磁性介质202上。
PRBS生成器333在写入路径304中向写入预补偿电路328提供PRBS序列,使得可以将该PRBS序列写入至盘中。PRBS生成器333在读取路径302中向双比特提取器309提供同一PRBS序列,该双比特提取器309读取预先写入至盘中的PRBS序列以便提取双比特响应,如下面将进一步详细描述。在这个实施方式中,PRBS生成器333仅在期望双比特提取时使用,而不在正常读取/写入操作期间使用。
读取路径302包括:模拟前端(AFE)306、模拟-数字转换器(ADC)308、有限脉冲响应(FIR)滤波器310、内插定时恢复(ITR)电路312、维特比算法检测器314、以及解码器316。读取/写入通道208通过接口214接收通过读取/写入端头214从磁性介质202感测到的放大磁信号。首先将与所放大磁信号相对应的模拟波形提供给AFE 306,其将该模拟波形处理成期望的脉冲振幅和带宽,以转换成数字信号。
AFE 306将所处理的模拟信号提供给ADC 308,其对该模拟信号进行采样并通过生成与该模拟信号的振幅样本相关的时间序列二进制信号而将其转换成数字信号。ADC 308向FIR滤波器310(例如,10分接头FIR滤波器)提供采样的数字信号,该FIR滤波器310根据期望的脉冲响应均衡化数字信号的样本。FIR滤波器310向ITR电路312提供均衡化信号,该ITR电路312调节该数字信号的样本定时,以补偿该信号样本中存在的定时干扰。ITR电路312的定时可以例如通过锁相环(PLL)(未示出)来控制。
ITR电路312向维特比检测器314提供同步数字信号,该维特比检测器314使用数字信号处理(DSP)技术来确定通过该数字信号表示的二进制比特模式。维特比检测器314向解码器316提供通过数字信号表示的二进制数据,该解码器316从该二进制比特模式去除奇偶检验位,并且执行将所编码符号解码(例如,RLL解码)成实际的二进制数据。解码器316通过接口218向控制器210提供实际的二进制数据。
读取路径302还包括双比特提取器309和通道参数估计器311。双比特提取器309接收来自ADC 308的样本和来自PRBS生成器333的PRBS序列,并且在预先写入至磁性介质202的已知PRBS序列和样本之间执行相关。这种相关伴随样本与PRBS序列的、与因非线性失真造成的回波相对应的数据比特之间的特定延迟进行,并且导致对一个或多个回波点的识别。双比特提取器309还利用所提取的双比特来确定比特响应hb和计算脉冲响应hi。双比特提取器309向通道参数估计器311提供以下各项中的至少一个:(i)所提取的回波点(例如,位置M0、M1、M2、以及M3处的分别采用振幅以及形式的回波),(ii)比特响应hb,以及(iii)所计算的脉冲响应hi,该通道参数估计器311使用这个信息来计算通道参数,例如,NLTS、HTS、MRA以及通道比特密度(CBD)。通道参数估计器311可以例如在读取路径302或写入路径304中向一个或多个其它块提供所计算的通道参数中的一个或多个,以调节FIR滤波器310的操作。
信号模型
现在,对双比特提取器309和通道参数估计器311的操作进行更详细的描述。
双比特提取器309从ADC 308接收多个样本x[n],其利用下面的公式(1a)和(1b)模型化:
x[n]=z[n]+az2[n]+v[n], (1a)
其中,a[n]∈{-1,+1},表示瞬时n的NRZ数据比特,hs[k]表示在ADC 308的输出处的未均衡化通道的阶跃响应,Δ[k]表示在时刻k写入的数据转变所经历的转变移位的量(其中,Δ[k]>0,表示时间延迟,Δ[k]=0表示没有转变移位,Δ[k]<0表示时间提前),α是表示读取/写入端头204的输出波形中的非对称量(即,MRA),z[n]表示没有MRA的回放信号,而v[n]是表示噪声的项。数据比特α[n]通过周期性地重复长度N比特的PRBS序列来生成。
公式(1a)和(1b)假定,如果驱动器200例如包括用于噪声去除和/或脉冲整形的连续时间滤波器(CTF),则CTF被旁路或者设置成平坦。还假定,AFE 306执行全通滤波器的功能。
假定Δ[k]足够小,以允许具有非线性转变移位的信号z[n]的线性化,z[n]可以利用下面的公式(2a)、(2b)以及(2c),利用一阶泰勒级数来表达:
z[n]≈z0[n]+z1[n], (2a)
以及
其中,hi[k]表示通道的脉冲响应,而hb[k]表示通道的比特响应。如下面参照公式(21a)-(24)更详细描述的,在利用用于基线修正的算法后处理所提取的双比特之后获取hb[k]的值。将公式(2a)代入到公式(1a)中获得下面的公式(3a)和(3b):
并且z2[n]表示与z1[n]和αz2[n]相比预期在长度上小得多的剩余项,因为z2[n]是两个相对小的项的乘积。
因NLTS、OW、以及MRA而造成的双比特回波
给出公式(3a)和(3b),现在可以确定因NLTS、OW、以及MRA而造成的回波的位置。考虑到三类转变移位,可以利用下面的公式(4)来表达Δ[k]:
由于PRBS序列的移位和相加性质,可以利用下面的公式(5a)和(5b)来表达Δ[k](a[k]-a[k-1]):
(5a)
(5b)
其中,Δ3[k]计算所有常数和线性项的总和。在公式(5a)和(5b)中,整数{M0,M1,M2}遵循PRBS序列的移位和相加性质,并且通过下面的公式(6a)-(6d)给出:
a[k]a[k-1]=-a[k-M0], (6a)
a[k]a[k-1]a[k-2]=a[k-M1], (6b)
a[k]a[k-2]a[k-3]=a[k-M2],以及 (6c)
a[k]a[k-2]=-a[k-M3]. (6d)
考虑公式(5),与转变移位相对应的信号(忽略Δ3[k])可以表达为下面的公式(7a)、(7b)、以及(7c):
其中
(8a)
其中
公式(8b)中的项z3[n]是包含除了α[k]α[k-1]和α[k]α[k-2]以外的其它所有乘积的剩余项。由于PRBS序列的移位和相加性质,与MRA相对应的信号(忽略z3[n])可以表达为下面的公式(9):
(9)
组合项z1[n]和提供与转变移位和MRA相对应的组合信号,如下面的公式(10)所给出的:
公式(10)中的不同项表示因转变移位和MRA而造成的回波,这些回波从所提取的双比特导出。下面的三个结论针对公式(10)给出。
第一,因盖写和MRA而造成的回波在位置M0交叠。因此,不能通过直接观察该回波来单独估计MRA或者OW。
第二,存不存在MRA和/或OW不影响因NLTS而造成的回波,只要选择PRBS序列,使得移位{M0、M1、M2、M3}彼此充分远离即可。因此,原则上,应当可以估计NLTS,而与是否存在MRA和/或OW无关。
第三,因第一和第二NLTS而造成的回波在位置M1处交叠。因此,不能通过直接观察M1处的回波来估计这些NLTS。
分别处于位置M0、M1、M2、M3处的回波的振幅以及可以通过分别将ADC 308的输出与项α[n-M0-m]、α[n-M1-m]、α[n-M2-m]、以及α[n-M3-m]相关来获取,其作为双比特提取处理的一部分来进行。这导致下面的公式(11a)、(11b)、(11c),以及(11d):
其中,k0指示hb[k]中的峰值样本的位置。公式(11a)-(11b),除了MRA项以外,其余类似Lin和Wood的研究论文“An estimationtechnique for accurately modeling the magnetic recording channelincluding nonlinearities”,IEEE Transactions on Magnetics,Vol.25,No.5,pp.4084-4086,September 1989中给出的表达式,该论文的全部内容通过引用而并入于此,并且该论文讨论了建模和表征磁性记录通道中的因转变移位而造成的非线性失真。
应当指出,在这个实施方式中,使用了长度N=127的PRBS序列,并且双比特hb[k]将具有127个系数的对应长度。因此,表达式hb[k0+M+m]中的自变量k0+M+m利用针对全部M∈{M0,M1,M2,M3}的模N进行估算。
因为hb[m]和hi[m]对于大的m值来说接近于零,所以m的可能值限制于m∈{-2,-1,0,1,2},其中,m=0使得hb[0]和hi[0]分别对应于hb[k]和hi[k]中的峰值样本(即,k0=0)。
估计NLTS、OW、以及MRA
一旦利用公式(11a)、(11b)、(11c)以及(11d)分别确定了位置M0、M1、M2以及M3处的四个回波的振幅以及就可以将这个信息用于估计读取/写入通道208的一个或多个特性(例如,NLTS、OW以及MRA)。
因此,双比特提取器309向通道参数估计器311提供 以及的值以及脉冲响应值hi,该通道参数估计器311分别提供针对参数{Δ0、Δ1、Δ2、α}的估计。这些参数例如可以利用下面的公式(12a)、(12b)、(12c)以及(12d)来估计:
为改进存在噪声和其它干扰时的估计精度,期望使用更多的m的值。换句话说,针对不同的m的值采取平均值,以改进所关注参数的信噪比。这可以利用下面的公式(13a)、(13b)、(13c)以及(13d)来进行,这些公式在通道参数估计器311中实现:
下面,在标题“获取PW50的脉冲响应和估计”的部分中,对根据比特响应hb[m]估计脉冲响应hi[m]进行进一步描述。
选择PRBS序列
现在,对针对特定PRBS多项式的回波位置M0、M1、M2以及M3的值和PRBS多项式的选择进行讨论。
针对给定长度的PRBS序列,对于用于生成PRBS序列的多项式来说存在几种选择。这种多项式的示例在Y.Lin的“‘Shift and add’property of m-sequences and its application to channelcharacterization of digital magnetic recording”,IEEE Proc.Commun.,Vol.142.No.3 pp.135-140,June 1995中提供,该文献的全部内容通过引用并入于此。虽然由所有这些多项式产生的序列将满足PRBS序列的特定相关性质(如下面参照公式(21a)-(24)进一步详细讨论的),但因为与不同非线性相对应的回波的位置取决于所选定的多项式,所以所估计参数的精度可能随着多项式的改变改变。如果回波没有很好地分离,则所得交叠可能影响估计处理的精度,除非公式(11a)-(13d)被修改成反映该交叠。
为简化对参数的估计,应当选择回波彼此最大分离的多项式。为例示这种情况,考虑用于生成127比特PRBS序列的两个不同多项式,如在下面的公式(14a)和(14b)中阐述的:
p1(z)=1+z4+z7, (14a)
p2(z)=1+z4+z5+z6+z7. (14b)
针对这两个多项式的回波位置通过下面的公式(15a)和(15b)给出:
{M0,M1,M2,M3}={-30,26,-12,-60} 对于p1(z) (15a)
={-86,-95,-20,-45} 对于p2(z) (15b)
应观察到,与p1(z)相比,回波位置{M0、M1}在p2(z)的情况下接近。因此,与p2(z)相比,将期望p1(z)的更好精度,并由此,优选地使用如在公式(14a)中给出的p1(z)作为用于生成127比特PRBS序列的多项式。因为PRBS序列具有比特长度127,所以应当指出,M3=-60等效于M3=-60+127=67。
获取PW50的脉冲响应和估计
双比特提取还可以被用于估计通道比特密度(CBD)。例如,被用于指示归一化线性比特密度的参数PW50是峰值振幅一半处的脉冲响应hi的宽度。
脉冲响应hi可以通过确定阶跃响应、然后微分该阶跃响应来根据所提取的双比特获取。因而,适于根据比特响应来生成脉冲响应的滤波器可以通过传递阶跃输入通过微分滤波器来获取。微分滤波器可以通过采用被设计分别用于相移0.01T和-0.01T的两个11分接头内插滤波器之间的差并且将该差除以0.02T来构造,其中,T表示一个通道比特的持续时间。内插滤波器优选地利用具有25%的过度带宽的升余弦函数来设计。这导致具有下列系数的滤波器,其允许根据比特响应来确定脉冲响应:
{0.0269,-0.0564,0.1321,-0.2605,0.6823,0.6823,-0.2605,0.1321,-0.0564,0.0269}. (16)
如果hb[k]指示比特响应(其通过后处理所提取的双比特来获取,如下面参照公式(21a)-(24)所述),则T间隔的脉冲响应hi[k]通过利用在公式(16)中给出的滤波器系数卷积hb[k]来获取(但是应当认识到,在另选实施方式中可以使用其它滤波器或滤波器系数)。所得脉冲响应hi[k]可以在用于估计通道参数的公式(13a)、(13b)、(13c)以及(13d)中使用,并且hi[0]对应于脉冲响应中的峰值样本。
为估计PW50,首先定位半振幅点。为此,采用过采样脉冲响应,由此使用内插滤波器来生成精细间隔样本。在图4所示表中提供了用于根据T间隔的脉冲响应(利用具有25%过多带宽的升余弦函数)来生成{0.1T、0.2T、0.3T、0.4T、0.5T、0.6T、0.7T、0.8T、0.9T}相移的用于内插滤波器的系数,其可以例如利用查寻表来实现。应当指出,用于0.6T、0.7T、0.8T以及0.9T的内插滤波器分别是用于0.4T、0.3T、0.2T以及0.1T的内插滤波器的时间反转形式。
因为仅所关注区域是峰值周围的区域,所以其足以在脉冲响应hi的峰值周围的间隔[-2T、2T]期间生成精细间隔样本。如果hi[0]指示T间隔脉冲响应的峰值样本,则时间mT+0.1lT的脉冲响应可以利用下面的公式(17a)、(17b)、(17c)以及(17d)针对m=-2、-1、0、1、2来计算:
其中 h[m]=[hi[m-5],hi[m-4],…,hi[m+5]]T,并且 (17c)
hi(mT)=hi[m],对于m=-2,-1,0,1,2. (17d)
其中,表达式指示图4的表中第l列中的滤波器系数,而表达式h[m]指示绕hi[m]居中的T间隔脉冲响样本的11×1矢量。一旦已经针对m=-2、-1、0、1、2和l=0、1、...、9计算出hi(mT+0.1lT),就可以利用下面五个步骤来估计参数PW50:
第一,矢量g利用下面的公式(18)来构造:
g=[hi(-2T),hi(-1.9T),hi(-1.8T),...,hi(1.9T),hi(2T)]T. (18)
第二,矢量g通过其峰值来归一化,并且所得矢量为
第四,利用线性内插,利用下面的公式(19a)-(19f)来计算归一化矢量中峰值样本任一侧上的半峰值振幅{β1、β2}的位置:
=P1 除此之外 (19c)
=P2 除此之外 (19f)
第五,利用下面的公式(20)来估计PW50:
针对所提取的双比特的后处理
在公式(11a)、(11b)、(11c)以及(11d)中,假定PRBS序列的相关性针对零滞后(样本延迟)是1,而针对非零滞后是0(其中,非零滞后k意指k比特或样本的相对移位(即,α[n]与α[n-k])处的互相关)。在与双比特提取有关的大部分现有技术中固有地进行了相同的假定。然而,实际上,PRBS序列的相关性针对零滞后是1,而针对非零滞后是-1/N,其导致所提取的双比特中的非零基线,其中,N指示PRBS序列的一个周期的长度。对于基线的相关性因此应在将双比特用于估计通道参数之前实现。这在垂直记录中是重要的,因为与纵向记录中的零DC值相比,比特响应和脉冲响应在垂直记录中具有非零DC值。针对这种非零相关的修正通过下面的后处理方法来执行,其附加细节在题名为“Systems and Methods for Dibit Correction”的美国专利申请No.12/463626中提供,其全部内容通过引用并入于此。
如果假定真实比特响应中的不可忽略值(即,期望在后处理所提取的双比特之后发现的值)是针对k=M1、M1+1、...、M2(其中,M1和M2是整数)的hb[k],则所提取的双比特可以利用下面的公式(22a)和(22b)表达:
利用公式(22a),可以导出下面的公式(23a)和(23b):
将公式(22a)代入到公式(21a)得到公式(24),其提供后处理双比特:
应当指出,用于计算公式(24)的右侧括弧内第二项的项来自所提取的双比特的主脉冲,并且不包括所提取的双比特的非线性部分。这些项甚至对于AC耦合通道来说都不为零。而且,应当理解,出于计算后处理项的目的,不必提取完整的双比特,这在仅提取双比特的一部分的情况下(如在NLTS估计的情况下)有益。在这种情况下,其足以仅提取双比特的主脉冲和用于估计的部分,并且所提取部分可以被用于计算后处理项。
示例性通道参数估计方法的总结
图5是例示与本发明的实施方式一致的用于估计通道参数的一个示例性方法500的流程图。如图所示,首先,在步骤501,例如利用如在公式(14a)中给出的多项式p(z)=1+z4+z7来生成127比特PRBS序列,其导致由各种非线性失真而造成的回波之间的较大隔离,因而被优选地使用。接下来,在步骤502,将周期性重复的PRBS序列写入至盘中。在步骤503,随后利用PRBS序列从盘中提取双比特。在步骤504,将所提取的双比特后处理,以执行基线修正。在步骤505,通过例如利用在公式(16)中给出的滤波器系数卷积比特响应hb[k]来计算通道的脉冲响应hi[k]。在步骤506,确定分别处于位置M0、M1、M2以及M3处的四个回波的振幅以及应当指出,步骤506不必用于计算CBD(例如,PW50),其不使用回波振幅。在步骤507,进行通道参数估计。例如,利用公式(13a)、(13b)、(13c)以及(13d)来估计第一NLTS、第二NLTS、MRA以及OW,或者利用公式(20)来估计PW50。
另选实施方式
尽管双比特提取在此讨论为发生在针对均衡器(例如,FR滤波器310)的输入处,即ADC的输出处,但应当理解,可以另选地从均衡器的输出收集样本。在该情况下,尽管MRS的精度可能相对于在ADC输出处的样本收集减少,但仍可以估计NLTS、HTS以及MRA。
在标题为“获取PW50的脉冲响应和估计”的部分中,在此提供了在垂直记录的情况下用于根据所提取的双比特来估计CBD的、基于内插的方法。本发明的实施方式使用这种内插方法来根据所提取的双比特构造脉冲响应,并且通过计算该脉冲响应的一半振幅宽度来估计CBD。然而,在另选实施方式中,并且特别是在纵向记录的情况下,可以使用类似内插方法来获取阶跃响应,并且可以根据该阶跃响应的一半振幅宽度来估计CBD。
尽管本发明的实施方式被描述为在硬盘驱动器中实现,但应当认识到,在另选实施方式中,本发明可以在其它存储介质中实现,包括带式驱动器、光盘驱动器、以及磁光盘驱动器,和用于网络、电话以及有线/无线数据通信的通信通道。
还应理解,在不脱离如下面权利要求书中表达的本发明的范围的情况下,本领域技术人员可以对为了解释本发明的本质而已经描述并例示的部件在细节、材料以及排布结构上进行各种改变。
虽然本发明的示例性实施方式已经关于电路的处理进行了描述,包括作为单一集成电路、多芯片模块、单一卡或多卡电路组的可能实现方式,但本发明不限于此。如本领域技术人员应当清楚的,电路部件的各种功能还可以如在软件程序中实现为处理模块。这种软件可以例如在数字信号处理器、微控制器,或通用计算机中采用。
本发明可以采用用于实践那些方法的方法和设备的形式来实施。本发明还可以采用在有形介质(如磁记录介质、光记录介质、固态存储器、软盘、CD-ROM、硬盘驱动器、或任何其它非暂时性机器可读存储介质)中包含的程序代码的形式来实施,其中当将程序代码加载到机器(如,计算机)中并且由其执行时,该机器变为用于实践本发明的设备。本发明还可以采用例如存储在非暂时性机器可读存储介质(包括加载到机器中和/或通过其执行的存储介质)中的程序代码的形式来实施,其中,当将该程序代码加载到机器(如计算机)中并通过其执行时,该机器变为用于实践本发明的设备。当在通用处理器上实现时,该程序代码段与该处理器相组合,以提供类似于专用逻辑电路操作的独特装置。
除非另外明确规定,每一个数字值和范围都应被解释为近似的,如在该值或范围中的值之前有单词“大约”或“近似”那样。
应当理解,在此阐述的示例性方法的步骤不需要按所述次序执行,而应当理解,这种方法的步骤的次序仅仅是示例性的。同样地,在与本发明的各种实施方式一致的方法中,可以在这种方法中包括附加步骤,并且可以省略或组合特定步骤。
尽管按具有对应标注的特定序列陈述了所附方法权利要求中的要素(若有的话),但除非权利要求书的陈述暗示用于实现这些要素中的一些或全部的特定序列,否则这些要素都不必限制于按该特定序列实现。
在本申请中被权利要求书所覆盖的实施方式受限于(1)通过本说明书使能实现的和(2)对应于法定主旨的实施方式。非使能实施方式和与非法定主旨相对应的实施方式即使落入权利要求书的范围内也明确地放弃保护。
Claims (10)
1.一种用于估计存储装置的一个或多个通道参数的存储装置实现的方法,该存储装置包括读取通道和其上存储有比特序列的存储介质,该方法包括以下步骤:
(a)所述存储装置从所述存储介质读取所述比特序列的至少一部分,以生成比特响应;
(b)所述存储装置卷积所述比特响应以计算所述读取通道的脉冲响应;以及
(c)所述存储装置基于所计算的脉冲响应来估计一个或多个通道参数。
2.根据权利要求1所述的方法,其中,步骤(c)包括:
(c1)所述存储装置基于所述比特响应和所计算的脉冲响应二者来估计至少一个通道参数。
3.根据权利要求2所述的方法,其中,步骤(c)包括:
(c1)所述存储装置基于所述比特响应而不是所述脉冲响应来估计至少一个通道参数;
(c2)所述存储装置基于所述脉冲响应而不是所述比特响应来估计至少一个通道参数;以及
(c3)所述存储装置基于所述脉冲响应和所述比特响应二者来估计至少一个通道参数。
4.根据权利要求2所述的方法,其中,所述一个或多个通道参数包括造成至少一个回波的非线性转变移位(NLTS)。
5.根据权利要求2所述的方法,其中,所述一个或多个通道参数包括造成至少一个回波的盖写(OW)。
6.根据权利要求2所述的方法,其中,所述一个或多个通道参数包括造成至少一个回波的磁阻端头不对称(MRA)。
7.根据权利要求1所述的方法,其中,步骤(c)包括:
(c1)所述存储装置基于所计算的脉冲响应来生成有关所述存储介质的估计的通道比特密度信息。
9.根据权利要求1所述的方法,还包括以下步骤:
(d)所述存储装置利用一个或多个通道参数来补偿读取通道中的一个或多个非线性。
10.适于执行如权利要求1-9中的任一项所述的方法的设备。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/845,110 | 2010-07-28 | ||
US12/845,110 US8149529B2 (en) | 2010-07-28 | 2010-07-28 | Dibit extraction for estimation of channel parameters |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102376312A true CN102376312A (zh) | 2012-03-14 |
Family
ID=44461984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011102111414A Pending CN102376312A (zh) | 2010-07-28 | 2011-07-27 | 用于估计通道参数的双比特提取 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8149529B2 (zh) |
EP (1) | EP2413322A1 (zh) |
JP (1) | JP2012033259A (zh) |
KR (1) | KR101267301B1 (zh) |
CN (1) | CN102376312A (zh) |
TW (1) | TW201218190A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11454943B2 (en) * | 2020-11-21 | 2022-09-27 | Geo Micro Devices (Xiamen) Co., Ltd | Serial isolation communication method, device and system |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2428952A1 (en) * | 2010-09-08 | 2012-03-14 | Thomson Licensing | Method and system for determining the quality of a storage system |
US8908304B2 (en) * | 2012-07-17 | 2014-12-09 | Lsi Corporation | Systems and methods for channel target based CBD estimation |
US8670198B1 (en) | 2013-02-13 | 2014-03-11 | Lsi Corporation | Data sequence detection in band-limited channels based on equalization interpolation |
US8792196B1 (en) * | 2013-03-07 | 2014-07-29 | Western Digital Technologies, Inc. | Disk drive estimating noise in a read signal based on an identified response at the input of an equalizer |
US8908306B1 (en) | 2013-03-15 | 2014-12-09 | Western Digital Technologies, Inc. | Disk drive measuring channel transition response by averaging isolated transitions in a read signal |
US8947801B1 (en) | 2013-10-08 | 2015-02-03 | Seagate Technology Llc | Multi-track asymmetric read-back signal correction |
US9099158B1 (en) * | 2013-10-08 | 2015-08-04 | Seagate Technology Llc | Multi-track signal dipulse extraction |
US10553247B2 (en) | 2018-05-30 | 2020-02-04 | Western Digital Technologies, Inc. | Data storage device calibrating data density based on amplitude-inverted or time-inverted read signal |
US11099779B2 (en) | 2018-09-24 | 2021-08-24 | Micron Technology, Inc. | Addressing in memory with a read identification (RID) number |
US11557319B1 (en) | 2021-08-24 | 2023-01-17 | Seagate Technology Llc | Read offset calibration for error recovery |
US11568895B1 (en) | 2021-09-03 | 2023-01-31 | Seagate Technology Llc | Read offset calibration for error recovery |
US11562767B1 (en) | 2021-09-08 | 2023-01-24 | Seagate Technology Llc | Multi-sector read offset recovery |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050286151A1 (en) * | 2004-06-25 | 2005-12-29 | Degroat Ronald D | Enhanced dibit extraction |
CN101536102A (zh) * | 2006-11-13 | 2009-09-16 | 国际商业机器公司 | 过采样的信道响应标识 |
US20100053793A1 (en) * | 2008-08-27 | 2010-03-04 | Lsi Corporation | Systems and Methods for Adaptive Write Pre-Compensation |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5028A (en) * | 1847-03-20 | monohot | ||
US4811271A (en) * | 1987-06-24 | 1989-03-07 | Motorola, Inc. | Expandable bi-phase convolving element |
US5574825A (en) * | 1994-03-14 | 1996-11-12 | Lucent Technologies Inc. | Linear prediction coefficient generation during frame erasure or packet loss |
US5615298A (en) * | 1994-03-14 | 1997-03-25 | Lucent Technologies Inc. | Excitation signal synthesis during frame erasure or packet loss |
US5621580A (en) * | 1994-08-26 | 1997-04-15 | Cruz; Joao R. | Ternary code magnetic recording system |
US5777912A (en) * | 1996-03-28 | 1998-07-07 | Crystal Semiconductor Corporation | Linear phase finite impulse response filter with pre-addition |
WO1998035477A1 (en) * | 1997-02-05 | 1998-08-13 | Symbionics Ltd. | Demodulation with separate branches for phase and amplitude |
US6055269A (en) * | 1997-10-06 | 2000-04-25 | Sun Microsystems, Inc. | Adaptive equalization technique using twice sampled non-return to zero data |
US6438164B2 (en) * | 1998-11-03 | 2002-08-20 | Broadcom Corporation | Technique for minimizing decision feedback equalizer wordlength in the presence of a DC component |
US6226323B1 (en) * | 1998-11-03 | 2001-05-01 | Broadcom Corporation | Technique for minimizing decision feedback equalizer wordlength in the presence of a DC component |
US6775334B1 (en) * | 1998-11-03 | 2004-08-10 | Broadcom Corporation | Equalization and decision-directed loops with trellis demodulation in high definition TV |
US6456646B1 (en) * | 1998-11-30 | 2002-09-24 | Ericsson Inc. | Methods and systems for detecting codewords with intersymbol interference and imperfect timing |
US6010456A (en) * | 1998-12-30 | 2000-01-04 | General Electric Company | Method and apparatus for acoustic subtraction imaging using linear and nonlinear ultrasonic images |
US6178245B1 (en) * | 2000-04-12 | 2001-01-23 | National Semiconductor Corporation | Audio signal generator to emulate three-dimensional audio signals |
US20050264906A1 (en) * | 2004-05-25 | 2005-12-01 | Haratsch Erich F | Method and apparatus for reduced-state Viterbi detection in a read channel of a magnetic recording system |
US6707624B2 (en) * | 2001-12-07 | 2004-03-16 | Seagate Technology Llc | Method and apparatus for preprocessing low frequencies in perpendicular recording |
US7228480B1 (en) * | 2001-12-11 | 2007-06-05 | Maxtor Corporation | Rate-1 coding for increasing timing information in recording data |
US6967598B2 (en) * | 2004-02-20 | 2005-11-22 | Bae Systems Information And Electronic Systems Integration Inc | Reduced complexity multi-turbo multi-user detector |
US6788481B2 (en) | 2002-03-21 | 2004-09-07 | International Business Machines Corporation | Process for measuring nonlinear transition shift (NLTS) at high recording densities with a giant magetoresistive (GMR) head |
WO2003085646A1 (en) * | 2002-03-29 | 2003-10-16 | Seagate Technology Llc | Mr head thermal asperity cancellation |
GB0307415D0 (en) * | 2003-03-31 | 2003-05-07 | British Telecomm | Matched filtering |
EP1542227A1 (en) * | 2003-12-11 | 2005-06-15 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for transmitting watermark data bits using a spread spectrum, and for regaining watermark data bits embedded in a spread spectrum |
US7308056B2 (en) * | 2004-01-14 | 2007-12-11 | Nokia Corporation | Joint channel estimator for synchronous and asynchronous interference suppression in SAIC receiver |
US7193802B2 (en) * | 2004-03-25 | 2007-03-20 | Hitachi Global Storage Technologies Netherlands, B.V. | Apparatus for providing dynamic equalizer optimization |
US7145966B2 (en) * | 2004-06-30 | 2006-12-05 | Qualcomm, Incorporated | Signal quality estimation for continuous phase modulation |
US20080310274A1 (en) * | 2005-12-13 | 2008-12-18 | Koninklijke Philips Electronics, N.V. | Radial Tilt Estimation Via Diagonal Push-Pull |
US7859780B2 (en) | 2008-08-27 | 2010-12-28 | Agere Systems Inc. | Systems and methods for on-the-fly write pre-compensation estimation |
US7974030B2 (en) | 2008-12-23 | 2011-07-05 | Lsi Corporation | Systems and methods for dibit correction |
JP4959749B2 (ja) * | 2009-05-08 | 2012-06-27 | 株式会社日立製作所 | 記録条件の調整方法及び光ディスク装置 |
US7974369B2 (en) * | 2009-10-30 | 2011-07-05 | Lsi Corporation | Phase detector for timing recovery loop |
-
2010
- 2010-07-28 US US12/845,110 patent/US8149529B2/en not_active Expired - Fee Related
-
2011
- 2011-07-15 EP EP11005817A patent/EP2413322A1/en not_active Withdrawn
- 2011-07-18 TW TW100125343A patent/TW201218190A/zh unknown
- 2011-07-26 KR KR1020110073944A patent/KR101267301B1/ko not_active IP Right Cessation
- 2011-07-27 CN CN2011102111414A patent/CN102376312A/zh active Pending
- 2011-07-28 JP JP2011164911A patent/JP2012033259A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050286151A1 (en) * | 2004-06-25 | 2005-12-29 | Degroat Ronald D | Enhanced dibit extraction |
CN101536102A (zh) * | 2006-11-13 | 2009-09-16 | 国际商业机器公司 | 过采样的信道响应标识 |
US20100053793A1 (en) * | 2008-08-27 | 2010-03-04 | Lsi Corporation | Systems and Methods for Adaptive Write Pre-Compensation |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11454943B2 (en) * | 2020-11-21 | 2022-09-27 | Geo Micro Devices (Xiamen) Co., Ltd | Serial isolation communication method, device and system |
Also Published As
Publication number | Publication date |
---|---|
EP2413322A1 (en) | 2012-02-01 |
TW201218190A (en) | 2012-05-01 |
JP2012033259A (ja) | 2012-02-16 |
US8149529B2 (en) | 2012-04-03 |
US20120026623A1 (en) | 2012-02-02 |
KR101267301B1 (ko) | 2013-05-27 |
KR20120011816A (ko) | 2012-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102376312A (zh) | 用于估计通道参数的双比特提取 | |
US8566381B2 (en) | Systems and methods for sequence detection in data processing | |
US8614858B2 (en) | Systems and methods for sync mark detection metric computation | |
Chang et al. | Inter-track interference mitigation for bit-patterned magnetic recording | |
US8566379B2 (en) | Systems and methods for self tuning target adaptation | |
CN101785061B (zh) | 在垂直磁性读通道中的前馈直流恢复 | |
CN102017409B (zh) | 用于减少磁存储装置中的低频损耗的系统和方法 | |
CN1971737B (zh) | 读通道、存储驱动器和处理信号的方法 | |
KR19980024422A (ko) | 동기 서보 복조를 위한 서보 복조기 및 방법 | |
CN101057293B (zh) | 从记录载体进行比特检测的方法和数据检测设备 | |
US7724844B2 (en) | Detection of servo data for a servo system | |
JP2006286188A (ja) | データ貯蔵機器のデータ検出方法及び装置 | |
CN100358036C (zh) | 信息再生方法和设备 | |
Jiang et al. | PRML process of multilevel run-length-limited modulation recording on optical disc | |
US6687067B2 (en) | Perpendicular signal equalization and timing recovery using Hilbert transform | |
US9768988B1 (en) | Jointly optimizing signal equalization and bit detection in a read channel | |
Koonkarnkhai et al. | Study of fractionally spaced equalizers for bit-patterned media recording | |
Keirn et al. | Experimental performance comparison of FDTS/DF detectors: 8/9 (0, k) vs. 4/5 MTR codes | |
Almustapha et al. | Performance of Concatenated 2D MAP for Multi-track Signal Detection | |
Chaichanavong et al. | Design parameter optimization for perpendicular magnetic recording systems | |
Awad | On reducing the decoding complexity of shingled magnetic recording system | |
Wu et al. | Analysis of nonlinear transition shift and write precompensation in perpendicular recording systems | |
JPH04355268A (ja) | 磁気記録再生装置の記録再生方法 | |
Kao et al. | On the S-curve of a magnetic recording channel in the presence of partial erasure and transition shift | |
Kao et al. | Correlation Functions for Storage Data and Nonreturn-to-Zero-Inverted Modulated Data of a High-Density Magnetic Recording Channel with Partial Erasure Effect |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120314 |