CN102375902B - 异构现场可编程门阵列的布局方法 - Google Patents

Abstract

本发明公开了一种异构现场可编程门阵列的布局方法，将不同单元类型分层，根据单元类型的不同优先级分层加力，并对所有可移动单元统一求解。与传统FPGA布局算法相比，减少了其运行的时间，同时提高了其设计的性能。

Description

异构现场可编程门阵列的布局方法

技术领域

本发明涉及集成电路领域，具体而言，涉及一种现场可编程门阵列的布局方法。

背景技术

现场可编程门阵列(Field Programmable Gate Array，FPGA)是在可编程器件的基础上进一步发展的产物。它是作为专用集成电路领域中的一种半定制电路而出现的，既解决了全定制电路的不足，又克服了原有可编程器件门电路数目有限的缺点。

在FPGA的布局设计中，布局的合理性对最终FPGA芯片的实际性能影响很大。传统的FPGA布局算法，在处理混合单元(异构形态)的网表时，运行速度慢，且最终实现的性能低，对于时延要求高的电路，难以达到设计的要求。对于传统异构FPGA来讲，在对一类器件布局的时候总是认定其他器件的位置是不变的，而事实上其他位置的器件由于受逻辑关系、时延需求等等因素的影响，其位置应该随着待布局器件的变化而变化的。因此传统的异构FPGA布局方法的效率比较低，效果往往不够理想。

发明内容

本发明提供了一种异构现场可编程门阵列的布局方法，目的在于能解决以上传统异构FPGA布局方法的问题。

为了达到上述目的，本发明提供一种异构现场可编程门阵列的布局方法，其特征在于，包括以下步骤：读入综合后的网表，对输入输出单元进行布局；针对网表中不同单元类型，每种单元类型为一层，建立多层结构；建立单元类型优先队列，单元类型在该优先队列中的单元为可移动单元，不在该优先队列中的单元为固定单元；根据单元类型优先队列，取出具有最高优先级的单元类型；对所有可移动单元分层扩展；根据分层扩展的结果统一求解方程，其中所述方程是根据网表中可移动单元的连接关系获得关联矩阵，根据固定单元对其相邻可移动单元的拉力获得坐标向量而建立的；合法化当前最高优先级单元类型层中的单元，同时更新单元类型优先队列；直到单元类型优先队列为空时退出全局扩展；当所述单元类型优先队列不为空时，继续根据单元类型优先队列，取出具有最高优先级的单元类型，并对所有可移动单元分层扩展的步骤。

优选地，所述现场可编程门阵列为异构列式结构。

优选地，所述输入输出单元布局的方法进一步包括：对输入输出单元进行随机布局，并固定所述输入输出单元的坐标。

优选地，所述初始坐标解为在不受任何额外力的情况下，达到受力平衡状态时各单元之间二次线长之和最短状态的坐标。

优选地，所述方法进一步包括：对网表进行预处理，找到芯片中的模式；当对所有可移动单元分层扩展时，将在同一模式中的分属于不同层的单元分别加力，然后作为一个整体计算坐标，同时相应减少关联矩阵的维度。

优选地，所述模式包括以下至少一种：五输入的逻辑查找表、进位链、宏单元链和强关联组合。

优选地，所述方法进一步包括，当所述单元类型优先级队列不为空时对最高优先级的单元类型层布局时，判断是否满足每层的结束条件，所述结束条件包括：同时满足关键路径的slack值和单元之间重叠数量，或者单独满足迭代次数。

优选地，当满足当前层结束的条件后固定该层单元的坐标，并将该层对应的单元类型从所述单元类型优先队列中剔除。

优选地，所述单元类型优先队列由比较函数获得，代价越高的单元类型获得相对高的优先级，所述比较函数为：

cost＝a×total_size+b×ave_distance+c×longest_distance，

其中：a、b和c为权重参数，a+b+c＝1；total_size代表属于该类型的所有单元的面积之和；ave_distance代表某一类型的所有单元中离其最近的合法位置的距离的平均值；longest_distance代表某一类型的单元中，离合法位置最远的那个单元到合法位置的距离。

优选地，所述方法进一步包括小范围扩展，其步骤包括：将基本逻辑单元划分为一层，根据基本逻辑单元的位置，找到相邻的窗口；固定其他单元类型的位置，使重叠的基本逻辑单元在所述基本逻辑单元所在位置周围相邻的窗口内扩展。

优选地，所述小范围扩展的结束条件包括：同时满足关键路径的slack值和单元之间重叠数量或者单独满足迭代次数。

本发明的上述实施例针对特定结构采用了分层加力统一求解的思想，以单元类型为单位，根据优先级逐层合法化固定。在将所有的宏模块固定在合法的位置后，对基本逻辑单元内的单元如逻辑查找表、寄存器等进行合法化，并进一步优化布局结果，在满足用户设计的时延要求的前提下，减少了单元之间重叠的数量，与传统FPGA布局算法相比，减少了其运行的时间，同时提高了其设计的性能。

附图说明

下面将参照附图对本发明的具体实施方案进行更详细的说明，在附图中：

图1是列式异构FPGA的示意图；

图2是本发明异构FPGA的布局方法一个具体实施例的布局方法流程图；

图3是LE层的bin结构图；

图4是宏单元A的bin结构图；

图5是根据本发明一个实施例的迭代前的布局情况示意图；

图6是根据图5实施例的迭代后的布局情况示意图；

图7是根据图6实施例的合法化A后的布局情况示意图；

图8是本发明一个具体实施例的小范围扩展示意图。

具体实施方式

图1是列式结构FPGA的示意图。该类型的FPGA已经被Alteral，Xilinx等多家著名的FPGA厂商应用。在图1中，IOB(IO-Block)：输入输出模块；LE(Logic Element)：基本逻辑单元，其由查找表、寄存器等组成；MA(Macro A)：类型为A的宏单元；MB(Macro B)：类型为B的宏单元。

本发明的实施例不仅适用于列式结构类型的FPGA，也适用于多种异构类型的FPGA。

图2是根据本发明一个实施例的现场可编程门阵列的布局方法流程图。

步骤1：读入综合后的网表，对输入输出单元进行布局。将设计文件综合成门级电路后并对其进行解析，然后对外围的输入输出单元(图1中的IOB)进行布局。使用业界常用的随机布局的方式，得到输入输出单元的坐标，并将它们设置为固定单元。

步骤2：对网表进行预处理，找到芯片中的模式。主要的模式包括：

1.五输入的逻辑查找表：两个四输入的逻辑查找表，通过一个多路选择器，生成五输入的逻辑查找表。

2.进位链：实现相应的加减法、比较器等等。具有进位关系的逻辑单元之间，通常是通过一些多路选择器进行连接的。所以在进位链单元中，应该包括这些多路选择器，以及这些多路选择器输入端连接的单元。

3.宏单元链：同进位链一样，某些宏单元也需要邻接在一起，完成某种特定的功能，或者达到更好的布局结果。

4.强关联组合：某些单元，由于具有较强的关联性，如果邻接在一起进行布局，会得到比较好的局部结果。如，一个四输入的查找表，其唯一的输出给到一个寄存器，则它们具有很强的关联性。

5.其他必须相邻的硬件组合单元，或者相邻在一起能够提升工作效率的单元。

步骤3：针对网表中不同单元类型，每种单元类型为一层，建立多层bin结构。建立多层bin结构的方法来源于ICCAD2006年的一篇论文。在该文中，提出了对于异构类型的FPGA，对每一种资源建立一层bin结构。本实施例将这种思想应用在列式异构FPGA中，对每一种单元类型建立一层。每一层bin结构中，bin的形状将根均该层容纳资源类型、长宽、和其分布来确定。

所述单元类型为一种资源类型或资源类型的组合，其可以为宏单元、可以为宏单元的集合、可以是一种模式或者模式的组合。针对不同的设计需求，单元的范围概念可大可小。

图3为LE层的bin结构图。在这一层中，每个bin最多容纳一个LE的资源，各个bin的长和宽都为1。如果该位置可以放LE，则该bin对LE的容量为1，如果该bin对应的位置为IOB，或宏单元，则该bin对LE的容量为0。

图4是宏单元A的bin结构图。图4中，由于芯片中有6个宏单元A的合法位置，所以该层bin结构中总共有6个bin。每个合法位置的起点(左下角点)，位于所属bin的中心位置。这样，能够比较方便的将网表中的单元定位到bin中。虽然建立了多层的bin结构，但仍然采用一套坐标系统。这样，便于求解。

步骤4：建立单元类型优先队列，单元类型在该优先队列中的单元为可移动单元，不在该优先队列中的单元为固定单元。本发明的一个特点就是采用了以单元类型为单位排序的合法化方法。所以事先需要建立一个单元类型优先队列，存储单元类型的排序。先建立一个空的优先队列，后面布局方法会根据每次迭代后的布局结果，以及代价函数，将单元类型放入队列中。利用代价函数，作为进入优先队列的顺序。所述代价函数为：

cost＝a×total_size+b×ave_distance+c×longest_distance，

其中：a、b和c为权重参数，a+b+c＝1，且a，b，c均大于0。total_size代表属于该类型的所有单元的面积之和。例如，DPRAM的宽度和一个基本逻辑单元相同，长度是一个逻辑单元的4倍，那么，一个DPRAM的面积为4。如果该网表中总共有5个DPRAM，则total_size的值为20。ave_distance代表某一类型的所有单元中离其最近的合法位置的距离的平均值。longest_distance代表某一类型的单元中，离合法位置最远的那个单元到合法位置的距离。代价越高的单元类型获得相对高的优先级。

所述优先队列还可以以人工干预的方式获得，如人为将某种单元类型置于优先级队列的任意位置以达到不同的设计目标。

步骤5：根据网表中可移动单元的连接关系获得关联矩阵，根据固定单元对其相邻可移动单元的拉力获得坐标向量建立方程，并获取受力平衡下各单元的初始坐标解。本发明是在基于二次规划的力驱动布局方法框架下进行布局的。该布局方法框架通过求解如下方程：AX+B＝0，来求得在受力平衡下，各个单元的坐标。其中，矩阵A被称为关联矩阵，代表网表中可移动单元的连接关系。矩阵的维度就是可移动单元的数量。向量B代表了固定点的坐标向量，它在力驱动布局方法中的物理意义是：B与有连接关系的可移动单元的坐标之差，代表固定单元对其连接的可移动单元的拉力。在后面的布局方法迭代过程中，每次迭代都会根据该次布局的结果，更新A和B。所述AX+B＝0的二次规划的力驱动布局方法为本领域技术人员的常用方法。

所述初始坐标解为在不受任何额外力的情况下，各单元之间二次线长之和最小状态下的坐标。

步骤6：初始布局，并更新单元类型优先队列。初始布局的坐标情况下，各单元之间的二次线长之和最短。然后，根据初始布局的解，以及预先定义的代价函数，更新优先队列。

从下面步骤开始，布局方法将进入总体布局阶段。

步骤7：判断单元类型优先队列是否为空，当单元类型优先队列为空时结束布局，当所述单元类型优先级队列不为空时对最高优先级的单元类型层布局。布局方法中，每次都会对单元类型优先队列中优先级最高的一类单元进行布局。满足该类单元的结束条件后，会将该类型从优先队列中取出，固定该类型中的单元坐标，并根据布局结果更新优先队列，直到优先队列为空时，布局方法结束。

步骤8：判断是否满足每层的结束条件。每层的结束条件由三部分组成，同时满足前两部分或单独满足第三部分则每层结束条件成立：

1.关键路径的slack值。程序会根据用户的时延要求，计算在当前布局情况下，关键路径的slack值。如果该值为正数，则满足时延要求；否则，不满足时延要求。

2.单元之间重叠的数量。全局布局方法是在保证用户时延要求得到满足的前提下，尽量减少单元之间重叠的数量。对于宏单元模块，由于它们占的芯片面积比较大，如果宏模块之间发生重叠，那么合法化操作之后，之前的解会被会被破坏。所以，要求结束条件为宏模块的重叠次数为0。对于基本逻辑单元，因为面积比较小，结束条件的要求则相对宽松。在本实施例中，将其设置为5。

3.迭代次数：如果达到了预先设定的迭代次数，即使前两个结束条件(关键路径的slack值和单元之间重叠的数量)没有满足，整体扩展仍然会正常结束。这一点可以保证程序的运行时间。

当满足每层结束的条件后固定该层单元的坐标，并将该层对应的单元类型从所述单元类型优先队列中剔除。

步骤9：对所有可移动单元分层扩展。这一步骤，采用基于bin密度的加力方式，对所有可移动单元进行扩展。单元之间在初始布局后会有重叠，重叠密度高的bin中的单元，布局方法会产生一个拉力，将这些单元拉到重叠密度小的bin中，从而减少单元之间重叠的数量。同时，本方法会对现有的布局结果进行时序分析，并增加关键路径在所述关联矩阵中的权重。权重越大的单元连接，互相的吸引力也越大，解方程之后单元之间的距离也会比较近。

在一个具体的实施例中，对于在同一模式中的分属于不同层的单元，在计算完各单元单独的受力之后，将所有处于同一模式中的单元作为一个整体计算合力，也就是更新AX+B＝0中的向量B。同时由于可移动单元的减少，对应的关联矩阵A的维度相应减少。

图5是根据本发明一个实施例的迭代前的布局情况示意图。如图5所示，矩形A代表某一种宏单元的一个实例，它当前处于一个合法的位置，属于左下角的bin。同时，A与另外两个单元B、C相连，且slack为负。

图6示出了根据图5实施例的迭代后的布局情况示意图。经过若干次迭代后，A、B、C的位置均发生了改变。如图6，A已经落在了右下角的bin的区域中。

步骤10：根据分层扩展的结果求解方程。在已有的方法中，对每一层分别建立一个关联矩阵和向量。非该层对应的类型单元，设为固定，然后每一层分别解方程。可是实际情况是，非该层对应的类型单元并不是固定的，而且它们的坐标会随着当前层中单元的坐标变化而变化。所以，这种做法减弱了各种类型单元之间坐标变化的关联性。而且，每一层都建立一个方程，分别求解，浪费了程序的运行时间。本实施例的布局方法是通过所有层都扩展完之后，统一解一个AX+B＝0的方程。其中，A的维度等于所有可移动的单元的数量。比起已有的方法，本布局方法考虑到了各层不同类型单元之间的相互作用，结果更好，布局方法的速度也更快。

步骤11：合法化当前优先级最高层的单元，同时更新单元类型优先队列。当某次迭代的布局结果满足当前层的结束条件时，对该对应的类型的单元进行合法化操作。图7是根据图6实施例的合法化A后的布局情况示意图。如图7所示，图6中的宏单元单元A将会被放到右下角的bin的合法位置。之后，根据合法化A后的布局结果，以及代价函数，更新单元类型优先队列，重新建立关联矩阵和向量。然后，重新回到步骤7。

步骤12：小范围扩展。这一步的目的是在不破坏全局扩展解的基础上，进一步减少基本逻辑单元之间的重叠。小范围扩展的时候认为宏模块是固定的，不去做布局操作。对LE层的单元，根据它现在的位置，找到相邻的3×3的bin，形成一个窗口。

图8是根据本发明一个实施例的小范围扩展示意图。如图8所示，某个bin中放了4个LE，超出了容量限制，那么，在这个3×3的窗口中，采用上面加力的方法，做一个小范围的扩展，使得重叠的单元有机会在力的作用下，向周围8个相邻的bin移动，从而减少重叠。小范围扩展的结束条件与全局扩展类似，都是由关键路径的slack值，重叠的数量，以及迭代次数组成，从而对全局扩展有较好的延续性。

显而易见，在不偏离本发明的真实精神和范围的前提下，在此描述的本发明可以有许多变化。因此，所有对于本领域技术人员来说显而易见的改变，都应包括在本权利要求书所涵盖的范围之内。本发明所要求保护的范围仅由所述的权利要求书进行限定。

Claims (11)

1.一种异构现场可编程门阵列的布局方法，其特征在于，包括以下步骤：

读入综合后的网表，对输入输出单元进行布局；

针对网表中不同单元类型，每种单元类型为一层，建立多层结构；

建立单元类型优先队列，单元类型在该优先队列中的单元为可移动单元，不在该优先队列中的单元为固定单元；

根据单元类型优先队列，取出具有最高优先级的单元类型；

对所有可移动单元分层扩展；

根据分层扩展的结果统一求解方程，其中所述方程是根据网表中可移动单元的连接关系获得关联矩阵，根据固定单元对其相邻可移动单元的拉力获得坐标向量而建立的，所述方程具体为：AX+B＝0，其中，A为关联矩阵，代表网表中可移动单元的连接关系，B为固定点的坐标向量；合法化当前最高优先级单元类型层中的单元，同时更新单元类型优先队列；

直到单元类型优先队列为空时退出全局扩展；

当所述单元类型优先队列不为空时，继续根据单元类型优先队列，取出具有最高优先级的单元类型，并对所有可移动单元分层扩展的步骤。

2.根据权利要求1所述的布局方法，其特征在于，所述现场可编程门阵列为异构列式结构。

3.根据权利要求1所述的布局方法，其特征在于，所述输入输出单元布局的方法进一步包括：

对输入输出单元进行随机布局，并固定所述输入输出单元的坐标。

4.根据权利要求1所述的布局方法，其特征在于，根据所述方程获取受力平衡下各单元的初始坐标解；

所述初始坐标解为在不受任何额外力的情况下，达到受力平衡状态时各单元之间二次线长之和最短状态的坐标。

5.根据权利要求1所述的布局方法，其特征在于，所述方法进一步包括：

对网表进行预处理，找到芯片中的模式；

当对所有可移动单元分层扩展时，将在同一模式中的分属于不同层的单元分别加力，然后作为一个整体计算坐标，同时相应减少关联矩阵的维度。

6.根据权利要求5所述的布局方法，其特征在于，所述模式包括以下至少一种：

五输入的逻辑查找表、进位链、宏单元链和强关联组合。

7.根据权利要求1所述的布局方法，其特征在于，所述方法进一步包括，当所述单元类型优先级队列不为空时对最高优先级的单元类型层布局时，判断是否满足每层的结束条件，所述结束条件包括：

同时满足关键路径的slack值和单元之间重叠数量，或者单独满足迭代次数。

8.根据权利要求7所述的方法，其特征在于，当满足当前层结束的条件后固定该层单元的坐标，并将该层对应的单元类型从所述单元类型优先队列中剔除。

9.根据权利要求1所述的布局方法，其特征在于，所述单元类型优先队列由比较函数获得，代价越高的单元类型获得相对高的优先级，所述比较函数为：

cost＝a×total size+b×ave distance+c×longest_distance，

其中：a、b和c为权重参数，a+b+c＝1；total_size代表属于该类型的所有单元的面积之和；ave_distance代表某一类型的所有单元中离其最近的合法位置的距离的平均值；longest_distance代表某一类型的单元中，离合法位置最远的那个单元到合法位置的距离。

10.根据权利要求1所述的布局方法，其特征在于，所述方法进一步包括小范围扩展，其步骤包括：

将基本逻辑单元划分为一层，根据基本逻辑单元的位置，找到相邻的窗口；

固定其他单元类型的位置，使重叠的基本逻辑单元在所述基本逻辑单元所在位置周围相邻的窗口内扩展。

11.根据权利要求10所述的布局方法，其特征在于，所述小范围扩展的结束条件包括：

同时满足关键路径的slack值和单元之间重叠数量或者单独满足迭代次数。

Images