CN102347729B

CN102347729B - 基片集成波导平衡式三倍频器

Info

Publication number: CN102347729B
Application number: CN201110214809.0A
Authority: CN
Inventors: 杨飞; 于洪喜; 王婷霞; 张波; 王毅; 陈燕; 孙树风
Original assignee: Xian Institute of Space Radio Technology
Current assignee: Xian Institute of Space Radio Technology
Priority date: 2011-07-29
Filing date: 2011-07-29
Publication date: 2014-10-08
Anticipated expiration: 2031-07-29
Also published as: CN102347729A

Abstract

一种基片集成波导(Substrate integrated waveguide，SIW)的平衡式三倍频器结构。在平衡式三倍频器输出端使用SIW桥，并通过选择适当的SIW宽度，使其对基频和二次谐波截止，从而保证基波和二次谐波能量反射回场效应管进行重新利用，不需要附加谐波反射枝节；通过适当调整SIW桥导波长度，使其对基频和二次谐波抑制达到要求，输出端不需要再加谐波抑制滤波器则可满足谐波抑制指标。基于本设计思路的平衡式三倍频器，具有倍频效率高、结构简单、适用高频段使用、工艺要求低的优势。

Description

基片集成波导平衡式三倍频器

技术领域

本发明属于微波通信技术领域，涉及一种基片集成波导(Substrateintegrated waveguide，SIW)的平衡式三倍频器结构。

背景技术

倍频器是用来把基波频率倍频到需要的谐波频率上，使其输出需要的谐波功率的器件。

图1为传统单终端倍频器的拓扑结构，其包括有源器件、匹配和反射枝节。关于场效应管(FET)倍频器设计的重点主要集中在三个方面：其一，有源倍频器件非线性模型的提取；其二，器件本身的状态。即寻找合适的谐波发生状态使有源器件产生最大的所需谐波；其三，电路网络的设计。即设计合适的输入输出网络，使器件产生的所需谐波输出最大，并同时抑制杂波分量。

FET倍频器的理论分析是为了得到栅极直流偏压和基波射频输入电平的一个最佳组合，使得器件在需要的谐波上能产生最大的功率分量。在此基础上，设计适当的输入输出匹配来提取所要的谐波功率，同时抑制基波与不需要的谐波。匹配网络中常能看到并联短截线，用来使器件在空闲频率上短路。这些终端并不对器件本身的变频过程有所贡献，所以可以在假设理想端接的情况下研究器件本身的变频能力。

漏极电流为：

I_d(t)＝I₀+I₁cos(ω₀t)+I₂cos(2ω₀t)+…+I_ncos(nω₀t)

其中，

图2为各次谐波分量值与管子导通角角的对应关系。

其中θ＝2□π(t₀/T)为导通角。由图可知，当θ≈80°时，3次谐波分量最大。

平衡倍频器由桥和一对单终端倍频电路实现。桥-倍频器-桥这样的电路要保障从每个单独的倍频电路出来的信号，在需要的谐波上，在输出端口相位叠加。这种方式能够使输出功率增大3dB，但电路增益不变，这是因为输入也要同样增大3dB。同时，这种电路能够对不需要的谐波进行抑制，从而减少滤波器的使用。

平衡式倍频器的拓扑如图3所示。其包括输入混合桥(输出端相位差a°)，一对单终端倍频电路和输出电桥(输出相位差b°)。

一般来说，相位因数a和b是与桥的特性相关，但其同时包含了倍频器中桥和单终端倍频电路之间的不同路径长度。这些相位因数会对频率产生极大地影响，并且它们在n次谐波的值由a_n和b_n分别确定。

由图3，N次谐波的输出为：Na₁+b_N≈360□j时，信号在输出端线性相加。其中，N是倍频数，j是整数。一个通用的3倍频器(N＝3)结构为90°/90°，即a＝90°，b＝90°。这时，有3a₁+b₃≈360。这时，从理论上讲，N＝1时，有a₁+b₃≈180，所以基次频率的两路信号在输出端口相互抵消，从而能够获得优良的基波抑制。

这种传统的平衡式三倍频器结构需要输出包含以下部分：具有三个倍频程的输出桥(带宽覆盖基频到三倍频)；基波和二次谐波反射枝节；输出端滤波器，保证输出的谐波抑制。但传统的平衡式三倍频器也有其固有的缺点，即；(1)带宽有三个倍频程的桥极难实现，因而上段所述理论极难实现。一般需要应用其它方法来抑制基次谐波和二次谐波；(2)通常使用的并联开路微带线(基波和二次谐波反射枝节)增加了电路复杂度，并且会影响到管子本身匹配特性；(3)另外，需要在输出端加带通滤波器或者高通滤波器，把基频和二次谐波抑制掉，以确保输出的谐波抑制和基波抑制达到要求。这无疑又增加了电路的复杂度和实现的困难度，并且降低了增益和输出功率。

发明内容

本发明的技术解决问题是：克服现有技术的不足，提出了一种易于设计、性能优良的基片集成波导(SIW)平衡式三倍频器。

本发明的技术解决方案是：包括一个输入3dB桥，即桥1，工作在基频频带上；两路对称的倍频电路；一个输出SIW 3dB桥，即桥2，工作在输出三倍频频带上，并具有幅度等分和90°相差特性；所述桥1的输入端口为RF信号输入端，两个输出端口把输入信号进行等分，所述两个输出信号具有90°的相位差；所述桥1的两个输出端口接两路对称的倍频电路，进行倍频；所述两路对称的倍频电路的输出端连接到所述桥2的两个输入耦合端；在所述桥2中，SIW导波的长度和宽度可调；调整桥2的SIW导波宽度，使构成的SIW 3dB桥能够在需要的三倍频带宽上实现幅度等分和90°相差特性，并使桥2对基频和二次谐波具有传输截止特性，把基波和二次谐波能量反射回倍频电路进行重复利用，提高倍频效率；通过调整SIW导波长度，使桥2对基频和二次谐波的抑制特性能达到需要的值，保证倍频器输出端不需要加滤波器而能达到需要的谐波抑制特性。

本发明的原理：

(1)输出使用SIW 3dB桥，在需要的3倍频上，两输出端口具有幅度等分及90°相差特性(工作带宽只包含3倍频则可)。

(2)SIW导波结构应该对基频和二次谐波截止。SIW在截止模式下，其阻抗约为纯虚数，因而对于基频和二次谐波来说，具有全反射的特性。基频和二次谐波被反射回FET进行再次利用，提高倍频效率。相对于的开路反射线来讲，其具有更宽的反射带宽，并能极大的降低电路的复杂度。

(3)SIW导波结构应该对基频和二次谐波截止。SIW在截止模式下，对基频和二次谐波具有指数衰减的特性，因而能极大的改善输出端口的谐波抑制。适当选择SIW桥的长度，可对基频和二次谐波实现需要的抑制，因而输出端口不需要加滤波器。

本发明与现有技术相比的优点在于：

(1)输出使用SIW 3dB桥替代传统的微带桥，相对于传统微带线3dB桥，其本身具有更好的等分及90°相差特性。带宽范围只有在需要的三倍频上则可，对谐波的抑制通过SIW的截止特性实现，这保证了桥的可实现性。

(2)通过对SIW长度进行适当的设计，使其对基频和二次谐波具有足够的截止特性，从而使输出端口的谐波抑制(对基频和二次谐波的抑制)达到需要的值，而不需要再外加滤波器。相对于传统电路，其电路形式更加简单，更易于实现，并具有更大的增益和输出功率。

(3)通过对SIW宽度进行合适的设计，使其对基频和二次谐波截止，从而从微带到SIW的传输中，对基频和二次谐波产生反射，这使得不再需要输出桥具有三个倍频程的带宽，只需要在三倍频带带宽内保持优良的特性则可。并且在FET管的输出端不需要加对基频和二次谐波进行反射的开路微带线，这相比于传统设计思路，即简化了电路，又保证了倍频效率。

附图说明

图1为传统单终端倍频器的拓扑结构；

图2为各次谐波分量值与管子导通角角的对应关系；

图3为平衡式倍频器的拓扑图；

图4为本发明实施例中的输入3dB桥，即桥1的仿真仿型及相关仿真结果，其中(a)为仿真模型，(b)为S参数，(c)为输出端口幅度差，(d)为输出端口相位差；

图5为本发明实施例的倍频电路及其仿真结果，其中(a)倍频电路模型，(b)倍频电路仿真结果；

图6为本发明实施例输出端SIW 90°桥及其仿真结果，(a)仿真模型，(b)为S参数响应，(c)为输出端口幅度差，(d)为输出端口相位差；

图7为本发明SIW平衡式三倍频器结构；

图8为本发明实施例中输出各次谐波功率值；

图9为本发明实施例中增益随输入功率变化图。

具体实施方式

如图7所示，本发明包括一个输入3dB桥，即桥1，工作在基频频带上；两路对称的倍频电路；一个输出SIW 3dB桥，即桥2，工作在输出三倍频频带上，并具有幅度等分和90°相差特性；所述桥1的输入端口为RF信号输入端，两个输出端口把输入信号进行等分，所述两个输出信号具有90°的相位差；所述桥1的两个输出端口接两路对称的倍频电路，进行倍频；所述两路对称的倍频电路的输出端连接到所述桥2的两个输入耦合端；在所述输出SIW 3d B桥中，SIW导波的长度和宽度可调。

选取适当的SIW导波宽度，即要求其构成的SIW 3dB桥能够在需要的3倍频带宽上实现幅度等分和90°相差特性，并使其对基频和二次谐波具有截止特性。SIW在截止模式下，其阻抗约为纯虚数，因而对于基频和二次谐波来说，具有全反射的特性。能把基波和二次谐波反射回FET进行重新利用，以提高倍频效率。选取适当的SIW导波长度，使其对基频和二次谐波的抑制特性能达到需要的值。因SIW导波在截止条件下(对基频和二次谐波)，其对基频和二次谐波的衰减量随着长度的增加按指数增长，这样，通过适当增长SIW导波长度，就能保证倍频器输出端不需要加滤波器而能达到需要的谐波抑制特性。

本发明提供一个Ku频段SIW平衡式三倍频器实例。

基频f₀＝4.2GHz，输出为3f₀＝12.6GHz。设计在陶瓷片上实现。其相对介电常数ε_r＝9.9，h＝1mm，损耗角tanδ＝0.0009。

图4为输入端90°桥的仿真模型及其仿真结果。图4(a)为仿真模型，图4(b)为S参数，图4(c)为输出端口幅度差，图4(d)为输出端口相位差。在4.2GHz±400MHz的频率范围内，其S₁₁≤-22dB，S₄₁≤-22dB，相位不平衡度≤±1°，幅度不平衡度≤±0.4dB。

倍频部分主要包括偏置电路和FET输入输出阻抗的调整。通过偏置电压的调整，使输出3倍频最大。通过调整输入输出阻抗，可以调整3倍频增益和带宽。其电路图如图5(a)所示，图5(b)为倍频电路仿真结果。Vgs和Vds通过四分之一高阻抗线连接。

本发明应用SIW 3dB桥作为输出电桥。通过选取合适的SIW导波宽度，能够保证SIW 3dB桥在3倍频上实现等分和90°相移，而在基波和二次谐波上实现波导截止，从而把基次和二次谐波反射回FET重新利用。这既提高了倍频效率，又实现了对基次和二次谐波的抑制。相对于的并联反射线来讲，能降低电路的复杂度。输出电桥仿真模型如图6(a)所示。图6(b)为S参数响应，图6(c)为输出端口幅度差，图6(d)为输出端口相位差。

把各个模块连接起来，加入匹配和偏置开路线，则可以得到需要的本发明SIW平衡式三倍频器电路图(图7)。输入3dB桥为图4(a)所述结构，中间为两路对称的倍频链路，输出为图6(a)所述的SIW 3dB桥。

本发明中的SIW 3dB桥能够在需要的三倍频带宽上实现幅度等分和90°相差特性(如图6(c)和图6(d)所示)，并使其对基频和二次谐波具有截止特性(如图6(b)所示)，使能量反射回FET管重新利用。并通过调整的SIW导波长度，使其对基频和二次谐波的抑制特性能达到需要的值(图6(b)所示)，保证倍频器输出端不需要加滤波器而能达到需要的谐波抑制特性。

其输出功率如图8所示，此时，输入功率为17d Bm，输出三倍频功率为20.751dBm。增益的变化如图9所示。可见，增益在输入功率为17dBm时最大，约为3.75dBm。至此，应用本发明实现了倍频效率高、电路形式简化、基波和谐波抑制度高的平衡式SIW三倍频器(结构如图7所示)。

本发明未使用基波和二次谐波反射枝节，也未使用输出滤波器，就达到了高倍频效率的目的，并保证了电路的简洁和高集成度。

本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。

Claims

1.基片集成波导平衡式三倍频器，其特征在于：包括一个输入3dB桥，即桥1，工作在基频频带上；两路对称的倍频电路；一个输出SIW 3dB桥，即桥2，工作在输出三倍频频带上，在需要的3倍频上，两输出端口具有幅度等分及90°相差特性，工作带宽只包含3倍频，SIW导波结构对基频和二次谐波截止，SIW在截止模式下，其阻抗约为纯虚数，因而对于基频和二次谐波来说，具有全反射的特性，基频和二次谐波被反射回FET进行再次利用，提高倍频效率；所述桥1的输入端口为RF信号输入端，两个输出端口把输入信号进行等分，两个输出信号具有90°的相位差；所述桥1的两个输出端口接两路对称的倍频电路，进行倍频；所述两路对称的倍频电路的输出端连接到所述桥2的两个输入耦合端；在所述桥2中，SIW 3dB桥相对于传统微带线3dB桥，其本身具有更好的等分及90°相差特性，带宽范围只有在需要的三倍频上；SIW导波的长度和宽度可调，通过对SIW宽度进行合适的设计，使其对基频和二次谐波截止，从而从微带到SIW的传输中，对基频和二次谐波产生反射，把基波和二次谐波能量反射回倍频电路进行重复利用，提高倍频效率；通过调整SIW导波长度，使桥2对基频和二次谐波的抑制特性能达到需要的值，保证倍频器输出端不需要加滤波器而能达到需要的谐波抑制特性。