CN102333222B - 二维离散小波变换电路及应用该电路的图像压缩方法 - Google Patents
二维离散小波变换电路及应用该电路的图像压缩方法 Download PDFInfo
- Publication number
- CN102333222B CN102333222B CN 201110325978 CN201110325978A CN102333222B CN 102333222 B CN102333222 B CN 102333222B CN 201110325978 CN201110325978 CN 201110325978 CN 201110325978 A CN201110325978 A CN 201110325978A CN 102333222 B CN102333222 B CN 102333222B
- Authority
- CN
- China
- Prior art keywords
- circuit
- data
- digital filter
- signal
- wavelet transformation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Abstract
二维离散小波变换电路及应用该电路的图像压缩方法,本发明涉及一种二维离散小波变换电路,本发明还涉及应用该电路的图像压缩方法。以解决进行离散小波变换这一环节时,现有的VLSI架构行变换和列变换都是分离的,需要进行大量的中间数据的存储和满足复杂的时序要求,造成VLSI内部结构复杂,硬件利用率低的问题。用于图像压缩。离散小波变换电路中采用四个数字滤波器同时对图像中的像素进行行扫描滤波和列扫描滤波,改变了传统技术的需要先进行行扫描变换,再进行列扫描变换方式所带来的大量的中间数据的存储和满足复杂的时序要求。图像压缩方法采用了本发明的二维离散小波变换电路,有效消除了方块效应,提高数字图像压缩处理效率和速度。
Description
技术领域
本发明涉及一种二维离散小波变换电路,本发明还涉及应用该电路的图像压缩方法。
背景技术
随着航空航天技术、数字视频和多媒体技术的发展,人们对数字图像压缩处理的要求越来越高。传统数字图象压缩是在PC机或DSP芯片上利用软件通过离散余弦变换(DCT)实现的,由于程序的顺序执行,这种方式不能获得较高的处理速度,另外通过离散余弦变换(DCT)完成的图像处理由于分析窗口不具自适应能力,不可避免的存在方块效应。
近年来兴起的通过硬件电路进行离散小波变换(DWT)方式实现的数字图象压缩处理,具有较好的综合性能。但在进行离散小波变换这一关键环节时,现有的超大规模体积电路(VLSI)架构行变换和列变换都是分离的,在完成行变换后进行数据转置后再进行列变换。由于要进行大量的中间数据的存储、满足复杂的时序要求,这种方式内部结构复杂,硬件利用率低,关键路径延时较长,在完成多级变换时需要占用大容量的片外或片内存储器,不利于降低芯片面积和功耗。
发明内容
本发明的目的是提供一种二维离散小波变换电路,以解决进行离散小波变换这一环节时,现有的VLSI架构行变换和列变换都是分离的,需要进行大量的中间数据的存储和满足复杂的时序要求,造成VLSI内部结构复杂,硬件利用率低的问题。
它包括SRAM控制信号发生模块U1、数据重排模块U2、小波变换模块U3、控制模块U4、显示控制模块U5、状态监测模块U6、数据文件存储器U7、总线宽度转换模块U8,数据重排模块U2包括先入先出存储器1和D触发器阵列2,状态监测模块U6由数据流监测电路3和状态信号产生电路4组成,控制模块U4由读写地址控制电路5、状态控制电路6、阶数变换控制电路7和缓冲电路8组成,小波变换模块U3由LL数字滤波器9、LH数字滤波器10、HL数字滤波器11、HH数字滤波器12和数字选择及合并电路13组成;数据文件存储器U7的数据信号输出端连接总线宽度转换单元U8的一个数据输入端,对应的总线宽度转换单元U8的数据输出端连接先入先出存储器1的数据输入端,先入先出存储器1的控制信号输入端连接状态控制电路6的控制信号输出端上,先入先出存储器1的数据输出端连接D触发器阵列2的数据输入端,D触发器阵列2的一个数据输出端连接数据流监测电路3的一个信号输入端,D触发器阵列2的另一个数据输出端连接LL数字滤波器9、LH数字滤波器10、HL数字滤波器11和HH数字滤波器12的数据输入端,LL数字滤波器9、LH数字滤波器10、HL数字滤波器11和HH数字滤波器12的数据输出端分别连接在数字选择且合并电路13的一个输入端上,数字选择且合并电路13的输出端分别连接数据流监测电路3的另一个信号输入端和缓冲电路8的一个信号输入端,数据流监测电路3的信号输出端连接状态信号产生电路4的信号输入端,状态信号产生电路4的信号输出端连接缓冲电路8的另一个信号输入端以控制状态,缓冲电路8的三个信号输出端分别连接读写地址控制电路5、状态控制电路6和变换阶数控制电路7的信号输入端,读写地址控制电路5、状态控制电路6和变换阶数控制电路7的输出端分别连接到SRAM控制信号发生单元U1的三个信号输入端,以传递小波变换后的数据流,SRAM控制信号发生单元U1的数据输出端连接数据文件存储器U7的数据输入端。
本发明还提供应用该电路的图像压缩方法,它包括下述步骤:一、数据预处理:将图像设置于小波变换窗口滤波器的扫描区域内作为压缩对象;
二、二维离散小波变换:采用5*5的小波变换窗口滤波器在水平方向上从左到右依次扫描运动,到达图像右端边缘位置后小波变换窗口滤波器在竖直方向上降低一个像素单元的位置,接着再从左到右依次扫描,这种“Z”字形运动直到完成整幅图像的扫描,在上述“Z”字形扫描过程中,小波变换窗口滤波器每次在相应的位置应用小波变换公式,对小波变换窗口滤波器所框定的图像的源信号进行了四次的高通和低通滤波,这四次滤波分别产生水平方向低通滤波与竖直方向低通滤波的组合系数LL、水平方向低通滤波与竖直方向高通滤波的组合系数LH、水平方向高通滤波与竖直方向低通滤波的组合系数HL、水平方向高通滤波与竖直方向低通滤波的组合系数HH,所获得的LL、LH、HL和HH包含了不同图像信息的图像成分;
三、对所获得的LL、LH、HL和HH进行量化的操作,减小LL、LH、HL和HH的数据长度;
四、对步骤三量化处理后的LL、LH、HL和HH进行数据选择、合并的编码,输出得到压缩后的图像。
本发明解决了传统数字图像压缩处理方法存在的处理速度慢和具有方块效应的问题,采用硬件电路完成小波变换处理,有效消除数字图象处理过程中产生的方块效应,提高数据处理速度,并降低开发难度和成本。解决了现有VLSI架构存在的结构复杂、硬件利用率低等方面的不足,本设计中改变进行离散小波变换电路的设计思路,通过数学推导的方法,获得矩阵形式的变换公式,设计窗口滤波器形式的小波变换电路,同步完成水平、竖直方向的处理,实现二维变换,不必进行数据转置,进行大量中间数据的存储,从而简化了芯片整体内部结构、有效降低芯片面积和功耗。另外,通过对片外存储器进行分时读写操作,减少对片外存储器容量和数量的要求。本发明有效消除方块效应,提高数字图像压缩处理效率和速度,并显著简化了数据处理过程和原本复杂的电路控制方式,减少了对片外存储器容量和数量的要求。
本发明的优点主要体现在对数字图像压缩过程中,进行多级二维小波变换这一步骤。采用现有的VLSI架构进行数字图像压缩处理时,为完成二维小波变换,需要首先进行行变换,当产生足够的结果数据时,完成数据转置,再进行列变换。这需要进行十分复杂的结构和时序设计,并进行大量中间数据的存储,不可避免地增加了面积和功耗。另外由于对数据的操作大多需要不少于两块片外存储器才能完成,增加了对片外资源的要求。这些问题对于进行低功耗、小体积的数字图像设备的设计是不利的。
本发明的小波变换模块应用在压缩方法中后硬件利用率接近100%,在纯计算逻辑下二维小波变换时钟频率能达到157.78MHz。系统综合后,对一幅像素为512*512的图像完成处理,一次变换和三次变换时钟频率分别达到92.58MHz和85.76MHz;占用逻辑单元数量分别为2341和2543;占用存储器容量为2N。
附图说明
图1是本发明压缩方法的过程示意图,图2为本发明二维离散小波变换电路的结构示意图。图3为二维离散小波变换电路芯片的整体工作时序图,图4是二维离散小波变换过程中把图像的像素矩阵进行数据重排的电路结构示意图;图5是二维离散小波中窗口滤波器工作示意图;图6是实施方式四中窗口滤波器的参数矩阵。
具体实施方式
具体实施方式一:下面结合图2和图4具体说明本实施方式。本实施方式的二维离散小波变换电路包括SRAM控制信号发生模块U1、数据重排模块U2、小波变换模块U3、控制模块U4、显示控制模块U5、状态监测模块U6、数据文件存储器U7、总线宽度转换模块U8,数据重排模块U2包括先入先出存储器1和D触发器阵列2,状态监测模块U6由数据流监测电路3和状态信号产生电路4组成,控制模块U4由读写地址控制电路5、状态控制电路6、阶数变换控制电路7和缓冲电路8组成,小波变换模块U3由LL数字滤波器9、LH数字滤波器10、HL数字滤波器11、HH数字滤波器12和数字选择及合并电路13组成;数据文件存储器U7的数据信号输出端连接总线宽度转换单元U8的一个数据输入端,对应的总线宽度转换单元U8的数据输出端连接先入先出存储器1的数据输入端,先入先出存储器1的控制信号输入端连接状态控制电路6的控制信号输出端上,先入先出存储器1的数据输出端连接D触发器阵列2的数据输入端,D触发器阵列2的一个数据输出端连接数据流监测电路3的一个信号输入端,D触发器阵列2的另一个数据输出端连接LL数字滤波器9、LH数字滤波器10、HL数字滤波器11和HH数字滤波器12的数据输入端,LL数字滤波器9、LH数字滤波器10、HL数字滤波器11和HH数字滤波器12的数据输出端分别连接在数字选择且合并电路13的一个输入端上,数字选择且合并电路13的输出端分别连接数据流监测电路3的另一个信号输入端和缓冲电路8的一个信号输入端,数据流监测电路3的信号输出端连接状态信号产生电路4的信号输入端,状态信号产生电路4的信号输出端连接缓冲电路8的另一个信号输入端以控制状态,缓冲电路8的三个信号输出端分别连接读写地址控制电路5、状态控制电路6和变换阶数控制电路7的信号输入端,读写地址控制电路5、状态控制电路6和变换阶数控制电路7的输出端分别连接到SRAM控制信号发生单元U1的三个信号输入端,以传递小波变换后的数据流,SRAM控制信号发生单元U1的数据输出端连接数据文件存储器U7的数据输入端。
具体实施方式二:下面结合图2具体说明本实施方式。本实施方式与实施方式一的不同之处是它还包括显示屏14和显示屏同步信号处理电路15,显示屏同步信号处理电路15的信号输入端连接数字选择且合并电路13的另外一个数据输出端,数字选择且合并电路13的数据输出端连接显示屏14的数据输入端。如此设置,能够对离散小波变换后的数据进行显示。
具体实施方式三:下面结合图1具体说明本实施方式。本实施方式图像压缩方法,它包括下述步骤:一、数据预处理:将图像设置于小波变换窗口滤波器的扫描区域内作为压缩对象;如果图像的数据量比较大,将小波变换窗口滤波器的扫描区域划分为大小相等的若干区域,对每一区域独立进行压缩处理,以降低压缩过程所需的内存资源。如果内存足够,也可以不划分区域进行压缩。
还可以对压缩对象的采样样本进行降低量级的处理。降低量级是将采样精度为P的无符号整数减去2p-1使原来范围为[0,2p]的样本移位到[-2p-1,2p-1]这个关于F对称的范围内,这一步在简化对数值溢出等问题处理的同时不会影响编码的效率。
二、二维离散小波变换:采用5*5的小波变换窗口滤波器在水平方向上从左到右依次扫描运动,到达图像右端边缘位置后小波变换窗口滤波器在竖直方向上降低一个像素单元的位置,接着再从左到右依次扫描,这种“Z”字形运动直到完成整幅图像的扫描,在上述“Z”字形扫描过程中,小波变换窗口滤波器每次在相应的位置应用小波变换公式,对小波变换窗口滤波器所框定的图像的源信号进行了四次的高通和低通滤波,这四次滤波分别产生水平方向低通滤波与竖直方向低通滤波的组合系数LL、水平方向低通滤波与竖直方向高通滤波的组合系数LH、水平方向高通滤波与竖直方向低通滤波的组合系数HL、水平方向高通滤波与竖直方向低通滤波的组合系数HH,所获得的LL、LH、HL和HH包含了不同图像信息的图像成分;目的是进一步降低数据之间的相关性,尽可能的将信息集中到少量的系数上去。
三、对所获得的LL、LH、HL和HH进行量化的操作,减小LL、LH、HL和HH的数据长度;
四、对步骤三量化处理后的LL、LH、HL和HH进行数据选择、合并的编码,输出得到压缩后的图像。
此步骤可以采用优化截断的嵌入式分块编码器(EBCOT),所述嵌入式分块编码器将等待编码的经过小波变换后的比特流按重要性的不同进行排序,提供多个满足不同目标码率或失真度的截断点,使得解码器方能根据目标码率或失真度的要求,在某一截断点结束解码,以提供相应质量的图像。
具体实施方式四:下面结合图3、4、5具体说明本实施方式。图3是芯片工作时序图,图4为数据重排过程示意图,图5为窗口滤波器工作过程示意图,图6是完成Le Gall5/3小波变换窗口滤波器参数。下面以Le Gall5/3小波变换过程详细说明图像数据的原理和处理过程。
1)图像数据读取
系统复位后,开始读取存储在片外存储器中的位图图像(BMP格式)数据。根据数字图像在存储器中的排列特点,计算得出存储器读地址的复位值,地址变量减计数。除图像文件状态信息,直接按照从左到右、自上而下的顺序读取像素数据,并将宽度为16位的总线上获得的数据进行拆分,得到图像为宽度为8位的256色灰度图像数据。
2)数据重排
为实现一个5*5的窗口数据选择器,首先将串行输入的图像数据通过一组相互串联的FIFO,FIFO深度与图像每行所含像素数相同,实现图像中相邻5行数据的并行输出。再将5行数据通过一个5*5的D触发器阵列,最终形成一个5*5的正方形数据选择窗口。25个数据同步并行输出,参与下一步的运算。
3)小波变换处理
引入基于提升算法的Le Gall 5/3小波变换公式:
dk=p2k+1-(p2k+p2k+2)/2
sk=p2k+(dk+dk-1+2)/4
式中Pk——原图像素数据;(k=1、2、3…n)
dk——变换结果高频成分;
sk——变换结果低频成分。
将此公式应用水平、竖直两个方向,进行二维变换的数学推导,得出窗口滤波器形式的运算方法,以两次低通滤波的结果为例:
p′33=(p11-2p12+6p13-2p14+p15-2p21+4p22+12p23+4p24-2p25-6p31+12p32
式中Pi,j——原图像中第i行,第j列的数据。
p′ij是处理后图像中第i行、第j列数据,i取1到5之间的数值,j取1到5之间的数值。
进一步推导获得四个窗口滤波器参数如图4所示。
这四个窗口滤波器将按照从左到右自上而下的顺序对整幅图像进行处理完成二维小波变换,获得四种不同类型的结果数据。
4)数据选择、写地址生成
步骤3)中产生的结果数据包含冗余信息,应进行数据的选择输出,舍弃无效数据,提取有效数据。具体过程如图3所示。另外为方便存储,还应将两种不同类型的宽度为8位的数据集进行合并,得到16位宽度的结果。最后,根据计算生成存储器写地址,将结果数据写回到存储器中。
3、量化
小波变换之后,所有的小波系数用统一的标量进行量化。量化方法如下,b子带的量化值可以用下面的公式(1)进行量化。
输出值
其中ab(u,v)表示小波变换系数,Δb表示量化步长。
4、优化截断的嵌入式分块编码(EBCOT)
本设计中,嵌入式分块编码了采用通用方式完成。
每个编码块独立使用熵编码。这个编码是基于上下文、二进制、位平面算术编码来实现的。将量化后的编码块看作有符号整数矩阵,则来自每个系数的一位组成的一系列二进制矩阵。第一个这样的矩阵包含了所有数的MSB(最高位)。第二个矩阵则包含所有数的下一个MSB,如此类推直到最后的矩阵包含了所有数的最低位。这些二进制矩阵为位平面。
从第一个位平面开始至少有一个单独的1,每个位平面编码成3个通道(子位平面)。在一个新的位平面中的第一个通道称为重要性传播通道(significance propagationpass)。某一位在这通道编码表示它的位置不重要,但它的8个相邻位中至少有一个是重要的。且这个位的值位1。第二个通道是幅度精练通道(magnitude refinement pass)。在以前的位平面中位置变得重要的位将被编码。第三也是最后的通道称为清理通道(clean-up pass)。这个通道编码前两个通道没有编码的位。编码块中的每个位平面以一种特殊的方式进行扫描,从左侧最上面的系数开始,每四个系数作为一列,直到扫遍编码块中的所有系数为止。
上下文形成:扫描顺序,样本的每四行作为一个条纹(stripe),在位平面域中的扫描顺序是条纹到条纹,在条纹内则是一列列的扫描。编码块中的每一个系数有一个称为重要性状态的二进制状态变量,重要性状态被初始化为0,表示当前系数是不重要的,在编码过程中重要性状态可能变为1,表示当前系数是重要的。对于一个给定的当前系数,上下文矢量是一个含有8邻域系数重要性状态信息的二进制矢量。
Claims (5)
1.二维离散小波变换电路,其特征在于它包括SRAM控制信号发生模块(U1)、数据重排模块(U2)、小波变换模块(U3)、控制模块(U4)、显示控制模块(U5)、状态监测模块(U6)、数据文件存储器(U7)、总线宽度转换模块(U8),数据重排模块(U2)包括先入先出存储器(1)和D触发器阵列(2),状态监测模块(U6)由数据流监测电路(3)和状态信号产生电路(4)组成,控制模块(U4)由读写地址控制电路(5)、状态控制电路(6)、阶数变换控制电路(7)和缓冲电路(8)组成,小波变换模块(U3)由LL数字滤波器(9)、LH数字滤波器(10)、HL数字滤波器(11)、HH数字滤波器(12)和数字选择及合并电路(13)组成;数据文件存储器(U7)的数据信号输出端连接总线宽度转换单元(U8)的一个数据输入端,对应的总线宽度转换单元(U8)的数据输出端连接先入先出存储器(1)的数据输入端,先入先出存储器(1)的控制信号输入端连接状态控制电路(6)的控制信号输出端上,先入先出存储器(1)的数据输出端连接D触发器阵列(2)的数据输入端,D触发器阵列(2)的一个数据输出端连接数据流监测电路(3)的一个信号输入端,D触发器阵列(2)的另一个数据输出端连接LL数字滤波器(9)、LH数字滤波器(10)、HL数字滤波器(11)和HH数字滤波器(12)的数据输入端,LL数字滤波器(9)、LH数字滤波器(10)、HL数字滤波器(11)和HH数字滤波器(12)的数据输出端分别连接在数字选择且合并电路(13)的一个输入端上,数字选择且合并电路(13)的输出端分别连接数据流监测电路(3)的另一个信号输入端和缓冲电路(8)的一个信号输入端,数据流监测电路(3)的信号输出端连接状态信号产生电路(4)的信号输入端,状态信号产生电路(4)的信号输出端连接缓冲电路(8)的另一个信号输入端以控制状态,缓冲电路(8)的三个信号输出端分别连接读写地址控制电路(5)、状态控制电路(6)和变换阶数控制电路(7)的信号输入端,读写地址控制电路(5)、状态控制电路(6)和变换阶数控制电路(7)的输出端分别连接到SRAM控制信号发生单元(U1)的三个信号输入端,以传递小波变换后的数据流,SRAM控制信号发生单元(U1)的数据输出端连接数据文件存储器(U7)的数据输入端。
2.根据权利要求1所述的二维离散小波变换电路,其特征在于显示控制模块(U5)包括显示屏(14)和显示屏同步信号处理电路(15),显示屏同步信号处理电路(15)的信号输入端连接数字选择且合并电路(13)的另外一个数据输出端,数字选择且合并电路(13)的数据输出端经显示屏同步信号处理电路(15)连接显示屏(14)的数据输入端。
3.二维离散小波变换电路的图像压缩方法,其特征在于它包括下述步骤:一、数据预处理:将图像设置于小波变换窗口滤波器的扫描区域内作为压缩对象;
二、二维离散小波变换:采用5*5的小波变换窗口滤波器在水平方向上从左到右依次扫描运动,到达图像右端边缘位置后小波变换窗口滤波器在竖直方向上降低一个像素单元的位置,接着再从左到右依次扫描,这种“Z”字形运动直到完成整幅图像的扫描,在上述“Z”字形扫描过程中,小波变换窗口滤波器每次在相应的位置应用小波变换公式,对小波变换窗口滤波器所框定的图像的源信号进行了四次的高通和低通滤波,这四次滤波分别产生水平方向低通滤波与竖直方向低通滤波的组合系数LL、水平方向低通滤波与竖直方向高通滤波的组合系数LH、水平方向高通滤波与竖直方向低通滤波的组合系数HL、水平方向高通滤波与竖直方向低通滤波的组合系数HH,所获得的LL、LH、HL和HH包含了不同图像信息的图像成分;
三、对所获得的LL、LH、HL和HH进行量化的操作,减小LL、LH、HL和HH的数据长度;
四、对步骤三量化处理后的LL、LH、HL和HH进行数据选择、合并的编码,输出得到压缩后的图像。
4.根据权利要求3所述的图像压缩方法,其特征在于将小波变换窗口滤波器的扫描区域划分为大小相等的若干区域,对每一区域独立进行压缩处理。
5.根据权利要求3或4所述的图像压缩方法,其特征在于步骤一中对压缩对象的采样样本进行降低量级的处理;所述降低量级是将采样精度为P的无符号整数减去2p-1使原来范围为[0,2p]的样本移位到[-2p-1,2p-1]这个关于F对称的范围内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110325978 CN102333222B (zh) | 2011-10-24 | 2011-10-24 | 二维离散小波变换电路及应用该电路的图像压缩方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110325978 CN102333222B (zh) | 2011-10-24 | 2011-10-24 | 二维离散小波变换电路及应用该电路的图像压缩方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102333222A CN102333222A (zh) | 2012-01-25 |
CN102333222B true CN102333222B (zh) | 2013-06-05 |
Family
ID=45484807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201110325978 Expired - Fee Related CN102333222B (zh) | 2011-10-24 | 2011-10-24 | 二维离散小波变换电路及应用该电路的图像压缩方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102333222B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105704499B (zh) * | 2016-01-25 | 2018-10-19 | 西北工业大学 | 一种基于ChaCha20和CCSDS的选择性卫星图像压缩加密方法 |
CN110351559B (zh) * | 2018-04-04 | 2022-01-28 | 阿里健康信息技术有限公司 | 一种图像编码方法及装置 |
WO2021035715A1 (zh) * | 2019-08-30 | 2021-03-04 | 深圳市大疆创新科技有限公司 | 数据处理方法和装置 |
CN113343610B (zh) * | 2021-07-13 | 2022-05-17 | 天津大学 | 一种消除转置存储器的二维离散小波变换vlsi设计方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6587589B1 (en) * | 2000-02-28 | 2003-07-01 | National Science Council | Architecture for performing two-dimensional discrete wavelet transform |
CN1589021A (zh) * | 2004-09-28 | 2005-03-02 | 华中科技大学 | 一种并行二维离散小波变换电路 |
JP2005092507A (ja) * | 2003-09-17 | 2005-04-07 | Fujitsu Ltd | 離散ウエーブレット変換装置及びその逆変換装置 |
CN1717049A (zh) * | 2005-06-29 | 2006-01-04 | 西安电子科技大学 | 基于行的小波变换的vlsi结构 |
CN101316364A (zh) * | 2008-07-15 | 2008-12-03 | 南京信息工程大学 | 图像压缩系统 |
CN101534439A (zh) * | 2008-03-13 | 2009-09-16 | 中国科学院声学研究所 | 一种低功耗并行的小波变换的vlsi结构 |
CN101697486A (zh) * | 2009-09-27 | 2010-04-21 | 华中科技大学 | 一种二维小波变换集成电路结构 |
-
2011
- 2011-10-24 CN CN 201110325978 patent/CN102333222B/zh not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6587589B1 (en) * | 2000-02-28 | 2003-07-01 | National Science Council | Architecture for performing two-dimensional discrete wavelet transform |
JP2005092507A (ja) * | 2003-09-17 | 2005-04-07 | Fujitsu Ltd | 離散ウエーブレット変換装置及びその逆変換装置 |
CN1589021A (zh) * | 2004-09-28 | 2005-03-02 | 华中科技大学 | 一种并行二维离散小波变换电路 |
CN1717049A (zh) * | 2005-06-29 | 2006-01-04 | 西安电子科技大学 | 基于行的小波变换的vlsi结构 |
CN101534439A (zh) * | 2008-03-13 | 2009-09-16 | 中国科学院声学研究所 | 一种低功耗并行的小波变换的vlsi结构 |
CN101316364A (zh) * | 2008-07-15 | 2008-12-03 | 南京信息工程大学 | 图像压缩系统 |
CN101697486A (zh) * | 2009-09-27 | 2010-04-21 | 华中科技大学 | 一种二维小波变换集成电路结构 |
Non-Patent Citations (2)
Title |
---|
一种低存储高速并行小波变换算法的FPGA实现;孙超 杨春玲;《电子技术应用》;20090930(第9期);全文 * |
孙超 杨春玲.一种低存储高速并行小波变换算法的FPGA实现.《电子技术应用》.2009,(第9期),全文. |
Also Published As
Publication number | Publication date |
---|---|
CN102333222A (zh) | 2012-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104919798B (zh) | 量化矩阵编码的方法和装置 | |
Martina et al. | Multiplierless, folded 9/7–5/3 wavelet VLSI architecture | |
CN108293138A (zh) | 使用小波和AVC、修改的AVC、VPx、修改的VPx或修改的HEVC编码的有效和可缩放帧内视频/图像编码 | |
CN102186076B (zh) | 一种实时码率预分配的图像压缩方法及图像压缩装置 | |
CN102333222B (zh) | 二维离散小波变换电路及应用该电路的图像压缩方法 | |
CN102833546B (zh) | 基于小波子带交织最优量化的高速图像压缩方法及装置 | |
CN101404772A (zh) | 基于小波变换的vlsi图像压缩编码器 | |
CN105847800A (zh) | 基于全相位离散正弦双正交变换的图像压缩方法及系统 | |
Descampe et al. | A flexible hardware JPEG 2000 decoder for digital cinema | |
Son et al. | Low complexity embedded compression algorithm for reduction of memory size and bandwidth requirements in the JPEG2000 encoder | |
CN101083769B (zh) | 处理n比特视频数据的编/解码器和编/解码方法 | |
CN101192303A (zh) | 适用于Jpeg2000标准的高速比特平面解码方法及电路 | |
CN109168005A (zh) | 一种提高存储效率的二维离散小波变换结构设计方法 | |
CN102223534B (zh) | 用于图像压缩的全并行位平面编码方法 | |
Shah et al. | VLSI-oriented lossy image compression approach using DA-based 2D-discrete wavelet. | |
Yang et al. | A block-based architecture for lifting scheme discrete wavelet transform | |
WO2013011355A1 (en) | Method and apparatus for encoding an image | |
Gao et al. | Volumetric end-to-end optimized compression for brain images | |
Bhanu et al. | A detailed survey on VLSI architectures for lifting based DWT for efficient hardware implementation | |
CN1588451A (zh) | 一种实现直接二维离散小波变换的电路 | |
Wu et al. | Analysis and architecture design for high performance JPEG2000 coprocessor | |
CN105635731A (zh) | 高效视频编码的帧内预测参考点预处理方法 | |
CN102281437A (zh) | 用于图像压缩的提升结构二维离散小波变换交织扫描方法 | |
CN1317897C (zh) | 一种并行二维离散小波变换电路 | |
CN110365990A (zh) | 一种窄带准无损视频编码系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130605 Termination date: 20131024 |