CN102314581B - 使用间接存储器指针的rfid访问方法 - Google Patents

使用间接存储器指针的rfid访问方法 Download PDF

Info

Publication number
CN102314581B
CN102314581B CN201110194799.9A CN201110194799A CN102314581B CN 102314581 B CN102314581 B CN 102314581B CN 201110194799 A CN201110194799 A CN 201110194799A CN 102314581 B CN102314581 B CN 102314581B
Authority
CN
China
Prior art keywords
rfid
memory
address
data
memorizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110194799.9A
Other languages
English (en)
Other versions
CN102314581A (zh
Inventor
马克·R·惠特克
丹尼·李·西克里斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RECHUANG INTERNAT Inc
Original Assignee
RECHUANG INTERNAT Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/833,845 external-priority patent/US8957763B2/en
Application filed by RECHUANG INTERNAT Inc filed Critical RECHUANG INTERNAT Inc
Publication of CN102314581A publication Critical patent/CN102314581A/zh
Application granted granted Critical
Publication of CN102314581B publication Critical patent/CN102314581B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/18Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Storage Device Security (AREA)

Abstract

本发明提供了使用间接存储器指针的RFID访问方法,包括:在存储器中固定的可读/写存储器位置处定位存储器指针;确定谱系缓冲器的范围;将存储器指针初始化为该范围中的最小值;提供第二存储器位置,其作为用于间接写入的触发地址;以及通过将写入数据引导至触发地址来在谱系缓冲器中的下一位置写入,该写入数据随后自动地写入存储器指针所指向的位置处。

Description

使用间接存储器指针的RFID访问方法
相关专利申请的交叉引用
本发明涉及下列美国专利申请:标题为“INTERRUPT GENERATION ANDACKNOWLEDGMENT FOR RFID”的序列号[RAM 604]、标题为“LOW POWER,LOW PIN COUNTINTERFACE FOR AN RFID TRANSPONDER”的序列号[RAM 601]和标题为“FAST BLOCK WRITEUSING AN INDIRECT MEMORY POINTER”的序列号[RAM 602],在此通过引用并入上述专利申请的全部公开内容。
技术领域
本发明总的来说涉及射频识别(RFID)系统领域。具体而言,本发明部分地涉及合并了FRAM存储器的RFID应答器。本发明还涉及在RFID应用之内或之外都具有实用性的一种改进的串行接口。
背景技术
如本领域已知的那样,基本的RFID系统包括三个部件:天线或线圈;具有解码器的收发器(即,RFID阅读器);以及用唯一信息编程的应答器(即,RFID标签)。
将RFID标签分类为有源的或无源的。有源RFID标签由内部电池供电,并通常可对其进行读取/写入,即,标签数据可被重新写入和/或修改。无源RFID标签在没有单独的外部电源的情况下工作,并获取从阅读器产生的操作功率。
图1示出了典型的无源RFID标签的示例。标签100包括耦接至模拟前端电路104的天线102,模拟前端电路104通过接收(RX)和发送(TX)路径与数字和存储器电路106进行通信。大多数无源RFID标签如今都使用某种诸如闪存之类的电可擦除可编程只读存储器(EEPROM)。
尽管EEPROM存储器已经供无源RFID标签应用所使用至今,对于出入RFID的更大数据吞吐量的需求还在增加。例如,在工厂环境中和在高速公路收费中可以看到这种需求。基于EEPROM的无源RFID标签较慢并且不适合较高吞吐量的应用。可替换地,存在诸如FRAM(铁电随机存取存储器)存储器之类的更快的存储器技术,其理想地适合于这些新的较高速度的RFID应用。然而,与RFID的传送数据输入和输出有关的整个协议通常来说是与EEPROM有关的。为了利用可替换的存储器技术(诸如FRAM存储器),期望对现存的数据协议进行扩展,为操作合并了FRAM存储器的无源RFID标签进行优化。
EPC全球第二代(EPC Global Generation 2)标准包括公布的对存储器进行块写入(Block Write)的方法。考虑诸如FRAM存储器之类的较快存储器技术的能力时,该方法是无效的。
发明内容
因此,本发明致力于使用间接存储器指针的RFID存储器访问方法,该方法基本上消除了由相关技术的局限和缺点所引起的一个或多个问题。
根据本发明,一种在RFID应用中操作存储器的方法,包括:在存储器中固定的可读/写存储器位置处定位存储器指针;确定谱系(pedigree)缓冲器的范围;将存储器指针初始化为该范围中的最小值;提供第二存储器位置,其作为用于间接写入的触发地址;以及通过将写入数据引导至触发地址来在谱系缓冲器中的下一位置写入,该写入数据随后自动地写入存储器指针所指向的位置处。
应当理解,前述一般性说明和后面的详细说明都是示例性和说明性的,并且都是为了提供对所要求保护的本发明的进一步说明。
附图说明
包括附图以提供对于本发明的进一步理解,并且附图并入本说明书且组成说明书的一部分,附图示出了本发明的实施例并且与说明书一起用于解释本发明的原理。
在附图中:
图1是现有技术的基于EEPROM的无源RFID标签的框图;
图2是根据本发明的基于FRAM存储器的无源RFID标签的框图;
图3是基于嵌入式FRAM存储器的RFID应用的框图;
图4是图2和图3所示的基于FRAM的RFID电路的数字部分的更详细的框图;
图5是图2和图3所示的基于FRAM的RFID电路的串行接口的更详细的框图;
图6至图10是与图5所示的串行接口电路相关的时序图;
图11是与图2和图3所示的基于FRAM的RFID电路的数字部分相关的存储器指针电路的框图;
图12是与图11的存储器指针电路相关的存储器内容的一部分;
图13是用于对存储器进行读取和写入数据的现有技术的流程图;
图14是用于对存储器进行读取和写入数据的另一项现有技术的流程图;
图15是根据本发明的使用图11的存储器指针电路来对存储器进行读取和写入数据的技术的流程图;
图16是根据现有技术的EPC全球块写入命令数据结构;
图17A和图17B合起来表示现有技术方法的用于执行块写入命令的流程图;
图18A和图18B合起来表示根据本发明的用于执行块写入命令的方法的流程图;
图19是根据本发明的表示与图2和图3的电路有关的数字电路的一部分的可替换框图,其包括中断管理块;以及
图20A和图20B合起来表示根据本发明的用于执行与图19的中断管理块相关的中断方法的流程图。
具体实施方式
现在参考图2,根据本发明的无源RFID标签200包括天线202、模拟前端204和数字部分206,数字部分206包括数字控制电路和FRAM存储器,并且使用RX和TX路径与模拟前端204进行通信。另外,RFID标签200包括耦接至引脚210的串行接口总线208。图2示出了四位宽的总线208。通常在一个或多个集成电路上集成RFID电路的模拟部分204和数字部分206。在图2所示的一般/普通的无源标签实现中,通常不存在串行接口并且不使用引脚210。
现在参考图3,根据本发明的嵌入式RFID应用300包括RFID集成电路314,RFID集成电路314包含了模拟前端304以及数字和FRAM存储器部分306。实际上,在RFID集成电路314中可以包括也可以不包括天线302。在图3中注意到,显示出与数字部分316的串行接口相关的四个引脚310。这四个引脚310是片选引脚、时钟引脚、数据1引脚和数据2引脚,随后对其详细描述。串行接口通常耦接至微处理器312,微处理器312与关联于RFID应用300的各种控制输入进行通信。典型的应用300可以是计量应用或用于工厂的控制应用。典型的嵌入式应用中的RFID集成电路314随时会被手持阅读器(未在图3中示出)询问。
现在参考图4,更加详细地示出了图2和图3的电路的数字部分。数字部分406包括参照图2和图3的RX和TX路径。RX和TX路径与状态机420进行通信,状态机420与FRAM存储器块422双向通信。仲裁逻辑块424与FRAM存储器422相关,并且被用于对串行接口426进行双向控制。进而,串行接口426通过四位总线耦接至外部引脚410。
现在参考图5,示出了图4的串行接口426的进一步细节。如本领域已知的那样,传统的SPI接口具有四个引脚:选择、时钟、数据输入和数据输出。为了传递(输入或输出)一个字节的数据,除了单个数据线上的数据相关的转变以外,还需要八个时钟周期。图5所示的串行接口500看起来类似于SPI接口,但是有两点重要改进。第一,两个数据端口都用作双向对。第二,时钟的两个边沿都用于移位或传递数据。通过这两点改进,只使用一对时钟周期来传递一个字节的数据。这样,用于数据转变的功率是恒定的,但是用于时钟转变的功率被减少为四分之一。可选地,可以仅使用时钟的单个边沿,而不是两个边沿。虽然与根据本发明的双边沿解决方案相比这需要更大的功率,但与传统SPI接口进行比较时,单边沿解决方案仍旧节省了功率。因此,图5所示的串行接口500是(也仅是)用于改进基于FRAM存储器的无源RFID标签或电路中的吞吐量的特征之一,尽管在非RFID应用中串行接口500也具有实用性。具体地,在保留相同的引脚数的情况下,与传统SPI接口相比,串行接口500使得传送数据字所需的时钟转变的数量最小化。
在图5中,串行接口500包括选择引脚、时钟引脚、双向数据_1引脚、以及双向数据_0引脚。选择引脚耦接到在传统逻辑电路中实现的操作码解释器和状态机504。状态机504与数据输出寄存器502和数据输入寄存器506进行双向通信。数据输出寄存器502通过分支为两个8位总线的一个16位总线耦接到移位寄存器508A和508C。类似地,数据输入寄存器506通过分支为两个8位总线的一个16位总线耦接到移位寄存器508B和508D。移位寄存器508A将数据加载到数据_1引脚上,移位寄存器508B从数据_1引脚接收数据,移位寄存器508C将数据加载到数据_0引脚上,以及移位寄存器508D从数据_0引脚接收数据。移位寄存器508A至508D通过反相器510和512由交替时钟周期操作。关于图6至图10的时序图进一步说明串行接口500的定时和传递方案。基于所接收到的命令,状态机产生读取或写入控制信号。其还传递来自移位寄存器的地址和数据,并根据需要将它们应用于FRAM。
现在参考图6,示出了用于16位信息的写入周期。CS片选信号变高,并且,在预定延时tCSU之后,写入周期开始。在CLK引脚的前四个时钟周期期间,D1数据字包括R/W位、操作码信息和五个地址位。操作码可以包括关于操作模式(比如“测试”、“正常”、“状态”、或“控制”)的信息。在CLK引脚的后四个时钟周期期间,D1数据字包括将要被写入FRAM存储器的八个数据位。类似地,在CLK引脚的前四个时钟周期期间,D0数据字包括操作码信息和五个地址位。在CLK引脚的后四个时钟周期期间,D0数据字包括也要被写入FRAM存储器的八个数据位。
现在参考图7,示出了用于16位信息的读取周期。CS片选信号变高,并且,在预定延时tCSU之后,读取周期开始。在CLK引脚的前四个时钟周期期间,D1数据字也包括R/W位、操作码信息、以及五个地址位。在CLK引脚的后四个时钟周期期间,D1数据字包括来自FRAM存储器的八个数据位。类似地,在CLK引脚的前四个时钟周期期间,D0数据字也包括操作码信息和五个地址位。在CLK引脚的后四个时钟周期期间,D0数据字包括也来自FRAM存储器的八个数据位。
现在参考图8,示出了前四个时钟周期的详细示图。CLK信号的第一个高转变被用于传递D1上的R/W位并且传递D0上的OP4位。CLK信号的第一个低转变被用于传递D1上的OP3位并且传递D0上的OP2位。CLK信号的第二个高转变被用于传递D1上的OP1位并且传递D0上的OP0位。CLK信号的第二个低转变被用于传递D1上的A9位并且传递D0上的A8位。CLK信号的第三个高转变被用于传递D1上的A7位并且传递D0上的A6位。CLK信号的第三个低转变被用于传递D1上的A5位并且传递D0上的A4位。CLK信号的第四个高转变被用于传递D1上的A3位并且传递D0上的A2位。CLK信号的第四个低转变被用于传递D1上的A1位并且传递D0上的A0位。
现在参考图9,示出了写入数据的详细示图。CLK信号的第一个高转变被用于传递D1上的D15位并且传递D0上的D14位。CLK信号的第一个低转变被用于传递D1上的D13位并且传递D0上的D12位。CLK信号的第二个高转变被用于传递D1上的D11位并且传递D0上的D10位。CLK信号的第二个低转变被用于传递D1上的D9位并且传递D0上的D8位。CLK信号的第三个高转变被用于传递D1上的D7位并且传递D0上的D6位。CLK信号的第三个低转变被用于传递D1上的D5位并且传递D0上的D4位。CLK信号的第四个高转变被用于传递D1上的D3位并且传递D0上的D2位。CLK信号的第四个低转变被用于传递D1上的D1位并且传递D0上的D0位。
现在参考图10,示出了读取数据的详细示图。CLK信号的第一个高转变被用于驱动D1上的D15位并且传递D0上的D14位。CLK信号的第一个低转变被用于传递D1上的D13位并且传递D0上的D12位。CLK信号的第二个高转变被用于传递D1上的D11位并且传递D0上的D10位。CLK信号的第二个低转变被用于传递D1上的D9位并且传递D0上的D8位。CLK信号的第三个高转变被用于传递D1上的D7位并且传递D0上的D6位。CLK信号的第三个低转变被用于传递D1上的D5位并且传递D0上的D4位。CLK信号的第四个高转变被用于传递D1上的D3位并且传递D0上的D2位。CLK信号的第四个低转变被用于传递D1上的D1位并且传递D0上的D0位。
RFID装置上增加的用户存储器空间的一种可能的应用为存储跟踪信息的谱系或其他顺序集。现有技术中存储这种信息的一种方法可能是读取装置的存储器,直到发现空闲位置为止。这显然效率很低。如果RFID系统将已知位置用作地址指针,则可以更好地管理存储器的存储。然后,RFID系统可以对该已知位置进行读取来确定下一个可用的存储器位置。然而,这需要多次存储器访问以及多个RFID命令/响应回合。这会降低例如流水线上的吞吐量。
图13的流程图示出了根据现有技术的第一存储器存储技术1300,其中RFID标签不具有当前位置指示符。由星号表示无线/RFID操作的每次发生。在步骤1302,RFID标签进入例如由阅读器产生的场。在步骤1304,阅读器识别RFID标签。在步骤1306,阅读器对读取地址进行初始化。在步骤1308,读取操作开始。在步骤1312,读取数据内容。如果在该位置处已存在数据,则在步骤1310对地址进行增量(increment),并且再次读取数据内容。重复该过程直到发现零数据位置。一旦在步骤1314发现零数据位置,则在步骤1316将新数据写入存储器。从图13的流程图可以看出,存在许多(取决于通过循环的次数)单独步骤,在其中执行了无线/RFID操作。
图14的流程图示出了根据现有技术的第二存储器存储技术1400,其中RFID标签在规定的位置处具有当前位置指示符。同样,由星号表示无线/RFID操作的每次发生。在步骤1402,RFID标签进入例如由阅读器产生的场。在步骤1404,阅读器识别RFID标签。在步骤1406,阅读器读取当前位置。在步骤1408,阅读器执行写入操作。在步骤1410,将当前位置指示符进行增量。最后,在步骤1412,阅读器更新当前位置。从图14的流程图可以看出,存在四个单独的步骤,在其中执行了无线/RFID操作。
根据本发明,存储器指针位于固定的可读/写存储器位置。用户确定其谱系缓冲器的范围,并且将存储器指针初始化为该范围中的最小值。第二存储器位置作为用于间接写入的触发地址。当用户想要对谱系存储器中的下一位置进行写入时,作为替代,写入数据被引导至触发地址,并且控制器将对存储器指针所指向的位置自动地进行写入。当写入完成时,控制器使存储器指针增量以指向下一个可用位置。同时,控制器将通过解释两个相关的控制位来管理随后的存储器访问行为。针对期望许多数据但只有最近的记录是必须的情况,这些可操作地允许谱系缓冲器自动地回卷至起始位置,或者可以被用于对指针以下的位置中的数据进行锁定,使得它们不能被其他操作(包括对存储器的直接写入)覆写。
图12示出了根据本发明的使用指针的存储器1200的一部分。在图12所示的存储器示例中,指针位于地址0xAB,并且通过存储器的剩余部分建立数据记录。当第一记录被写入时,指针位置中的值将更新为0x0706,以指向前一记录后的第一个未使用的位置。当该位置随后被写入时,指针的值将改变为0x070A。针对存储器的剩余部分继续进行该过程。
尽管以下对本发明的描述与第二代EPC(第二代电子产品编码)协议有关,但是对于本领域技术人员来说清楚的是,可以容易地将本发明扩展至也包括其他的RFID协议。图11示出了用于执行本发明的指针方法的状态机、存储器和相关电路的框图1100。存储器指针电路包括第二代EPC状态机1102,用于提供增量、加载、标准地址、以及标准或指针控制信号。状态机1102是典型的第二代解码器,具有附加的控制,用于加载地址指针位置或对地址指针位置进行增量,并且用于选择存储地址值或标准地址值。存储器1104包括地址、数据和R/W信号。增量器1106具有输入端和输出端,并且接收增量信号。地址指针寄存器1108具有输入端和输出端,并且接收加载信号。寄存器1108的输出端耦接至增量器1106的输入端。多路复用器1110在第一输入端接收标准地址,并且在第二输入端接收地址指针寄存器1108的输出。多路复用器1110的输出端由状态机1102所提供的标准或指针控制信号所控制。多路复用器1110的输出端耦接至存储器1104的地址输入端。
图11所示的状态机1102表示整个EPC第二代协议处理器。其主要的外部输入为RX(接收数据)信号,如图2中所示,该RX信号来自模拟前端芯片。状态机1102处理第二代命令;图6所示的块写入命令是这些命令中的一个示例。根据具体命令类型,状态机1102可以进行单次的或多次的存储器读取或写入。除了图11所示的地址控制之外,状态机1102还提供读取/写入控制(R/W)和数据(D)。
图15中的流程图示出了用于操作图11所示的存储器指针电路的方法1500。再次用星号表示无线/RFID操作。根据本发明,在步骤1502标签进入阅读器场。在步骤1504,阅读器识别RFID标签。在步骤1506,阅读器对存储的地址触发位置进行写入。在步骤1508,标签将写入数据引导至当前位置。在步骤1510,标签对当前位置寄存器进行增量。注意,在本发明的方法1500中,仅进行了两次无线/RFID操作。因此,对RFID标签的询问被最少化,并且数据吞吐量被期望地最大化。
图16示出了EPC全球块写入命令的命令结构1600。如图16所示,该命令的时序以位字段被从左到右地表示。所包括的是命令、存储体、字指针、字计数、数据、RN和CRC(循环冗余校验)位字段。在RFID应用中,接收机必须传递所有位并且计算关于整个命令的CRC,以及为数据提供本地缓冲器。只有接收到整个命令并且本地计算的CRC与外部CRC(命令的最后部分)进行了比较,才能确定命令(具体地,地址或数据值)的有效性。如果两个CRC值不匹配,则必须丢弃整个命令。
针对EEPROM或闪存技术,已知这些技术的写入时间很慢,因此很难执行块写入。它们还需要使用内部缓冲器以便在检查消息CRC之前保存所有的数据。
图17A和图17B示出了根据现有技术的传统的块写入方法。参考图17A,在步骤1702,RFID标签进入场。在步骤1704,阅读器识别RFID标签。在步骤1706,从阅读器接收块写入命令的命令位。在步骤1708,从阅读器接收块写入字指针。在步骤1710,RFID标签将该块写入字指针存储为起始地址。在步骤1712,从阅读器接收块写入字计数。在步骤1714,RFID标签存储该字计数。在步骤1716,从阅读器接收每个数据字。在步骤1718,将该数据字写入本地缓冲器。在步骤1720,将字计数减量。参考图17B,在判定块1722,询问字计数来找到零字计数。如果字计数不为零,则再次从步骤1716开始执行该方法。如果字计数为零,则该方法继续进行步骤1724,并且从阅读器接收RN 16句柄。在步骤1725,对所接收到的句柄与所存储的句柄进行比较。如果它们匹配,则该方法继续进行步骤1726。如果它们不匹配,则该方法直接继续进行步骤1732,在步骤1732中,在没有将本地缓冲器内容提交到主存储器的情况下终止该方法,并且在步骤1734该方法完成。在步骤1726,计算内部CRC 16。在步骤1728,发送期望的CRC 16。在判定块1730,对计算的CRC与发送的CRC进行比较。如果它们不同,则在没有将本地缓冲器内容提交到主存储器的情况下在步骤1732终止RFID交互,并且在步骤1734完成该方法。如果计算的CRC与发送的CRC相同,则该方法继续步骤1736,并且重置字计数。在步骤1738,将一个字的缓冲器数据写入起始地址。在步骤1740,对存储的地址进行增量。在步骤1742,对字计数进行减量。在判定块1744,检查字计数来判定其是否为零。如果字计数不为零,则从步骤1738开始重复该方法。如果字计数为零,则在步骤1746完成现有技术方法。
本发明的方法包括若干改进。第一,通过使用存储的地址指针而使得地址总是已知的。第二,由于用户能够在已知的安全块指定起始地址,所以不需要如现有技术中那样的中间缓冲器。可以将数据写入安全区域,并且与通常一样计算CRC。如果CRC匹配,则保留数据并更新地址指针。如果CRC不匹配,则保持地址指针并且重复写入。然而,本发明的主要优点是,即使用于块写入的EPC全球协议不充分支持任意长的验证(verified)写入,(与FRAM或其他高速非易失性存储器一同地)使用本发明也可以使写入被“即时地(on-the-fly)”执行并且不存在过度的区域损失。
图18A和图18B的流程图1800中示出了本发明的块写入方法。参考图18A,本发明的方法使用RFID芯片上存储的地址来对下一个空闲存储空间进行写入,该空闲存储空间为安全区域并且不会覆写之前已写入的存储器内容。在步骤1802,RFID标签进入场。在步骤1804,阅读器识别标签。在步骤1806,初始化块写入命令。在步骤1808,接收并识别所存储的地址触发位置。在步骤1810,接收块写入字计数。在步骤1812,标签对字计数进行存储。在步骤1814,发送第一数据字。在步骤1816,对主缓冲器进行写入。在步骤1818,对字计数进行减量。参考图18B,在步骤1820检查字计数来判定其是否为零。如果字计数不为零,则从步骤1814开始重复该方法。如果字计数为零,则该方法继续,并且在步骤1822发送RN 16句柄。在步骤1823,对所接收到的句柄与所存储的句柄进行比较。如果它们匹配,则该方法继续进行步骤1824。如果它们不匹配,则该方法直接继续进行步骤1830,在步骤1830中在没有将本地缓冲器内容提交到主存储器的情况下终止该方法,并且在步骤1832完成该方法。在步骤1824,计算内部CRC 16。在步骤1826,发送期望的CRC 16。在判定块1828,对计算的CRC 16与发送的CRC 16进行比较。如果结果是否定的,则在步骤1830将所存储的地址指针重置为其前一值,并且在步骤1832完成该方法。如果结果是肯定的,则在步骤1834将新的地址指针位置设置为旧的地址指针位置加上所存储的字计数,并且在步骤1836终止该方法。根据本发明的方法确保了新信息总被发送到安全区域,并且之前已写入的存储器内容不会被覆写。
诸如图3所示的嵌入式应用之类的具有次级接口的RFID装置通常具有嵌入式控制器,其对存储器访问进行仲裁。这种解决方案需要相当大的功率,从而限制了RFID标签的有效性和范围。所期望的是不使用嵌入式控制器来控制次级接口的解决方案。
本发明的方法允许对如图3所示的具有两个主访问端口的RFID电路进行简单、有效的存储器访问控制,将参考图19进一步详细说明。
根据本发明,RFID阅读器通过将数据写入可用存储器空间中的两个已知地址来发起中断。顺序不重要,但是两次写入的数据必须满足某一关系。在第一种实现中,两个16位字必须异或(XOR)为一个十六进制值0x1234。同时,在重置之后再对每个位置第一次写入时数据仅被传递来用于比较。重置还将发生在处理的结束以及上电时。
如果数据满足该条件,则经由串行端口片选发出上升沿中断。该引脚通常为输入端,但是对于这个目的其为输出端。外部控制器将感测该上升沿(或高电平)作为中断。适当的响应是在串行端口的时钟引脚上发出两个完整的时钟周期。这将对所述中断进行确认,并且使RFID装置释放全部串行接口以用于进行后续访问。同时,将禁止RF接口尝试存储器访问。
当外部串行控制器完成其事务处理时,其发送特定操作码或命令,RFID装置认为该特定操作码或命令是串行控制器的访问会话结束。串行总线被重新配置为非活动状态,使得串行控制器可以不再对其进行控制,并且RFID装置恢复其正常的活动性。根据需要,中断控制器将被重置以允许另外的交互。
参考图19,由中断管理器1910控制存储器访问,中断管理器1910经由总线1922与存储器访问控制块通信。进而,存储器访问控制块通过双向总线1912与存储器阵列1902通信。RFID接口1904经由双向总线1914与存储器访问控制块1908通信,并且通过总线1916与中断管理器1910通信。次级接口1906经由双向总线1918与存储器访问控制块1908通信,并且通过总线1920与中断管理器1910通信。接口1904和1906中必有一个为中断主导,并且具有存储器1902的起始控制。根据适当的命令,该接口可以放弃控制并且允许另一个接口接管。当使用完次级接口时,其向中断管理器发送信号以放弃存储器总线,并且允许主接口再次控制。
参考图20A和图20B,流程图2000中示出了本发明的中断方法。参考图20A,在步骤2004,标签或RFID芯片进入场。在步骤2006,阅读器识别标签或RFID芯片。在步骤2008,执行可选的标签操作。在步骤2010,写入第一触发地址。在判定块2012,对该位置处是否为第一次写入进行判定。如果结果是肯定的,则将来自命令的写入数据置于本地寄存器中,并且该方法继续步骤2016。如果结果是否定的,则在步骤2016执行可选的标签操作。在步骤2018,存储第二触发地址。在判定块2020,对该位置处是否为第一次写入进行判定。如果结果是肯定的,则将来自命令的写入数据置于第二本地寄存器中,并且所述方法继续步骤2024。在步骤2024,第二寄存器中的数据与第一触发数据进行异或。在判定块2028,对异或运算的结果与值1234进行比较。如果结果为否定,则在步骤2026继续正常的标签操作。如果判定块2020的结果为否定,则也在步骤2026继续操作。如果判定块2028的结果为肯定,则向串行端口的片选发送中断信号,并且在步骤2030阻止RFID的接收。
现在参考图20B,流程图2001示出了嵌入式应用中微控制器的串行行为。在步骤2034,利用之前描述的片选引脚上的上升沿来中断微控制器。在步骤2036,微控制器确认该中断。在步骤2038,根据需要对RFID芯片中的存储器进行读取或写入。判定块2040示出在会话结束之前这些存储器交互可能是单次操作或多次操作。如果会话没有结束,则根据需要对存储器进行读取或写入。如果会话结束,则该方法继续步骤2042,其中发送中断结束操作码。
流程图2002再次描述了与RFID标签或集成电路有关的操作。在步骤2044清除中断,并在步骤2046再次允许RFID的接收。
本发明的存储器访问控制系统没有协调两个不同接口之间对存储器进行的访问的复杂手段。相反,选择RFID侧为主导,其控制所有的访问。在本发明中,由RFID主导来告诉次级串行接口其何时可以访问存储器。
本发明的中断方法用于唤醒经由串行接口通信的外部装置。当串行接口控制存储器时,确认序列被用来确保中断的接收并且锁定RFID。这防止了RFID独自设置中断条件然而串行接口从未响应并将RFID永久锁定的情况。相反,锁定受到串行接口的控制,并且确保了不会有两个接口为访问存储器而发生冲突的情况。当用完串行接口时,使用中断结束操作码来再次允许RFID可以访问存储器以及在下一中断周期之前阻止其他的串行访问。
存储器访问控制块本质上是一组多路复用器。RFID和串行接口二者提供地址、数据和选择控制。通常,多路复用器将RFID控制转向存储器。在中断会话期间,多路复用器被统一切换到串行控制,并且阻止RFID控制。如果存储器正处于访问周期中,则存在来自FRAM存储器的反馈机制,该机制不允许在访问完成之前发生切换。
根据本发明的方法的第二个优点是,该方法允许RFID在闭合回路中选择时直接与串行接口进行通信。即,由于其对中断进行控制,因此其可以启动串行接口的行为的初始化。如果没有中断,串行接口将以其自己的节奏与存储器进行交互,并且RFID接口将必须持续地检查状态。
对于本领域技术人员清楚的是,在不脱离本发明的精神或范围的情况下,可以对本发明进行各种变型或改变。同样对于本领域技术人员清楚的是,可以在固件、软件、或硬件、或者其任意可能的组合中实现本发明的等价实施例。另外,尽管为了有助于理解本发明而示出了代表性的框图,但是可以根据具体应用或实现的需要来改变、组合或分开各框图的准确边界。最后,尽管描述并要求保护FRAM存储器,但是本发明还可以应用于其他高速非易失性存储器技术。因此,本发明旨在涵盖在所附权利要求及其等价物的范围内的本发明的变型和改变。

Claims (8)

1.一种写入位于RFID标签上的存储器的方法,所述方法包括:
在所述存储器中固定的可读/写存储器位置处定位存储器指针;
使所述RFID标签进入阅读器的场;
通过所述阅读器识别所述RFID标签;以及
在单次无线RFID操作中:
通过所述阅读器将数据写入所述存储器中的存储的地址触发位置;
在所述RFID标签中接收并识别所述存储的地址触发位置;以及从存储在所述存储器指针中的地址开始将所述数据自动写入所述存储器中的位置;以及
当写入完成时将存储在所述存储器指针中的地址增量至其他数据能够被写入的所述存储器中的另一个位置的地址。
2.权利要求1的方法,还包括,对所述存储器指针中的地址以下的位置中的数据进行锁定,使得这些位置不能被另一个无线RFID操作覆写。
3.权利要求1的方法,其在FRAM存储器上执行。
4.权利要求1的方法,其与控制器相结合地执行。
5.一种RFID系统,包括:
RFID标签,其配置为利用无线传输与RFID阅读器通信,所述RFID标签包括存储器,所述存储器包括在固定的可读/写存储器位置处的存储器指针;
其中,所述RFID标签配置为确定其中数据能够被写入的存储器位置的范围且配置为将所述存储器位置的范围中的最小地址存储在所述存储器指针中;以及
其中,所述RFID标签配置为在单次无线RFID操作中且响应于所述RFID阅读器将数据写入存储的触发地址位置,识别所述存储的触发地址位置,并且从存储在所述存储器指针中的地址开始将所述数据自动写入所述存储器,以及在所述数据的写入完成时将存储在所述存储器指针中的地址增量至其他数据能够被写入的所述存储器中的另一个位置的地址。
6.权利要求5的RFID系统,其中,所述RFID标签包括FRAM存储器。
7.权利要求5的RFID系统,其中,所述RFID标签还包括状态机和指针电路,其中所述指针电路耦接在所述状态机和所述存储器之间。
8.权利要求7的RFID系统,其中,所述指针电路包括:
增量器;
地址指针寄存器,其耦接至所述增量器;以及
多路复用器,其耦接至所述状态机、所述地址指针寄存器和所述存储器。
CN201110194799.9A 2010-07-09 2011-07-08 使用间接存储器指针的rfid访问方法 Expired - Fee Related CN102314581B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/833,845 2010-07-09
US12/833,845 US8957763B2 (en) 2010-07-09 2010-07-09 RFID access method using an indirect memory pointer

Publications (2)

Publication Number Publication Date
CN102314581A CN102314581A (zh) 2012-01-11
CN102314581B true CN102314581B (zh) 2016-09-28

Family

ID=45427738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110194799.9A Expired - Fee Related CN102314581B (zh) 2010-07-09 2011-07-08 使用间接存储器指针的rfid访问方法

Country Status (1)

Country Link
CN (1) CN102314581B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103902940A (zh) * 2012-11-08 2014-07-02 冀京秋 集成电路标识自检验
CN203117956U (zh) * 2013-01-15 2013-08-07 徐骁 一种多媒体信息的间接存取管理系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5890199A (en) * 1996-10-21 1999-03-30 Ramtron International Corporation Data processor incorporating a ferroelectric memory array selectably configurable as read/write and read only memory
CN101309188A (zh) * 2008-03-27 2008-11-19 广州中国科学院工业技术研究院 射频设备的接入方法、接入服务器及射频设备的应用系统
US7661010B2 (en) * 2006-05-31 2010-02-09 Mosaid Technologies Incorporated Apparatus and method for interfacing to a memory
US7742348B2 (en) * 2006-08-07 2010-06-22 Symbol Technologies, Inc. Concatenated pointers for radio frequency identification tags

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5890199A (en) * 1996-10-21 1999-03-30 Ramtron International Corporation Data processor incorporating a ferroelectric memory array selectably configurable as read/write and read only memory
US7661010B2 (en) * 2006-05-31 2010-02-09 Mosaid Technologies Incorporated Apparatus and method for interfacing to a memory
US7742348B2 (en) * 2006-08-07 2010-06-22 Symbol Technologies, Inc. Concatenated pointers for radio frequency identification tags
CN101309188A (zh) * 2008-03-27 2008-11-19 广州中国科学院工业技术研究院 射频设备的接入方法、接入服务器及射频设备的应用系统

Also Published As

Publication number Publication date
CN102314581A (zh) 2012-01-11

Similar Documents

Publication Publication Date Title
CN102393916B (zh) 使用非直接存储器指针的快速块写入命令及方法
EP2502125B1 (en) Power management of memory systems
US6220510B1 (en) Multi-application IC card with delegation feature
US7177975B2 (en) Card system with erase tagging hierarchy and group based write protection
CN103858090B (zh) 用于合并用于访问存储装置的命令的具有最大命令队列长度的装置及其方法
CN101326735B (zh) 用于在单个移动电子设备内仿真多个rfid标签的方法和设备
CN102314618A (zh) 用于rfid的中断产生及确认的装置和方法
US9870316B2 (en) Bidirectional counter in a flash memory
US8539143B2 (en) Memory systems and methods of initiallizing the same
WO2005081180A1 (ja) 記憶装置及びデータ処理装置
CN104285256A (zh) 非易失性存储器中不插入擦除的多个写入操作
US7827337B2 (en) Sharing memory interface
CN102999452A (zh) 存储器设备
CN109753232A (zh) 存储器系统及存储器系统的操作方法
CN102314581B (zh) 使用间接存储器指针的rfid访问方法
CN106557442A (zh) 一种芯片系统
CN101228589B (zh) 半导体存储装置
US7069352B2 (en) Serial peripheral interface and related methods
US8957763B2 (en) RFID access method using an indirect memory pointer
CN102314401B (zh) 用于rfid应答器的低功率、少引脚计数接口
US6810459B1 (en) Reduced complexity computer system architecture
US9666290B2 (en) Flash memory counter
KR100399603B1 (ko) 스마트 카드와 이의 os 프로그램 저장/삭제 및 실행방법
CN107402887B (zh) 闪速存储器中的计数器
US8074023B2 (en) In-system programming to switch memory access from one area to another in memory cards

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160928

Termination date: 20180708

CF01 Termination of patent right due to non-payment of annual fee