CN102295269B - 腔体封口工艺 - Google Patents
腔体封口工艺 Download PDFInfo
- Publication number
- CN102295269B CN102295269B CN201110240289.0A CN201110240289A CN102295269B CN 102295269 B CN102295269 B CN 102295269B CN 201110240289 A CN201110240289 A CN 201110240289A CN 102295269 B CN102295269 B CN 102295269B
- Authority
- CN
- China
- Prior art keywords
- cavity
- sealing
- hole
- sealing film
- semiconductor base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Micromachines (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种腔体封口工艺,包括:提供基底,其上形成有腔体,腔体上方有通孔;在基底上和通孔侧壁之间形成第一封口薄膜,其在通孔侧壁之间留有间隙;对基底作退火,在退火过程中进行热氧化,将第一封口薄膜氧化成第二封口薄膜,将通孔侧壁之间的间隙全部填满。本发明还提供一种腔体封口工艺,包括:提供基底,其上形成有腔体,腔体上方有通孔;在基底上和通孔侧壁之间形成封口薄膜,将腔体完全封口,但在通孔侧壁之间留有空隙;对基底作退火,在退火过程中进行热反应,在封口薄膜上方形成反应物薄膜。本发明采用成本较低的方法填充通孔,实现了腔体的密封,不但可以改善封口的密封强度,并且还能够改善插销状填充区域与通孔侧壁之间的应力。
Description
技术领域
本发明涉及微机电系统制造技术领域,具体来说,本发明涉及一种腔体封口工艺。
背景技术
在半导体制造,特别是微机电系统(MEMS)等特定工艺可能包含形成腔体的工艺。而在形成腔体之后,需要对腔体上的通孔进行密封,以获得与外界隔离的密封腔体。但通过填充通孔实现密封是一个较难的工艺,填充的密封性不佳将导致器件的实效,因此通孔的填充至关重要。
为了实现通孔的密封,通常采用半导体薄膜淀积工艺,而在填充通孔的过程中,因为淀积工艺的局限性,在通孔中得到的插销状填充区域往往是中空结构,很显然此方法得到器件结构的密封性有较大的隐患,而在后续的工艺可能也会造成密封的失效。因此,如何形成可靠的填充是工艺的关键。当然诸如原子层淀积等方法能够避免形成中空的结构,但这些方法的成本较高,并不是很有竞争力的方案。
因此,需要一种成本较低的腔体封口工艺,改善封口的密封强度。
发明内容
本发明所要解决的技术问题是提供一种腔体封口工艺,能够改善封口的密封强度且成本较低。
为解决上述技术问题,本发明提供一种腔体封口工艺,包括步骤:
提供半导体基底,其上形成有腔体,所述腔体通过其上方的通孔透过所述半导体基底与外测环境相连;
在所述半导体基底上和所述通孔的侧壁之间形成第一封口薄膜,所述第一封口薄膜在所述通孔的侧壁之间留有间隙而未将所述腔体完全封口;
对所述半导体基底作退火,在退火的过程中进行热氧化,将所述第一封口薄膜氧化成第二封口薄膜,从而将所述通孔的侧壁之间的间隙全部填满。
可选地,所述通孔的排布方式是任意的。
可选地,所述第一封口薄膜的形成方法为化学气相淀积法。
可选地,所述第一封口薄膜的材料为多晶硅。
可选地,所述第二封口薄膜的材料为氧化硅。
为解决上述技术问题,本发明还提供一种腔体封口工艺,包括步骤:
提供半导体基底,其上形成有腔体,所述腔体通过其上方的通孔透过所述半导体基底与外测环境相连;
利用淀积工艺,在所述半导体基底上和所述通孔的侧壁之间形成一封口薄膜,所述封口薄膜将所述腔体完全封口,但在所述通孔的侧壁之间留有空隙;
对所述半导体基底作退火,在退火的过程中进行热反应,在所述封口薄膜上方形成一反应物薄膜。
可选地,在形成所述封口薄膜之后、退火之前还包括步骤:
采用刻蚀工艺,将位于所述通孔的侧壁之间的所述空隙打开。
可选地,所述通孔的排布方式是任意的。
可选地,所述封口薄膜的材料为多晶硅。
可选地,所述反应物薄膜具有良好的致密性。
与现有技术相比,本发明具有以下优点:
本发明采用成本较低的方法填充通孔,实现了腔体的密封,不但可以改善封口的密封强度,并且还能够同时改善插销状填充区域与通孔侧壁之间的应力,对应提升器件的可靠性具有积极的意义。
附图说明
本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显,其中:
图1为本发明一个实施例的腔体封口工艺的流程示意图;
图2为本发明另一个实施例的腔体封口工艺的流程示意图;
图3为本发明再一个实施例的腔体封口工艺的流程示意图;
图4至图6为本发明第一实施例的腔体封口过程的剖面结构示意图;
图7至图10为本发明第二实施例的腔体封口过程的剖面结构示意图;
图11至图12为本发明第三实施例的腔体封口过程的剖面结构示意图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明,在以下的描述中阐述了更多的细节以便于充分理解本发明,但是本发明显然能够以多种不同于此描述地其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下根据实际应用情况作类似推广、演绎,因此不应以此具体实施例的内容限制本发明的保护范围。
图1为本发明一个实施例的腔体封口工艺的流程示意图。如图所示,该封口工艺可以包括步骤:
执行步骤S101,提供半导体基底,其上形成有腔体,腔体通过其上方的通孔透过半导体基底与外测环境相连;
执行步骤S102,在半导体基底上和通孔的侧壁之间形成第一封口薄膜,第一封口薄膜在通孔的侧壁之间留有间隙而未将腔体完全封口;
执行步骤S103,对半导体基底作退火,在退火的过程中进行热氧化,将第一封口薄膜氧化成第二封口薄膜,从而将通孔的侧壁之间的间隙全部填满。
图2为本发明另一个实施例的腔体封口工艺的流程示意图。如图所示,该封口工艺可以包括步骤:
执行步骤S201,提供半导体基底,其上形成有腔体,腔体通过其上方的通孔透过半导体基底与外测环境相连;
执行步骤S202,利用淀积工艺,在半导体基底上和通孔的侧壁之间形成一封口薄膜,封口薄膜将腔体完全封口,但在通孔的侧壁之间留有空隙;
执行步骤S203,对半导体基底作退火,在退火的过程中进行热反应,在封口薄膜上方形成一反应物薄膜。
图3为本发明再一个实施例的腔体封口工艺的流程示意图。如图所示,该封口工艺可以包括步骤:
执行步骤S201,提供半导体基底,其上形成有腔体,腔体通过其上方的通孔透过半导体基底与外测环境相连;
执行步骤S202,利用淀积工艺,在半导体基底上和通孔的侧壁之间形成一封口薄膜,封口薄膜将腔体完全封口,但在通孔的侧壁之间留有空隙;
执行步骤S203,采用刻蚀工艺,将位于通孔的侧壁之间的空隙打开;
执行步骤S204,对半导体基底作退火,在退火的过程中进行热反应,在封口薄膜上方形成一反应物薄膜。
腔体封口工艺的第一实施例
图4至图6为本发明第一实施例的腔体封口过程的剖面结构示意图。需要注意的是,这些附图均仅作为示例,其并非是按照等比例的条件绘制的,并且不应该以此作为对本发明实际要求的保护范围构成限制。
如图4所示,提供半导体基底101,其上形成有中空的腔体102。在封口之前,腔体102通过其上方的通孔103透过半导体基底101与外测环境相连。其中,通孔103在半导体基底101上的排布方式可以是任意的。
如图5所示,采用如化学气相淀积法等薄膜淀积方法在半导体基底101上和通孔103的侧壁之间形成第一封口薄膜104,因为淀积方法的局限性,在多数情况下,第一封口薄膜104在通孔103的侧壁之间留有间隙而未将腔体102完全封口就停止。该第一封口薄膜104的材料优选为多晶硅,也可以是锗材料,或者是金属及其合金材料。
如图6所示,将半导体基底101送入退火炉中加热,对其作热退火。在退火的过程中通入含氧气的气体进行热氧化,将第一封口薄膜104氧化成第二封口薄膜105。例如第一封口薄膜104的材料为多晶硅时,位于第一封口薄膜104表面的一部分材料(也有可能是全部)氧化为第二封口薄膜氧化硅105。该第二封口薄膜105体积膨胀,从而将通孔103的侧壁之间的间隙全部填满。上述的过程显然也可以通入其他的反应气体实现反应,例如通入氮气或者氮气氧气的混合物,从而形成氮化物,或者氮氧化物,实现间隙的填充。
腔体封口工艺的第二实施例
图7至图10为本发明第二实施例的腔体封口过程的剖面结构示意图。需要注意的是,这些附图均仅作为示例,其并非是按照等比例的条件绘制的,并且不应该以此作为对本发明实际要求的保护范围构成限制。
如图7所示,提供半导体基底201,其上形成有中空的腔体202。在封口之前,腔体202通过其上方的通孔203透过半导体基底201与外测环境相连。图8为图7所示的通孔203在半导体基底201上的排布的俯视图。显然,通孔203在半导体基底201上的排布方式并不局限于此,其可以是任意的。
如图9所示,利用常规的半导体淀积工艺,在半导体基底201上和通孔203的侧壁之间形成一封口薄膜204。其中,该封口薄膜204的材料可以为多晶硅。封口薄膜204将中空的腔体202完全封口,形成密闭的空腔206。但是在通孔203的侧壁之间的封口薄膜204中间往往留有空隙205。由于空隙205的存在,可能会影响空腔206与外界的隔离效果。在一定的压力下,漏气的概率很大,会导致相关器件的失效。
如图10所示,将半导体基底201送入退火炉中加热,对其作热退火。在退火的过程中同时进行热反应,在封口薄膜204上方形成一反应物薄膜207。该反应物薄膜207具有良好的致密性,能够加强封口薄膜204的密封强度。同时,退火的过程能够很好地释放封口薄膜204与通孔203的侧壁之间的应力,使材料与侧壁之间的粘附力更强。
腔体封口工艺的第三实施例
图11至图12为本发明第三实施例的腔体封口过程的剖面结构示意图。需要注意的是,这些附图均仅作为示例,其并非是按照等比例的条件绘制的,并且不应该以此作为对本发明实际要求的保护范围构成限制。
在本实施例中,之前的步骤与上述腔体封口工艺的第二实施例完全一样,其与第二实施例的区别在于在半导体基底上和通孔的侧壁之间形成封口薄膜之后的步骤。但是,为了描述完整起见,在此借助上述第二实施例中的图7至图9描述本实施例。
如图7所示,提供半导体基底201,其上形成有中空的腔体202。在封口之前,腔体202通过其上方的通孔203透过半导体基底201与外测环境相连。图8为图7所示的通孔203在半导体基底201上的排布的俯视图。显然,通孔203在半导体基底201上的排布方式并不局限于此,其可以是任意的。
如图9所示,利用常规的半导体淀积工艺,在半导体基底201上和通孔203的侧壁之间形成一封口薄膜204。其中,该封口薄膜204的材料可以为多晶硅。封口薄膜204将中空的腔体202完全封口,形成密闭的空腔206。但是在通孔203的侧壁之间的封口薄膜204中间往往留有空隙205。由于空隙205的存在,可能会影响空腔206与外界的隔离效果。在一定的压力下,漏气的概率很大,会导致相关器件的失效。
如图11所示,采用刻蚀工艺,将位于通孔203的侧壁之间的因为过早封口而形成的空隙205重新打开,在封口薄膜204中形成狭长的深槽208。
如图12所示,再将半导体基底201送入退火炉中加热,对其作热退火。在退火的过程中同时进行热反应,在封口薄膜204上方形成反应物薄膜209。该反应物薄膜209能够完全填充狭长的深槽208。该反应物薄膜209具有良好的致密性,能够形成严实的密封。同时,退火的过程还能够很好地释放封口材料与通孔203的侧壁之间的应力,使封口材料与侧壁之间的粘附力更强,既增强了密封效果又确保了器件的可靠性。上述的热反应一般情况下需要通入气体进行反应,气体的种类包含含氮气或氧气的气体(或混合物),但不局限于此。
本发明采用成本较低的方法填充通孔,实现了腔体的密封,不但可以改善封口的密封强度,并且还能够同时改善插销状填充区域与通孔侧壁之间的应力,对应提升器件的可靠性具有积极的意义。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰,均落入本发明权利要求所界定的保护范围之内。
Claims (10)
1.一种腔体封口工艺,包括步骤:
提供半导体基底,其上形成有腔体,所述腔体通过其上方的通孔透过所述半导体基底与外测环境相连;
在所述半导体基底上和所述通孔的侧壁之间形成第一封口薄膜,所述第一封口薄膜在所述通孔的侧壁之间留有间隙而未将所述腔体完全封口;
对所述半导体基底作退火,在退火的过程中进行热氧化,将所述第一封口薄膜氧化成第二封口薄膜,从而将所述通孔的侧壁之间的间隙全部填满。
2.根据权利要求1所述的腔体封口工艺,其特征在于,所述通孔的排布方式是任意的。
3.根据权利要求2所述的腔体封口工艺,其特征在于,所述第一封口薄膜的形成方法为化学气相淀积法。
4.根据权利要求3所述的腔体封口工艺,其特征在于,所述第一封口薄膜的材料为多晶硅。
5.根据权利要求4所述的腔体封口工艺,其特征在于,所述第二封口薄膜的材料为氧化硅。
6.一种腔体封口工艺,包括步骤:
提供半导体基底,其上形成有腔体,所述腔体通过其上方的通孔透过所述半导体基底与外测环境相连;
利用淀积工艺,在所述半导体基底上和所述通孔的侧壁之间形成一封口薄膜,所述封口薄膜将所述腔体完全封口,但在所述通孔的侧壁之间留有空隙;
对所述半导体基底作退火,在退火的过程中进行热反应,在所述封口薄膜上方形成一反应物薄膜。
7.根据权利要求6所述的腔体封口工艺,其特征在于,在形成所述封口薄膜之后、退火之前还包括步骤:
采用刻蚀工艺,将位于所述通孔的侧壁之间的所述空隙打开。
8.根据权利要求6或7所述的腔体封口工艺,其特征在于,所述通孔的排布方式是任意的。
9.根据权利要求8所述的腔体封口工艺,其特征在于,所述封口薄膜的材料为多晶硅。
10.根据权利要求9所述的腔体封口工艺,其特征在于,所述反应物薄膜具有良好的致密性。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110240289.0A CN102295269B (zh) | 2011-08-19 | 2011-08-19 | 腔体封口工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110240289.0A CN102295269B (zh) | 2011-08-19 | 2011-08-19 | 腔体封口工艺 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102295269A CN102295269A (zh) | 2011-12-28 |
CN102295269B true CN102295269B (zh) | 2014-03-26 |
Family
ID=45355985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110240289.0A Active CN102295269B (zh) | 2011-08-19 | 2011-08-19 | 腔体封口工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102295269B (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3778128B2 (ja) * | 2002-05-14 | 2006-05-24 | 株式会社デンソー | メンブレンを有する半導体装置の製造方法 |
JP5005241B2 (ja) * | 2006-03-23 | 2012-08-22 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
US20100230776A1 (en) * | 2007-12-11 | 2010-09-16 | Bishnu Prasanna Gogoi | Semiconductor structure and method of manufacture |
-
2011
- 2011-08-19 CN CN201110240289.0A patent/CN102295269B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN102295269A (zh) | 2011-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102556936B (zh) | 用于制造腔结构、制造用于半导体结构的腔结构的方法和使用该方法制造的半导体传声器 | |
CN203683082U (zh) | 具有孔的半导体装置 | |
CN102556946B (zh) | Mems器件形成方法和具有mems结构的器件 | |
CN101643193A (zh) | 具有带有不同大气内压力的空腔的微机械装置 | |
CN102372249B (zh) | 用于在衬底中制造电敷镀通孔的方法以及具有电敷镀通孔的衬底 | |
CN104692319B (zh) | 对封装应力不敏感的mems芯片的制造方法及其mems芯片 | |
TWI257128B (en) | Retrograde trench isolation structures | |
CN103359678A (zh) | 半导体器件和用于制造该半导体器件的方法 | |
WO2016029547A1 (zh) | 有机电致发光器件及其制备方法、显示装置 | |
CN103596110A (zh) | 一种mems麦克风结构及其制造方法 | |
CN102295269B (zh) | 腔体封口工艺 | |
CN104465539A (zh) | 金属封接用玻璃-陶瓷复合密封结构及密封方法 | |
WO2015043064A1 (zh) | 显示面板、显示装置及显示面板的制作方法 | |
US8749000B2 (en) | Pressure sensor with doped electrode | |
CN103229290B (zh) | 薄芯片在载体衬底上的低共熔压焊 | |
US11402288B2 (en) | Membrane-based sensor having a plurality of spacers extending from a cap layer | |
CN112265956B (zh) | 一种不同真空度封装的mems圆片级真空封装方法 | |
CN102001613B (zh) | 微电子装置及制造方法、微机电封装结构及封装方法 | |
WO2013023446A1 (zh) | 腔体的制造方法 | |
TW200614416A (en) | Method for fabricating semiconductor device with gate spacer | |
CN105486445B (zh) | 压力传感器以及其制造方法 | |
CN103187269B (zh) | 晶体管的形成方法 | |
CN102275862B (zh) | 微机电封装结构及其制造方法 | |
CN204315551U (zh) | 金属封接用玻璃-陶瓷复合密封结构 | |
JP7282342B2 (ja) | Memsデバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |