CN102292678B - 用于控制并联pmos晶体管的板的数字控制设备 - Google Patents

Abstract

本发明涉及一种用于并联PMOS晶体管的板的数字控制设备，其包括：工作存储器，用于对目标电压和设置点电压之间的误差数据以及控制数据进行数字化存储，每一个数据提供有时间标签；选定阶次的数字滤波器(36)，用于从根据基于输入误差数据选择的所述工作存储器中的误差数据来计算设置点增量数据，并且用于将具有相对应的时间标签的所述输入误差数据存储在所述工作存储器中；以及控制计算机(38)，用于从控制增量数据以及基于输入误差数据选择的所述工作存储器中的控制数据来计算新的控制数据，并且用于将所述新的控制数据存储在所述工作存储器中。

Description

用于控制并联PMOS晶体管的板的数字控制设备

技术领域

本发明涉及用于低消耗电路的电压控制。

背景技术

电子设备以及与其相关的部件的领域经历了特定的增长。

初始地，集成电路很大，并且由在印刷卡上一起组成的更大或更小的芯片或者处理器制成。

小型化进程已经能够使芯片朝向包含各种部件的微处理器或者“IP”，的尺寸发展。

通常将这些集成电路称为“片上系统”或者SoC。一个特定的SoC设计、“片上网络”(NoC)提供相同的优点，具有更好的IP以及芯片内的通信管理。

由于这些集成电路能够在非常小的尺寸中包含一组极度变化的功能，因此这些集成电路尤其有利。

此外，将电路的全部元件放置在单个芯片上降低了系统的消耗。

用于这些极度小型化的电路的功率是许多问题的起源。实际上，如果给出这些芯片的蚀刻精细度，将不再存在使用标准功率系统的任何问题。

用于控制这些电路的电压的一个方案是使用数字控制的并联PMOS晶体管的板。

通过这种方式，根据被激活的晶体管的数量，板的电阻变化，并且伴随着供应到下游设备的电压也变化。

用于这些板的命令逻辑保持为基本更新，主要利用通常被称为温度计的线性斜坡方法。

这导致慢的电压转换。这些慢的转换也产生明显的能量耗散。

发明内容

本发明旨在改善该状况。

为此，本发明提出一种用于控制并联PMOS晶体管的板的数字控制设备，包括：

-工作存储器，用于对目标电压和对应于由所述并联PMOS晶体管的板输送的电压的设置点电压之间的误差数据以及控制数据进行数字化存储，每一个数据设置有时间标签，

-选定阶次的数字滤波器，用于从根据基于输入误差数据选择的所述工作存储器中的误差数据来计算控制增量数据，并且用于在所述工作存储器中存储具有相对应的时间标签的所述输入误差数据，

-控制计算机，用于从所述控制增量数据以及基于输入误差选择的所述工作存储器中的控制数据来计算新的控制数据，并且用于将所述新的控制数据存储在所述工作存储器中，

其中所述控制增量数据对应于所述并联PMOS晶体管的板中的将要被激活或者去激活的晶体管的数量，以便补偿由所述输入误差数据限定的误差。

由于所述设备能够改善PMOS板的转换时间，因此该设备尤其有利，所述转换时间对于被供电的电路以及对于降低的能量损失都是有利的。

附图说明

通过阅读参照附图给出的设置用于信息而非限制目的的示例的描述，本发明的其它特征和优点将更显而易见，在附图中：

-图1示出了根据本发明由控制设备控制的NoC的通用图，

-图2示出了图1的控制设备的模块化图，

-图3示出了图2的设备的元件的实施例，并且

-图4示出了图2的设备的另一元件的实施例。

对于大多数部分，附图和下面的说明书包含具有某些本质的元件。因此，它们不仅用于更好地理解本发明，而且如果需要还有助于对其进行定义。

此外，附件A进一步有助于详细描述，该附件对于在本发明的上下文中使用的某些数学公式提供公式化表示。出于清晰目的并且有助于参考而设置该附件。附件A是构成说明书的必需部分，因此其不仅可以用于更好地理解本发明，而且如果需要还有助于对其进行定义。

具体实施方式

图1示出了其电压由PMOS板4和电压源6控制的NoC2。PMOS板4由控制设备8进行数字控制。

通过其外部电特性来表示NoC2，即认为NoC是具有电容10、电阻12和电流泄露14(由泄露电流生成器示出)的荷载(charge)。

理想的电压源6提供在PMOS板4的输入端16和控制设备8的输入端18处供应的电压Vh。PMOS板4具有连接到设备8的输入端22的输出端20，该输出端20向上述NoC2供电。

PMOS板4包括并联设置的一组n个PMOS晶体管。每个晶体管具有电阻Ri，并且由PMOS板4的输入端24单独控制，该PMOS板4容纳控制设备8的出口26。

因此，在设备8的输入18和22处接收的电压通常对该设备的输出端26执行数字控制，并且该控制使得能够单独控制PMOS板4的每一个晶体管，使得通过被激活的晶体管来控制在输入端16处接收的电压Vh。

如下所示，耦合到板4的设备8使得能够将NoC2的电压控制在高电压Vhi和低电压Vlo之间。

在这里描述的示例中，该组PMOS晶体管具有相同的电阻Ri。然而，在其它实施例中，产生具有不同电阻的晶体管将也是可能的。

已知的是，由元件耗散的焦耳功率等于RI²。并且当然所耗散的焦耳能量是该功率的积分。在数字电路的情况下，其为根据附件A的公式(1)的即时功率乘以电路的时间间距(time pitch)的和。

因此，使电路的能效进行尤其快速的电压转换明显是关键的，这不生成非常多的电流峰值。

这通过设备8来实现。实际上，目前为止，本申请不要求芯片的功率的热耗散变为这种显著挑战的点。

此外，对于这些应用，传统的斜坡方法(温度计)就足够。电路的频率升高、芯片的密度增加以及包括移动设备使得对于这些电路的功率管理成为关键。

到目前为止，还没有提供对于该问题的满意方案。最多地，驱动电压根据电压控制电路的处理电荷而优化。

本发明由于控制设备8而能够补偿于此，其使得能够以几种方式降低所耗散的能量。

图2示出了解释其操作原理的控制设备8的模块化图。

控制设备8包括模数转换器30和32、减法器34、数字滤波器36以及控制计算机38。

转换器30从设备8接收输入18以数字化转换目标电压V_ref。将目标电压V_ref接收作为来自具有NoC的较高管理水平的外部环路的输入。

转换器32从设备8接收输入22以数字化转换PMOS板4的输出电压V_C(即，NoC2的控制电压)。

转换器输出30和32连接到减法器34，使得减法器发送这两个电压之间的差值e_k作为输出。差值e_k代表误差，即，将控制电压带至目标值所需的电压跳变。

下标k表示对于第k次采样(或者时间间距)采取的值。

数字滤波器36接收差值e_k、数字形式的电压V_C(以下将其表示为V_ck)以及将利用图3描述的设备8的输入40的强度信息△I_M作为输入。

△I_M是用户专用常数，并且描述在每次更新PMOS板时对于强度跳变的最大极值。

数字滤波器36计算与必须被激活或者去激活的晶体管的数量相对应的增量跳变，以补偿数字电压误差e_k。

然后，将该控制的增量跳变传输到控制计算机38，控制计算机38将其转换为数字命令以控制PMOS板4。

图3示出了数字滤波器36的特定实施例。

数字滤波器包括延迟器42、乘法器44、延迟器46、减法器48、乘法器50、减法器52和限制器54。

延迟器42接收数字滤波器36的输入34。延迟器42用于消除在所接收的输入之前的时间间距的误差。在当前情况下，延迟器42因此返回误差ek-1。

将误差e_k-1传输到延迟器46、乘法器44和减法器48。延迟器46与延迟器42类似地操作，使得在延迟器46的输出处，获得误差e_k-2。

然后，向减法器48传输误差e_k-2，然后该减法器48在输出中返回误差e_k-1和e_k-2之间的差值。将该差值发送到乘法器50。

乘法器44和乘法器50返回被乘以固定系数的输入。

乘法器44和50的输出连接到减法器52，使得减法器52在输出中返回多个误差e_k-1和误差e_k-1与e_k-2之间的多个差值之间的差值。

在下面将该跳变的值(表示晶体管的数量)称为△u_k。

因此，严格地说，通过延迟器42、乘法器44、延迟器46、减法器48、乘法器50和减法器52产生滤波部件。

因此，在减法器的输出处，存在根据附件A的公式(2)的二阶数字滤波器。

根据附件A的公式(3)和(5)，根据来自NoC2的数据以及来自PMOS板4的数据分别选择乘法器44和50的系数值。

在这些公式中，参数定义如下：

-ω_n是时钟频率，

-u_k1是以低电压电平激活的PMOS晶体管的板的晶体管的数量，

-C是NoC的电容，

-R₀是来自PMOS晶体管的板的电阻的特性电阻，

-R₁是低电压电平处的NoC的动态电阻，

-b是时间常数R₀C的相反数，

-β₁是时间常数R₁C的相反数，

-ξ是在范围[A+1/4，A+1/2]中选择的阻尼常数，其中使用来自附件A的公式(4)定义A。

由于这样构成的数字滤波器，朝向目标电压V_ref的收敛更快，这限制了能量损失。

然后，将值△u_k发送到限制器54中。

限制器54进一步改善了数字滤波器36的性能。

在误差e_k明显时，在减法器52的输出处所产生的跳变能够具有高值。

这导致在PMOS板4中具有明显强度的跳变，这在能量损失方面是不利的。

限制器54使得能够通过限制△u_k能够存在的值来控制这些损失，以限制相对应的强度跳变。

由于时间间距非常短，更好的是使用附加的周期来达到目标电压，而不是由于数字滤波器而耗散太多的能量。

如上所述，限制器54在输入中接收V_k和△I_M。△I_M代表对于数字滤波器36接受的最大强度跳变以限制能量损失。

在这里描述的示例中，设置△I_M的值并且等于(Vhi-Vlo)/2R₀。这使得能够以降低的能量损失获得适当的直流。

这意味着根据附件A中的公式(6)对△u_k的值的限制，其中C_△I是电流变化余量系数。

因此，在数字滤波器36的出口处，获得受限的晶体管△u_k(b)的增量值。

严格来说，控制计算机38将采用这些增量值并且将其转换为命令。

图4示出了控制计算机38的实施例。

控制计算机38包括取整器(rounder)56、加法器58、延迟器62和限制器60。

取整器56接收数字滤波器36的输出。实际上，出现的受限的增量值不必是整数，但是将激活或者去激活整数个晶体管。

通过在小数部分大于或者等于0.5时将其取整到下一个最高整数并且在小数部分小于0.5时将其取整到下一个最低整数，取整器56从事传统的整数功能。

获得输出△u_k(b,a)，即，被限制和取整的输出。

将取整器56的输出连接到加法器58，加法器58还接收延迟器62的输出。延迟器62向加法器58发送先前的时间间距的命令。

因此，在加法器58的输出处，获得控制值u_k＝u_k-1+△u_k(b,a)。

然而，对于u_k获得的值超出PMOS板4的晶体管数量是可能的。

因此，在加法器58的输出处将值u_k发送到限制器60中。关于限制器54，限制器60限制u_k的绝对值，使得其不超出PMOS晶体管的板中晶体管的总数。

最后，在输出中，在输出26上朝向PMOS板2的输入24发送控制u_k。

在前面，将某些数据存储在工作存储器中，或者从其取出。示例包括来自延迟器的数据，或者来自限制器的限制数据(例如以I_M为例)。可以按照几种方式使用该存储器。

根据第一替代，使用所存储的数据或者要被存储的数据的每一个元件可以具有其自身的存储器空间。

根据第二替代，可以在几个元件之间共享一组存储器。在这种情况下，能够为每一组元件提供存储器。

例如，然后可以具有用于延迟器42和46的存储器、用于限制器54的数据的存储器、用于延迟器62的存储器、以及用于取整器56和限制器60的数据的存储器。

最后，根据第三替代，可以由设备8的全部元件共享单个存储器。

本发明并不局限于上述实施例。具体而言，其覆盖由下面的权利要求组覆盖的全部实施例，并且特别是具有下面特性：

-数字滤波器可以高于2阶，并且具有不同的常数；

-限制器能够根据它们为正或者负而不同地限制各种信号，并且不仅限制这些信号的绝对值；

-在某些情况下可以省去取整器；

-能够利用限制器的输出控制来调用取整器。

附件A

E_J＝Σ_tRI²×Δt  (1)

Δu_k=K₁(e_k-1-e_k-2)+K₂e_k-1  (2)

$\left|\mathrm{\&Delta;}{u}_k\right|<\frac{C_{\mathrm{\&Delta;I}}{R}_o}{v_{\mathrm{hi}}-v_c}\mathrm{\&Delta;}{I}_M---\left(6\right)$

Claims (6)

1.一种用于控制并联PMOS晶体管的板的数字控制设备，包括：

-工作存储器，用于对目标电压和对应于由所述并联PMOS晶体管的板输送的电压的设置点电压之间的误差数据（e_k）以及控制数据（u_k）进行数字化存储，每一个数据设置有时间标签，

-选定阶次的数字滤波器（36），用于从根据输入误差数据选择的所述工作存储器中的误差数据来计算控制增量数据（△u_k），并且用于在所述工作存储器中存储具有相对应的时间标签的所述输入误差数据，

-控制计算机（38），用于从所述控制增量数据（△u_k）以及根据输入误差选择的所述工作存储器中的控制数据来计算新的控制数据（u_k），并且用于将所述新的控制数据存储在所述工作存储器中，

其中所述控制增量数据（△u_k）对应于所述并联PMOS晶体管的板中的将要被激活或者去激活的晶体管的数量，以便补偿由所述输入误差数据限定的误差。

2.根据权利要求1所述的设备，其中所述数字滤波器（36）还包括用于根据强度限制数据（△I_M）来限制所述控制增量数据的限制器（54），所述强度限制数据表示所述并联PMOS晶体管的板中的最大强度跳变。

3.根据权利要求1或2所述的设备，其中所述控制计算机（38）包括根据控制限制数据来限制所述控制数据的限制器（60）。

4.根据权利要求1或2所述的设备，其中所述数字滤波器具有大于或者等于二的阶次，根据所述PMOS晶体管的板的下游的荷载来设置所述数字滤波器的参数。

5.根据权利要求1所述的设备，其中所述控制数据设定将要被激活的晶体管的数量。

6.根据权利要求3所述的设备，其中所述控制数据设定将要被激活的晶体管的数量,并且其中所述限制器适于限制所述控制数据以便由所述控制数据设定的数量不超过所述并联PMOS晶体管的板中的晶体管的总数量。