CN102279811A - 应用于高频宽低电压系统的适应性地址转换法及控制器 - Google Patents

Abstract

本发明是一种应用于高频宽低电压系统的适应性地址转换法及控制器。该适应性地址转换方法，包括下列步骤。接收多个请求指令，每一个请求指令对应的存储器地址包括一库地址。转换这些请求指令对应的存储器地址，使得至少部份的两两相邻的请求指令对应的库地址相异。利用一数值转换转换这些请求指令对应的存储器地址，使得两两相邻的请求指令对应的存储器地址变动的位数减少。

Description

应用于高频宽低电压系统的适应性地址转换法及控制器

技术领域

本发明是关于一种适应性存储器地址转换方法及存储器控制器，且特别是有关一种应用于高频宽及低电压的系统的适应性存储器地址转换方法及存储器控制器。

背景技术

当存储器在进行数据的读取/写入时，须依序执行包括活化(activate)、读取/写入指令及预充电(pre-charge)等步骤，方能存取数据。而存储器在切换存取的地址时，页地址(page address)及库地址(bank address)被击中(hit)与否会影响到整体系统的效能。

请参照图1及图2，图1绘示存储器进行存取的一例的示意图，图2绘示图1的存取指令的时间关系图。于图1中，若欲先存取库地址C及页地址D的数据，再接着存取库地址E及页地址F的数据，则会发生页地址未击中且库地址未击中的情况。因为下一个欲存取的页地址在不同的库地址，因此如图2所示在库地址C进行完活化步骤后，存储器可以利用管线的方式先活化库地址E，减少系统效能损失。

然而，若发生页地址未击中但库地址击中的情况，则会导致系统效能损失。请参照图3及图4，图3绘示存储器进行存取的另一例的示意图，图4绘示图3的存取指令的时间关系图。于图3中，若欲先存取库地址A及页地址A的数据，再接着存取库地址A及页地址B的数据，则会发生页地址未击中但库地址击中的情况。因为存储器必须先预充电库地址A中的页地址A后，再重新活化下一个要存取的页地址B，因此活化步骤如图4所示无法通过管线(pipeline)的方式隐藏，降低系统效能。

因此，存储器地址的安排攸关整体系统是否能够有效地存取存储器，进而影响到整体系统的效能。

此外，由于存储器是以单端信号的方式接收存储器地址，因此当存储器所接收的连续存储器地址需要进位时，多数的位会同时转变，造成电流产生瞬间大量变化，进而影响到电气特性，使得逻辑1和逻辑0之间的转换速度减慢，导致存储器会取样到错误的存储器地址而无法在较高的工作速度下正常工作。

发明内容

本发明的目的是提供一种适应性存储器地址转换方法及存储器控制器，将存储器地址进行转换并重新编码，以减少库地址未被击中的情况发生，并使得相邻的请求指令对应的存储器地址差异减小，故可以应用于高频宽及低电压的系统。

根据本发明的第一方面，提出一种适应性存储器地址转换方法，包括下列步骤。接收多个请求指令，每一个请求指令对应的存储器地址包括一库地址。转换这些请求指令对应的存储器地址，使得至少部份的两两相邻的请求指令对应的库地址相异。利用一数值转换转换这些请求指令对应的存储器地址，使得两两相邻的请求指令对应的存储器地址变动的位数减少。

根据本发明的第二方面，提出一种存储器控制器，包括一第一转换单元以及一第二转换单元。第一转换单元接收多个请求指令，每一个请求指令对应的存储器地址包括一库地址。第一转换单元并转换所述这些请求指令对应的存储器地址，使得至少部份的两两相邻的请求指令对应的库地址相异。第二转换单元利用一数值转换转换所述这些请求指令对应的存储器地址，使得两两相邻的请求指令对应的存储器地址变动的位数减少。

本发明的有益技术效果是：本发明可将存储器地址进行转换，使得在相邻的请求指令间库地址会频繁的转变，故可利用页地址未击中且库地址未击中可以利用管线(pipeline)方式处理请求指令的特性，减少存储器效能的损耗，使得频宽能有效地被充分利用。更进一步地，在存储器地址被重新转换后，对应于充分利用的频宽，相邻的请求指令之间隔时间缩短，因此利用一数值转换将存储器地址重新码编，使得相邻的请求指令对应的存储器地址变动的位数减少，维持稳定的工作电流，提高传送信号的品质以及整体系统效能，故可以在高频宽及低电压的情况下获得最大的系统频宽。

附图说明

为让本发明的上述内容能更明显易懂，下面将结合附图对本发明得到较佳实施例作详细说明，其中：

图1绘示存储器进行存取的一例的示意图。

图2绘示图1的存取指令的时间关系图。

图3绘示存储器进行存取的另一例的示意图。

图4绘示图3的存取指令的时间关系图。

图5绘示依照本发明较佳实施例的存储器控制器的方块图。

图6绘示依照本发明较佳实施例的适应性存储器地址转换方法的流程图。

图7绘示依照本发明较佳实施例的解交错指令经转换后的存储器地址的一例的示意图。

图8绘示依照本发明较佳实施例的MPEG控制指令经转换后的存储器地址的一例的示意图。

图9绘示依照本发明较佳实施例的请求指令经格雷码转换后的存储器地址的一例的示意图。

具体实施方式

本发明提出一种适应性存储器地址转换方法及存储器控制器，将存储器地址进行转换并重新编码，以减少库地址未被击中的情况发生，并使得相邻的请求指令对应的存储器地址差异减小，故可以应用于高频宽及低电压的系统。

请参照图5，其绘示依照本发明较佳实施例的存储器控制器的方块图。于图5中，是以存储器控制器200位于一影像处理系统100内为例做说明，然而此并非为本发明的限制。其中，影像处理系统100例如为一数字电视系统。于影像处理系统100中，存储器控制器200接收来自于例如显示控制器310、MPEG控制器320、外围控制器340、音频控制器350或中央处理器360等的请求指令，以对存储器400进行数据存取的动作。存储器400例如为一双通道同步动态随机存取存储器(DDRSDRAM)，然而此并非为本发明的限制。

存储器控制器200包括一第一转换单元210以及一第二转换单元220。第一转换单元210接收多个请求指令，每一个请求指令对应的存储器400的存储器地址皆包括一库地址。第一转换单元210转换这些请求指令对应的存储器地址，使至少一部份的两两相邻的请求指令对应的库地址相异。第二转换单元220利用一数值转换机制来转换这些请求指令对应的存储器400的存储器地址，使得两两相邻的请求指令对应的存储器地址变动的位数相较于未使用数值转换前减少。

请参照图6，其绘示依照本发明较佳实施例的适应性存储器地址转换方法的流程图。于步骤S600中，存储器控制器200接收多个请求指令，每一个请求指令包括一读取/写入命令及所欲读取/写入命令的数据的存储器地址，此存储器地址包括一库地址及一页地址。于步骤S610中，第一转换单元210转换多个请求指令对应的存储器地址，使至少一部份的两两相邻的请求指令对应的库地址相异。如此一来，库地址未击中的情况增加，即可以减少页地址击中但库地址未击中的情况发生，使得存储器控制器200可以利用管线的方式来处理相邻的请求指令，减少系统效能损失。

在图5的影像处理系统100中，显示控制器310及MPEG控制器320属于会占用大量系统频宽的元件，故接下来针对显示控制器310及MPEG控制器320，以分辨率为1920×1080的帧(frame)为例，分析其请求指令对应的存储器地址的特性，然而不限于此，同样的分析可适用于系统中其它元件的请求指令，端视设计需求而定。

对于显示控制器310而言，其送出的请求指令中占用系统频宽最大量的是属显示控制器310内部的解交错器(deinterlacer)送出的解交错指令。因为解交错运算需要同时处理四个图场(field)的数据，因此存储器400需连续存放四个图场的数据以供解交错器轮流读取。其中每一个图场的大小为1920×2×540+512＝2074112个位组。因此，相邻的解交错指令对应的存储器地址会相差2074112个位。请参照表1，其为解交错指令的存储器地址列表的一例。

解交错指令	存储器地址
		1	000 0000 0000 0000 0000 0000
2	001 1111 1010 0110 0000 0000
		3	011 1111 0100 1100 0000 0000
4	101 1110 1111 0010 0000 0000
		5	000 0000 0000 0010 0000 0000
6	001 1111 1010 1000 0000 0000
		7	011 1111 0100 1110 0000 0000
8	101 1110 1111 0100 0000 0000
		…	………………

表1

分析表1中多个解交错指令对应的存储器地址可以发现，以最低有效位(LSB)起算的第9个位和第10个位频繁地变化且其顺序为00→11→10→01→01→00→11→10，转换最为频繁，而第7个位和第8个位则皆为0。

对于MPEG控制器320而言，其是以区块(block)为单位对存储器400进行存取。当MPEG控制器320从存储器400中读取的区块大小为16×16时，需要传送16个MPEG控制指令给存储器控制器200，而相邻的MPEG控制指令对应的存储器地址会相差1920个位。请参照表2，其为MPEG控制指令的存储器地址列表的一例。

MPEG控制指令	存储器地址
		1	00 0000 0000 0000
2	00 0111 1000 0000
		3	00 1111 0000 0000
4	01 0110 1000 0000
		5	01 1110 0000 0000
6	10 0101 1000 0000
		7	10 1101 0000 0000
8	11 0100 1000 0000
		…	…………

表2

分析表2中多个MPEG控制指令对应的存储器地址可以发现，以最低有效位起算的第7个位和第8个位频繁地变化且其顺序为00→11→10→01→00→11→10→01，转换最为频繁，而第9个位和第10个位的变化依序为则00→11→11→11→11→10→10→10，转换频率低。

根据上述表1及表2的分析，第一转换单元210分析得到解交错指令及MPEG控制指令对应的存储器地址之间的关联性。亦即，解交错指令对应的存储器地址中，转换频率最高的位为第9个位和第10个位，而第7个位和第8个位的转换频率较低；然而，MPEG控制指令对应的存储器地址特性则相反，转换频率最高的位为第7个位和第8个位，而第9个位和第10个位的转换频率较低。于是一线性转换公式被分析得到，此线性转换公式例如下式F(x)。

$F\left(x\right)=(\mathrm{addr}\left(10\right)\⊗\mathrm{addr}\left(8\right),\mathrm{addr}\left(9\right)\⊗\mathrm{Addr}\left(7\right))$

亦即，将多个解交错指令对应的存储器地址中，以最低有效位为第0位起算的第8个位及第10个位做异或运算，并将第7个位及第9个位做异或运算而得到的结果做为多个解交错指令对应的库地址。请参照表3，其为表1的解交错指令的存储器地址经线性转换后的列表。

表3

此外，将多个MPEG控制指令对应的存储器地址中，以最低有效位为第0位起算的第8个位及第10个位做异或运算，并将第7个位及第9个位做异或运算而得到的结果做为多个MPEG控制指令对应的库地址。请参照表4，其为表2的MPEG控制指令的存储器地址经线性转换后的列表。

表4

请参照图7及图8，图7绘示依照本发明较佳实施例的解交错指令经转换后的存储器地址的一例的示意图，图8绘示依照本发明较佳实施例的MPEG控制指令经转换后的存储器地址的一例的示意图。由图7可得知，经过第一转换单元210进行转换之后，相邻的两个解交错指令对应的库地址不同。由图8可以得知，经过第一转换单元210进行转换之后，相邻的两个MPEG控制指令对应的库地址不同。亦即，库地址被击中的机率降低，使得当存储器400在切换存取的地址时，发生页地址未击中但库地址击中的情况减少，故发生的情况，使得管线方式可以被利用来提高整体系统的频宽利用率。

步骤S610实质上是用以分析需求大量频宽的元件的相邻请求指令间存取存储器400的地址规律性，找出转换频率高的位将其线性转换为库地址，使得在相邻的请求指令间，库地址会频繁的转变，可以将原本页地址未击中但库地址击中的情况，转换成页地址未击中且库地址未击中，利用页地址未击中且库地址未击中可以利用管线方式处理请求指令的特性，减少存储器效能的损耗，使得频宽能有效地被充分利用。

然而，当请求指令的库地址被重新指定后，频宽的使用率提高，相邻的请求指令之间隔时间缩短。由于存储器控制器200是通过单端输出的方式而非差动的方式传送存储器地址给存储器400，故当存储器控制器200传送的连续存储器地址需要进位时，多数的位会同时转变，造成电流产生瞬间大量变化，进而影响到电气特性，使得逻辑1和逻辑0之间的转换速度减慢，导致存储器400无法在较高的速度下正常工作。当频宽被充分使用时，相邻的请求指令之间隔时间缩短，多数位同时变化的情形会更为频繁，对存储器400的工作速度影响更大。

若BW(x)为系统频宽，C(x)代表存储器400的工作速度，W(x)代表存储器400的数据通道宽度，U(x)代表存储器400的频宽使用率，O(x)代表中央处理器360存取数据造成的负载损失，则系统频宽BW(x)可以表示如下：

BW(x)＝C(x)×W(x)×U(x)-O(x)

进一步地，现假定存储器400的数据通道宽度为16位，原始工作速度为800MHz，频宽使用率为60％，及中央处理器360存取数据的负载损失为100MB/s，则原始系统频宽BW₁(x)为800MHz×2bytes×60％-100MB/s＝860MB/s。在经过第一转换单元210对库地址进行转换后，假定频宽使用率提升为80％，但因未能有效解决瞬间大电流而使得存储器400会取样错误的问题，故工作速度必须降低到600MHz，则在经步骤S610调整后的系统频宽BW₂(x)＝600MHz×2bytes×85％-100MB/s＝920MB/s。

比较上述的BW₁(x)和BW₂(x)可以发现，系统效能提升不大。然而，若是能够解决瞬间大电流的问题使得工作速度不需降低而得以维持在800MHz，则可得到系统频宽BW₃(x)＝800MHz×2bytes×85％-100MB/s＝1260MB/s，因此可以获得大幅度的系统效能提升。而为了解决瞬间大电流的问题，在步骤S620中，第二转换单元220利用一数值转换机制转换多个请求指令对应的存储器地址，使得两两相邻的请求指令对应的存储器地址变动的位数减少。此数值转换例如为一格雷码(Gray code)转换，可使得两两相邻的请求指令对应的存储器地址只变动一个位，然而不限于此，只要可以减少变动位数的数值转换方法即可。

请参照图9，其绘示依照本发明较佳实施例的请求指令经格雷码转换后的存储器地址的一例的示意图。在图9中可以发现，纵使相邻的请求指令所对应的存储器地址之间在转换前多数的位会改变，在经过转换后则仅改变一个位。如此一来，即使存储器地址是通过单端输出的方式传送仍可以维持稳定的电流，使得存储器400可以维持于高工作速度而不需调整。

本发明上述实施例所揭露的适应性存储器地址转换方法及存储器控制器，具有多项优点，以下仅列举部分优点说明如下：

本发明的适应性存储器地址转换方法及存储器控制器，将存储器地址进行转换，使得在相邻的请求指令间，库地址会频繁的转变，故可利用页地址未击中且库地址未击中可以利用管线方式处理请求指令的特性，减少存储器效能的损耗，使得频宽能有效地被充分利用。

更进一步地，在存储器地址被重新转换之后，对应于充分利用的频宽，相邻的请求指令的间隔时间缩短，因此利用一数值转换将存储器地址重新码编，使得相邻的请求指令对应的存储器地址变动的位数减少，维持稳定的工作电流，提高传送信号的品质以及整体系统效能，故可以在高频宽及低电压的情况下获得最大的系统频宽。

综上所述，虽然本发明已以较佳实施例揭露如上，然而其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种等同的改变或替换。因此，本发明的保护范围当视后附的本申请权利要求范围所界定的为准。

Claims (8)

1.一种适应性存储器地址转换方法，包括：

接收多个请求指令，每一个请求指令对应的存储器地址包括一库地址；

转换所述这些请求指令对应的存储器地址，使得至少一部份的两两相邻的请求指令对应的库地址相异；以及

利用一数值转换机制转换所述这些请求指令对应的存储器地址，使得两两相邻的请求指令对应的存储器地址变动的位数减少。

2.根据权利要求1所述的适应性存储器地址转换方法，其特征在于，还包括：

依据一线性转换公式转换所述这些请求指令对应的存储器地址，使得至少部份的两两相邻的请求指令对应的库地址相异；

其中该线性转换公式相关于所述这些请求指令的存储器地址之间的关联性。

3.根据权利要求1所述的适应性存储器地址转换方法，其特征在于，该线性转换公式相关于所述这些请求指令的存储器地址中转换频率较高的存储器位。

4.根据权利要求1所述的适应性存储器地址转换方法，其特征在于，该数值转换机制是一格雷码转换。

5.一种存储器控制器，包括：

一第一转换单元，用以接收多个请求指令，每一个请求指令对应的存储器地址包括一库地址，并用以转换所述这些请求指令对应的存储器地址，使得至少一部份的两两相邻的请求指令所对应的库地址相异；以及

一第二转换单元，用以利用一数值转换机制转换所述这些请求指令对应的存储器地址，使得两两相邻的请求指令对应的存储器地址变动的位数减少。

6.根据权利要求5所述的存储器控制器，其特征在于，该第一转换单元依据一线性转换公式转换所述这些请求指令对应的存储器地址，使得至少部份的两两相邻的请求指令对应的库地址相异；其中该线性转换公式相关于所述这些请求指令的存储器地址之间的关联性。

7.根据权利要求5所述的存储器控制器，其特征在于，该线性转换公式相关于所述这些请求指令的存储器地址中转换频率较高的存储器位。

8.根据权利要求5所述的存储器控制器，其特征在于，该第二转换单元所利用的数值转换机制是一格雷码转换。

Images