CN102279303A

CN102279303A - 电压侦测电路

Info

Publication number: CN102279303A
Application number: CN201010203953XA
Authority: CN
Inventors: 杨光军
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2010-06-09
Filing date: 2010-06-09
Publication date: 2011-12-14

Abstract

一种电压侦测电路包括分压单元、可控开关和设置单元，分压单元对被侦测电路的输出电压进行分压而产生分压电压；可控开关具有控制端和输出端，所述控制端输入所述分压电压，所述输出端输出控制信号，所述可控开关在所述分压电压小于预设电压时导通，将所述输出端的控制信号设置为有效信号；设置单元的输入端与可控开关的输出端连接，在可控开关关断时将所述控制信号设置为无效信号。本发明不包括偏置电流源，电压侦测电路功耗低。

Description

电压侦测电路

技术领域

本发明涉及电压侦测电路。

背景技术

请参阅图1，现有的电压侦测电路包括PMOS晶体管T1、NMOS晶体管T2、PMOS晶体管T3、NMOS晶体管T4、偏置电流源Ibas和带隙基准源。PMOS晶体管T1的一极接电源VDD，另一极与NMOS晶体管T2的一极连接，栅极与PMOS晶体管T3的栅极连接。NMOS晶体管T2的另外一极与偏置电流源连接，栅极与被侦测电路的输出端连接，用于输入被侦测电路的输出电压。PMOS晶体管T3的一极接电源VDD，另外一极与NMOS晶体管T4的一极连接，NMOS晶体管T4的另外一极与偏置电源Ibas连接，栅极输入带隙基准源产生的电压Vref。

请参阅图2，上述电压侦测电路可以理解为比较器，以被侦测电路的输出电压vset接入比较器的同相输入端，带隙基准源的输出电压vref接入反相输入端为例说明上述电压侦测电路的工作原理。当输出电压vset大于参考电压vref时，控制信号bleed为低电平，用以表示输出电压大于参考电压，当输出电压vset小于参考电压vref时，控制信号bleed为高电平，用于表示输出电压低于参考电压，当将所述参考电压设为一预设值时，上述电压侦测电路通过控制信号bleed的电平即可判断被侦测电路的输出电压与参考电压的大小关系，从而，完成对输出电压的侦测。

另外，采用比较器对参考电压和输出电压进行比较并根据比较结果来实现电压侦测的专利申请还可以参见中国专利授权公告第CN1235054C号。

上述电压侦测电路需要设置偏置电流源，这样，在电压侦测电路工作时，偏置电流源为整个电路提供比较器提供电流，从而，电压侦测电路的功耗高。

发明内容

本发明解决的技术问题是现有的电压侦测电路功耗高的问题。

为了解决上述问题，本发明提供一种电压侦测电路，该电压侦测电路包括分压单元、可控开关和设置单元，分压单元对被侦测电路的输出电压进行分压而产生分压电压；可控开关具有控制端和输出端，所述控制端输入所述分压电压，所述输出端输出控制信号，所述可控开关在所述分压电压小于预设电压时导通，将所述输出端的控制信号设置为有效信号；设置单元输入端与可控开关的输出端连接，在可控开关关断时将所述控制信号设置为无效信号。

可选地，所述可控开关为PMOS晶体管，该PMOS晶体管的源极与第一供电电源连接，所述预设电压为第一供电电源的供电电压和PMOS晶体管的阈值电压之和，漏极为所述可控开关的输出端，栅极为所述可控开关的控制端。

可选地，所述设置单元为NMOS晶体管，该NMOS晶体管的栅极连接第二供电电源，漏极连接可控开关的输出端，源极接地。

可选地，所述设置单元是阻值为100～100M欧姆的电阻。

可选地，所述分压单元包括第一电容和第二电容，第一电容的第一极与被侦测电路的输出端连接，第一电容的第二极连接所述第二电容的第一极，所述第二电容的第二极接地，第一电容的第二极和第二电容的第一极之间的节点输出所述分压电压。

可选地，所述分压单元包括第一晶体管和第二晶体管，第一晶体管的第一极与被侦测电路的输出端连接，第一晶体管的控制极与第一晶体管的第二极连接，第二晶体管的第一极连接于第一晶体管的控制极，第二晶体管的控制极和第二晶体管的第二极接地，第一晶体管的第二极和第二晶体管的第一极之间的节点输出所述分压电压。

可选地，所述有效信号为高电平信号，所述无效信号为接地信号。

与现有技术相比，本发明的有益效果是：

1、本发明的电压侦测电路不用设置偏置电流源，在对被侦测电路的输出电压进行侦测的过程中，电路功耗低。

2、当本发明的电压侦测电路用于存储器的读写操作时，在待机状态(既不执行读操作，也不执行写操作)下也不会消耗电流，功耗低。

3、由于包括分压单元，当被侦测电路的输出电压很高时，可以通过分压产生分压电压，从而，实现对输出电压的侦测，保护电压侦测电路，而且，当所述分压单元采用电容式分压单元时，在工作过程中，也没有电流消耗，整个电路工作功耗低。

附图说明

图1是现有技术的电压侦测电路的原理图；

图2是图1的等效电路图；

图3是本发明电压侦测电路的原理框图；

图4是本发明电压侦测电路第一实施例的具体电路图；

图5是本发明电压侦测电路应用于电压调节器的原理框图；

图6是图5的电压调节器的参考电路的原理图；

图7是本发明电压侦测电路第二实施例的具体电路图；

图8是本发明电压侦测电路第三实施例的具体电路图。

具体实施方式

本发明的发明人在实践中发现，采用比较器作为电压侦测电路的组成部件时，需要为该比较器设置偏置电流源，在工作过程中，该偏置电流源会消耗电流，从而，使得电压侦测电路的功耗低，比如，使得系统的待机时间变短。

为此，本发明提供一种电压侦测电路，该电压侦测电路不需要设置偏置电流源，在电路关断时候，不需要消耗电流，电路的功耗低。

请参阅图3，本实施例的电压侦测电路包括可控开关1和设置单元2。

请参阅图3和图4，所述可控开关1具有输入端、控制端和输出端，所述输入端连接第一供电电源VDD，所述控制端vset输入被侦测电路的输出电压，所述输出端输出控制信号bleed，可控开关1在导通(或闭合)时设置输出端的控制信号bleed为有效信号，所述可控开关在所述控制端vset的电压小于预设电压时导通，反之则关断。比如，所述可控开关1为PMOS晶体管T5，该PMOS晶体管T5的源极为所述输入端，栅极为所述控制端，漏极为所述输出端，所述预设电压为第一供电电源VDD的电压和PMOS晶体管的阈值电压之和，本实施例中，所述有效信号为高电平信号，有效信号的电压为第一供电电源VDD的电压。

请参阅图3和图4，所述设置单元2具有输入端，该输入端连接可控开关1的输出端，所述设置单元2为NMOS晶体管T6，该NMOS晶体管T6的栅极连接第二供电电源(可以与第一供电电源VDD相同)，漏极为设置单元2的输入端，此种情况下，漏极连接可控开关1的输出端(PMOS晶体管T5的漏极)，源极接地。所述设置单元2在可控开关1关断(或断开)时，将所述控制信号bleed设置为无效信号，本实施例中，所述无效信号为接地信号，无效信号的电压为0。另外，NMOS晶体管T6的驱动能力应当小于PMOS晶体管T5的驱动能力，以不影响在PMOS晶体管T5导通时输出高电平的控制信号。在其他实施例中，NMOS晶体管T6的栅极也可以设置为在PMOS晶体管T5关断时输入高电平信号，以导通所述NMOS晶体管T6。

需要说明的是，所述有效信号和无效信号是针对电压侦测电路所控制的电路或者设备而言的，当被控制的电路或者设备高电平有效时，所述有效信号为高电平信号，所述无效信号为低电平信号，也可以为接地信号；当被控制的电路或者设备低电平有效时，所述有效信号为低电平信号，或者接地信号，所述无效信号为高电平信号。另外，本领域技术人员应当可以理解，当有效信号为低电平信号或者接地信号，无效信号为高电平信号时，可以通过变换可控开关和设置单元采用的器件来实现，例如，可控开关采用NMOS晶体管，设置单元采用PMOS晶体管，同时相应改变晶体管各极的输入信号。

请参阅图5，图5是本实施例的电压侦测电路用于电压调节器的一实施例，在该实施例中，所述电压调节器用于输出电压至负载单元5，负载5例如可以是存储器，为存储器时，对应有三种工作模式：工作模式(Active mode)、待机模式(Standby mode)和初始模式(Initial mode)。所述工作模式是指存储器执行读操作或者写操作的模式，所述待机模式是指存储器既不执行读操作，也不执行写操作的模式，所述初始模式是刚给存储器上电时的工作模式。

请继续参阅图5，所述电压调节器包括比较器、驱动单元3、反馈单元4和参考电压产生电路6。

比较器具有第一输入端、第二输入端和输出端，比较器比如为运算放大器。

反馈单元4的输出端连接于比较器的第一输入端，反馈单元4为由电阻R1和R2串接而成的分压单元，该两电阻R1和R2之间的节点为反馈单元4的输出端。

驱动单元3为PMOS晶体管M1，驱动单元3的输入端连接于比较器的输出端，驱动单元3的输出端vout1向负载单元5输出电压并连接于反馈单元4的输入端。

请参阅图6并结合图5，参考电压产生电路6用于产生输入至比较器第二输入端的参考电压vref，参考电压产生电路6包括第一分压单元61、第一开关62、第二分压单元63、补偿电路64和第二开关65。第一分压单元61在本实施例中为电阻分压网络，包括电阻R3、R4和NMOS晶体管T7，NMOS晶体管T7的开关由第一控制信号act控制，所述第一控制信号act在存储器的工作模式时由存储器的内部电路产生，属于现有技术，在此不再赘述。第一开关62为NMOS晶体管NT1，该NMOS晶体管NT1的开关由第一控制信号act控制。第二分压单元63包括电容C2和电容C3，电容C2和C3之间的节点为参考电压产生电路6的输出端。补偿电路64为电阻分压网络，包括电阻R5、R6和NMOS晶体管T8，NMOS晶体管T8的开关由电压侦测电路输出的控制信号bleed控制，第二开关65为NMOS晶体管NT2，第二开关65与可控开关1的输出端连接，亦即，电压侦测电路的输出端。

上述电压调节器的工作原理如下：

在工作模式时，由第一分压单元61输出参考电压至比较器的第二输入端，比较器对参考电压vref和反馈电压vfb进行比较，驱动单元3的导通或者截止由比较器2的比较结果决定，驱动单元3如何导通或者关闭属于现有技术，在此不再赘述，经过多次反馈后，使得反馈电压Vfb与参考电压Vref的电压值趋于相等，从而得到稳定的输出电压Vout。

在初始模式时，给电压调节器和负载5(存储器)上电，而产生第一控制信号act，此种情况下，产生参考电压的原理和在初始模式时产生的参考电压的原理相同，在此不再赘述。

请参阅图4并结合图5和图6，在待机模式下，由于第一控制信号act和控制信号bleed为无效信号，因此，由第二分压单元63产生参考电压输入至比较器的第二输入端，从而，电压调节器输出端vout1输出电压，如图5所示，所述电压侦测电路的可控开关1的控制端vset连接至电压比较器的输出端，因此，可控开关T5的栅极电压为所述电压调节器的输出电压，根据PMOS晶体管的导通特性，当电压调节器的输出电压小于第一电源的供电电压VDD与可控开关1的阈值电压时，可控开关1闭合(PMOS晶体管T5导通)，结合图5和图6，也就是说，当负载5在待机模式下，电压调节器的输出电压降低到一定程度时(即满足PMOS晶体管T5的导通条件时)，可控开关T5会导通，控制信号bleed升高，从而，输出有效信号，由于控制信号bleed升高而使得电压侦测电路输出有效信号，因此，第二开关65和NMOS晶体管T8导通，补偿电路64给第二分压单元63充电，这样，电压调节器在负载5的待机模式下能输出恒定值。随着补偿单元64对第二分压单元63的补充，电压调节器的输出端vout1的输出电压会逐渐大于可控开关T5的预设值和第一电源电压之和而使得可控开关T5关断。在可控开关关断后，由于NMOS晶体管T6的栅极连接第二供电电源VDD，源极接地，因此，该NMOS晶体管T6处于常开状态，在可控开关T5截止时，该NMOS晶体管T6将控制信号bleed下拉为接地信号，从而，输出无效信号，此时，第二开关65和NMOS晶体管T8关断，补偿电路64不再给第二分压单元63充电。

从上述过程中可以看出，由于未设置偏置电流源，在电压侦测电路工作过程中，没有电流消耗，而且，应用于存储器时，在待机状态(既不执行读操作，也不执行写操作)无电流消耗，功耗低。这样，可以延长系统的待机时间，所以，本发明的电压侦测电路能够满足低功耗的要求，适合于低功耗的应用。

上述实施例仅是本发明应用于存储器的实施例，本领域的技术人员应该可以理解，根据实际情况可以调节第一供电电源的电压值，这样，本发明的电压侦测电路可以用于其它领域。

作为上述实施例的变化，所述设置单元2也可以为100～100M欧姆的电阻，比如阻值为100k欧姆。当设置单元2为电阻时，侦测电路的工作原理与为NMOS晶体管T6类似，在此不再赘述。

当被侦测电路的输出电压较大，可能毁坏本发明的电压侦测电路时，可以在控制端vset接入分压单元，对所述被侦测电路的输出电压分压后，将分压而产生分压电压输入至控制端vset，此时的电压侦测电路就包括分压单元、可控开关1和设置单元2。当然，分压电压的电压值根据电压侦测电路的性能设置。由于分压电压和被侦测电路的输出电压存在倍数关系，因此，接入分压单元不会影响对被侦测电路输出电压的侦测。

请参阅图7，图7是本发明的电压侦测电路包括分压单元7的第一实施例，在该实施例中，所述分压单元7包括第一电容C4和第二电容C5，分别具有第一极和第二极，第一电容C4的第一极与所述被侦测电路的输出端vout2连接，所述第二电容C5的第一极与第一电容C4的第二极连接，所述第二电容C5的第二极接地，第一电容C4的第二极和第二电容C5的第一极之间的节点为所述分压单元7的输出端，输出被侦测电路的输出端vout2的电压的分压。

采用上述第一电容C4和第二电容C5构成上述分压单元7，由于电容不消耗电流，这样，侦测电路在工作过程中功耗也低。

请参阅图8，图8是本发明电压侦测电路包括分压单元8的第二实施例，在该实施例中，所述分压单元8包括第一晶体管T8和第二晶体管T9，分别具有第一极(例如源极)、第二极(例如漏极)和控制极(例如栅极)，第一晶体管T8的第一极与被侦测电路的输出端vout2连接，第一晶体管T8的控制极与第一晶体管T8的第二极连接，第二晶体管T9的第一极连接于第一晶体T8管的控制极，第二晶体管T9的控制极和第二晶体管T9的第二极接地，第一晶体管T8的第二极和第二晶体管T9的第一极之间的节点输出被侦测电路的输出端vout2的电压的分压。

在图8所述的分压单元8中，第一晶体管T8和第二晶体管T9相当于电阻，分压原理与电阻分压网络的分压原理相同，在此不再赘述。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种电压侦测电路，其特征在于，包括：

分压单元，对被侦测电路的输出电压进行分压而产生分压电压；

可控开关，具有控制端和输出端，所述控制端输入所述分压电压，所述输出端输出控制信号，所述可控开关在所述分压电压小于预设电压时导通，将所述输出端的控制信号设置为有效信号；

设置单元，输入端与可控开关的输出端连接，在可控开关关断时将所述控制信号设置为无效信号。

2.如权利要求1所述的电压侦测电路，其特征在于，所述可控开关为PMOS晶体管，该PMOS晶体管的源极与第一供电电源连接，所述预设电压为第一供电电源的供电电压和PMOS晶体管的阈值电压之和，漏极为所述可控开关的输出端，栅极为所述可控开关的控制端。

3.如权利要求1或2所述的电压侦测电路，其特征在于，所述设置单元为NMOS晶体管，该NMOS晶体管的栅极与第二供电电源连接，漏极连接可控开关的输出端，源极接地。

4.如权利要求1或2所述的电压侦测电路，其特征在于，所述设置单元是阻值为100～100M欧姆的电阻。

5.如权利要求1所述的电压侦测电路，其特征在于，所述分压单元包括第一电容和第二电容，第一电容的第一极与被侦测电路的输出端连接，所述第二电容的第一极与第一电容的第二极连接，所述第二电容的第二极接地，第一电容的第二极和第二电容的第一极之间的节点输出所述分压电压。

6.如权利要求1所述的电压侦测电路，其特征在于，所述分压单元包括第一晶体管和第二晶体管，第一晶体管的第一极与被侦测电路的输出端连接，第一晶体管的控制极与第一晶体管的第二极连接，第二晶体管的第一极连接于第一晶体管的控制极，第二晶体管的控制极和第二晶体管的第二极接地，第一晶体管的第二极和第二晶体管的第一极之间的节点输出所述分压电压。

7.如权利要求1所述的电压侦测电路，其特征在于，所述有效信号为高电平信号，所述无效信号为接地信号。