CN102270184A - 基于多个处理器的pci-e插槽控制系统及方法 - Google Patents
基于多个处理器的pci-e插槽控制系统及方法 Download PDFInfo
- Publication number
- CN102270184A CN102270184A CN2010101886469A CN201010188646A CN102270184A CN 102270184 A CN102270184 A CN 102270184A CN 2010101886469 A CN2010101886469 A CN 2010101886469A CN 201010188646 A CN201010188646 A CN 201010188646A CN 102270184 A CN102270184 A CN 102270184A
- Authority
- CN
- China
- Prior art keywords
- pci
- processor
- slots
- groups
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bus Control (AREA)
- Control By Computers (AREA)
Abstract
一种基于多个处理器的PCI-E插槽控制系统,运行于计算机中,该计算机包括一个PCI-E多路复用器模组,所述多个处理器通过该PCI-E多路复用器模组与该计算机的PCI-E插槽组相连接。该系统通过读取CMOS芯片中保存的对PCI-E插槽组进行控制的处理器设定信息控制GPIO输出控制信号至PCI-E多路复用器模组,使得PCI-E多路复用器模组根据该控制信号控制相应的一个处理器与PCI-E插槽组相连接,对PCI-E插槽组进行控制。本发明还提供一种基于多个处理器的PCI-E插槽控制方法。实施本发明可根据处理器的启动状况动态调整相应的处理器对PCI-E插槽进行控制。
Description
技术领域
本发明涉及一种基于多个处理器的PCI-E插槽控制系统及方法。
背景技术
Sandy Bridge处理器是Intel公司推出的新一代处理器,SandyBridge处理器中集成了PCI-E(Peripheral Component InterconnectExpress:高速外设组件互连接口)控制器以控制PCI-E插槽中连接的外部硬件。当计算机中安装有两颗或两颗以上的Sandy Bridge处理器时,只有其中一颗与PCI-E插槽相连接的Sandy Bridge处理器的PCI-E控制器会被利用到,这样造成了其余Sandy Bridge处理器的PCI-E控制器的闲置。同时,若当在该计算机中只安装一颗Sandy Bridge处理器时,必须得将该Sandy Bridge处理器安装在与PCI-E插槽相连接的Sandy Bridge处理器接口处,否则会导致所有的PCI-E插槽无法使用。
为了解决PCI-E控制器闲置的问题,可在闲置的Sandy Bridge处理器后面也加上同样多的PCI-E插槽,然而这样处理会因为接入的PCI-E插槽过多,而造成PCI-E插槽的空置。并且,当其中任意一颗Sandy Bridge处理器未安装或损坏时,该Sandy Bridge处理器所连接的PCI-E插槽将会全部失效。
随着计算机技术的不断发展,以后还会推出其它更先进的处理器以及多处理器计算机系统,同样可能会产生上述问题。
发明内容
鉴于以上内容,有必要提供一种基于多个处理器的PCI-E插槽控制系统,其可当计算机中控制PCI-E插槽的处理器因未安装或损坏等因素未正常启动时,动态调整其它的处理器来控制该PCI-E插槽。
还有必要提供一种基于多个处理器的PCI-E插槽控制方法,其可当计算机中控制PCI-E插槽的处理器因未安装或损坏等因素未正常启动时,动态调整其它的处理器来控制该PCI-E插槽。
所述基于多个处理器的PCI-E插槽控制系统,运行于计算机中,该计算机包括一个PCI-E多路复用器模组,所述多个处理器通过该PCI-E多路复用器模组与该计算机的PCI-E插槽组相连接,该系统包括:读取模块,用于读取计算机的CMOS芯片中保存的控制PCI-E插槽组的处理器设定信息;信号输出模块,用于根据读取的处理器设定信息,控制计算机的GPIO输出相应的控制信号至所述PCI-E多路复用器模组,使得该PCI-E多路复用器模组根据该控制信号控制所述PCI-E插槽组与该控制信号对应的处理器相连接;检测模块,用于检测上述与PCI-E插槽组相连接的处理器是否启动正常;所述信号输出模块,还用于当与PCI-E插槽组相连接的处理器启动异常时,根据其它处理器的启动状况,控制所述GPIO4输出另一个控制信号至所述PCI-E多路复用器模组,使得该PCI-E多路复用器模组根据该另一个控制信号控制所述PCI-E插槽组与相应的处理器相连接。
所述基于多个处理器的PCI-E插槽控制方法,应用于计算机中,该计算机包括一个PCI-E多路复用器模组,所述多个处理器通过该PCI-E多路复用器模组与该计算机的PCI-E插槽组相连接,该方法包括步骤:(a1)当计算机启动时,读取计算机的CMOS芯片中保存的控制PCI-E插槽组的处理器设定信息;(a2)根据读取的处理器设定信息,控制计算机的GPIO输出相应的控制信号至所述PCI-E多路复用器模组;(a3)所述PCI-E多路复用器模组根据接收的控制信号控制所述PCI-E插槽组与该控制信号相对应的处理器相连接;(a4)检测上述与PCI-E插槽组相连接的处理器是否启动正常,若启动正常,则执行步骤(a7),否则,执行步骤(a5);(a5)根据其它处理器的启动状况,控制所述GPIO4输出另一个控制信号至所述PCI-E多路复用器模组;(a6)所述PCI-E多路复用器模组根据接收的另一个控制信号控制所述PCI-E插槽组与该另一个控制信号相对应的处理器相连接;(a7)计算机继续执行启动程序。
相较于现有技术,所述基于多个处理器的PCI-E插槽控制系统及方法,可根据用户的设定来调整特定的处理器来对PCI-E插槽进行控制,且当控制PCI-E插槽的处理器因未安装或损坏等因素未正常启动时,动态调整其它的处理器来控制该PCI-E插槽。增强了处理器以及PCI-E插槽的使用弹性。
附图说明
图1是本发明基于多个处理器的PCI-E插槽控制系统的运行环境架构图。
图2是图1中PCI-E插槽控制系统的功能模块图。
图3是本发明基于多个处理器的PCI-E插槽控制方法较佳实施例的流程图。
主要元件符号说明
计算机 | 1 |
BIOS | 2 |
PCI-E插槽控制系统 | 20 |
处理器 | 3 |
GPIO | 4 |
CMOS芯片 | 5 |
PCI-E多路复用器模组 | 6 |
PCI-E插槽组 | 7 |
读取模块 | 201 |
信号输出模块 | 202 |
检测模块 | 203 |
设定模块 | 204 |
具体实施方式
如图1所示,是本发明基于多个处理器的PCI-E插槽控制系统的运行环境架构图。该基于多个处理器的PCI-E插槽控制系统(以下简称“PCI-E插槽控制系统”)20固化于计算机1的BIOS(BasicInput/Output System:基本输入输出系统)2中。所述计算机1还包括多个处理器3、GPIO(General Purpose Input Output:通用输入输出)4、CMOS(Complementary Metal Oxide Semiconductor:互补金属氧化物半导体)芯片5、PCI-E(Peripheral Component InterconnectExpress:高速外设组件互连接口)多路复用器模组6以及PCI-E插槽组7。在本发明较佳实施例中,所述处理器3是指集成了PCI-E控制器的Sandy Bridge处理器。
所述每个处理器3通过所述PCI-E多路复用器模组6与所述PCI-E插槽组7相连接。所述PCI-E插槽控制系统20通过读取所述CMOS芯片中保存的处理器设定信息控制GPIO4输出相应的控制信号至所述PCI-E多路复用器模组6。所述PCI-E多路复用器模组6控制与GPIO4输出的控制信号对应的一个处理器3与所述PCI-E插槽组7相连接。该PCI-E多路复用器模组6由一个或多个PCI-E多路复用器组成,组成PCI-E多路复用器模组6的PCI-E多路复用器的个数由PCI-E插槽组7中的插槽数量所决定。所述CMOS芯片5用于保存所述计算机1中硬件的设定信息,如上述处理器设定信息等。所述处理器设定信息是指用户设定的或计算机1默认设定的所述多个处理器3中的其中一个处理器3来控制所述PCI-E插槽组7。例如,用户可设定由该计算机1中第一处理器接口所安装的处理器3来控制所述PCI-E插槽组7。
如图2所示,是图1中PCI-E插槽控制系统的功能模块图。该PCI-E插槽控制系统20包括读取模块201、信号输出模块202、检测模块203以及设定模块204。下面结合图3对以上各模块进行详细说明。
如图3所示,是本发明基于多个处理器的PCI-E插槽控制方法较佳实施例的流程图。
步骤S01,当计算机1启动时,所述读取模块201读取所述CMOS芯片5中保存的控制PCI-E插槽组7的处理器设定信息。所设定的控制PCI-E插槽组7的处理器可为计算机1的默认设定,也可由用户根据需求通过所述设定模块204进行手动设定,如该设定模块204可设定由计算机1中第一处理器接口所安装的处理器3来控制所述PCI-E插槽组7,并将该处理器设定信息保存在所述CMOS芯片5中,待设定完后再执行步骤S01。具体地,为方便用户的使用,在本较佳实施例中,可在计算机1的系统启动菜单中新增一处理器设定栏位,并在该计算机1启动时弹出该处理器设定栏位,用户可在预设的一段时间内进入该处理器设定栏位,从所述多个处理器3中选择一个处理器3来对所述PCI-E插槽组7进行控制,并将用户的选择结果作为所述处理器设定信息保存在所述CMOS芯片5中,若用户未在该预设的一定时间内进入该设定栏位,则直接从步骤S01开始执行计算机1的启动程序。
步骤S02,信号输出模块202根据所读取的处理器设定信息,控制所述GPIO4输出相应的控制信号至所述PCI-E多路复用器模组6。例如,当读取的处理器设定信息为由计算机1的第一处理器接口所安装的处理器3来控制所述PCI-E插槽组7时,该信号输出模块202则控制所述GPIO输出“00”的控制信号,若读取的处理器设定信息为由计算机1的第二处理器接口所安装的处理器3来控制所述PCI-E插槽组7时,则控制所述GPIO输出“01”的控制信号等。
步骤S03,所述PCI-E多路复用器模组6根据接收的控制信号控制所述PCI-E插槽组7与该控制信号相对应的处理器3相连接,由该处理器3对PCI-E插槽组7进行控制。例如,当接收的控制信号为“00”时,该PCI-E多路复用器模组6控制所述PCI-E插槽组7与计算机1的第一处理器接口所安装的处理器3相连接;当接收的控制信号为“01”时,该PCI-E多路复用器模组6控制所述PCI-E插槽组7与计算机1的第二处理器接口所安装的处理器3相连接等。
步骤S04,所述检测模块203检测上述与PCI-E插槽组7相连接的处理器3是否启动正常,若启动正常,则执行步骤S07,否则,执行步骤S05。具体地,若该处理器3启动异常,则表示该处理器3未安装或已损坏,该检测模块203可通过获取计算机1的开机自检程序对计算机1的硬件检测结果来判定该处理器3是否启动正常,开机自检程序已为本领域公知技术,此处不再赘述。
步骤S05,所述信号输出模块202根据其它处理器3的启动状况控制所述GPIO4输出另一控制信号至所述PCI-E多路复用器模组6。具体而言,当与PCI-E插槽组7相连接的处理器3未正常启动时,需要另一能正常启动的处理器3来控制该PCI-E插槽组7。例如,所述检测模块203根据所述开机自检程序对计算机1的硬件检测结果判定所述与PCI-E插槽组7相连接的计算机1第一处理器接口所安装的处理器3未正常启动,而该计算机1的第二处理器接口所安装的处理器3已正常启动,该信号输出模块202可控制GPIO4输出控制信号“01”至所述PCI-E多路复用器模组6,切换该第二处理器接口所安装的处理器3来控制PCI-E插槽组7。如果当所有处理器3均启动异常时,该信号输出模块202不做任何动作,所述计算机1也不能正常启动,此时需要人工对故障进行排除,针对此特殊情况,在本实施例中不再赘述。
步骤S06,所述PCI-E多路复用器模组6根据接收的另一个控制信号控制所述PCI-E插槽组7与该另一个控制信号相对应的处理器3相连接。
步骤S07,计算机1继续执行启动程序。
以上实施例仅用以说明本发明的技术方案而非限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或等同替换,而不脱离本发明技术方案的精神和范围。
Claims (10)
1.一种基于多个处理器的PCI-E插槽控制方法,应用于计算机中,该计算机包括一个PCI-E多路复用器模组,所述多个处理器通过该PCI-E多路复用器模组与该计算机的PCI-E插槽组相连接,其特征在于,该方法包括步骤:
(a1)当计算机启动时,读取计算机的CMOS芯片中保存的控制PCI-E插槽组的处理器设定信息;
(a2)根据读取的处理器设定信息,控制计算机的GPIO输出相应的控制信号至所述PCI-E多路复用器模组;
(a3)所述PCI-E多路复用器模组根据接收的控制信号控制所述PCI-E插槽组与该控制信号相对应的处理器相连接;
(a4)检测上述与PCI-E插槽组相连接的处理器是否启动正常,若启动正常,则执行步骤(a7),否则,执行步骤(a5);
(a5)根据其它处理器的启动状况,控制所述GPIO4输出另一个控制信号至所述PCI-E多路复用器模组;
(a6)所述PCI-E多路复用器模组根据接收的另一个控制信号控制所述PCI-E插槽组与该另一个控制信号相对应的处理器相连接;及
(a7)计算机继续执行启动程序。
2.如权利要求1所述的基于多个处理器的PCI-E插槽控制方法,其特征在于,该方法在步骤(a1)之前还包括:
从所述多个处理器中设定一个处理器来控制PCI-E插槽组;及
将上述设定结果作为所述处理器设定信息保存在所述CMOS芯片中。
3.如权利要求2所述的基于多个处理器的PCI-E插槽控制方法,其特征在于,所述计算机在启动时弹出一个处理器设定栏位,用于提供给用户通过该栏位设定一个处理器来控制所述PCI-E插槽组。
4.如权利要求1所述的基于多个处理器的PCI-E插槽控制方法,其特征在于,所述PCI-E多路复用器模组包括一个或多个PCI-E多路复用器,该PCI-E多路复用器的个数由所述PCI-E插槽组中PCI-E插槽的数量决定。
5.如权利要求1所述的基于多个处理器的PCI-E插槽控制方法,其特征在于,所述处理器是指集成了PCI-E控制器的Sandy Bridge处理器。
6.一种基于多个处理器的PCI-E插槽控制系统,运行于计算机中,该计算机包括一个PCI-E多路复用器模组,所述多个处理器通过该PCI-E多路复用器模组与该计算机的PCI-E插槽组相连接,其特征在于,该系统包括:
读取模块,用于读取计算机的CMOS芯片中保存的控制PCI-E插槽组的处理器设定信息;
信号输出模块,用于根据读取的处理器设定信息,控制计算机的GPIO输出相应的控制信号至所述PCI-E多路复用器模组,使得该PCI-E多路复用器模组根据该控制信号控制所述PCI-E插槽组与该控制信号对应的处理器相连接;
检测模块,用于检测上述与PCI-E插槽组相连接的处理器是否启动正常;及
所述信号输出模块,还用于当与PCI-E插槽组相连接的处理器启动异常时,根据其它处理器的启动状况,控制所述GPIO4输出另一个控制信号至所述PCI-E多路复用器模组,使得该PCI-E多路复用器模组根据该另一个控制信号控制所述PCI-E插槽组与相应的处理器相连接。
7.如权利要求6所述的基于多个处理器的PCI-E插槽控制系统,其特征在于,该系统还包括:
设定模块,用于从所述多个处理器中设定一个处理器来控制所述PCI-E插槽组,并将设定结果作为所述处理器设定信息保存在所述CMOS芯片中。
8.如权利要求7所述的基于多个处理器的PCI-E插槽控制系统,其特征在于,所述计算机在启动时弹出一个处理器设定栏位,用于提供给用户通过该栏位设定一个处理器来控制所述PCI-E插槽组。
9.如权利要求6所述的基于多个处理器的PCI-E插槽控制系统,其特征在于,所述PCI-E多路复用器模组包括一个或多个PCI-E多路复用器,该PCI-E多路复用器的个数由所述PCI-E插槽组中PCI-E插槽的数量决定。
10.如权利要求6所述的基于多个处理器的PCI-E插槽控制系统,其特征在于,所述处理器是指集成了PCI-E控制器的Sandy Bridge处理器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010188646.9A CN102270184B (zh) | 2010-06-01 | 2010-06-01 | 基于多个处理器的pci-e插槽控制系统及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010188646.9A CN102270184B (zh) | 2010-06-01 | 2010-06-01 | 基于多个处理器的pci-e插槽控制系统及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102270184A true CN102270184A (zh) | 2011-12-07 |
CN102270184B CN102270184B (zh) | 2014-11-26 |
Family
ID=45052492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010188646.9A Expired - Fee Related CN102270184B (zh) | 2010-06-01 | 2010-06-01 | 基于多个处理器的pci-e插槽控制系统及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102270184B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103257951A (zh) * | 2013-05-27 | 2013-08-21 | 北京立华莱康平台科技有限公司 | 通讯管理平台 |
CN104935387A (zh) * | 2014-12-31 | 2015-09-23 | 国网河北省电力公司电力科学研究院 | 一种便携式上行通信模块检测装置 |
CN108874388A (zh) * | 2018-06-08 | 2018-11-23 | 山东超越数控电子股份有限公司 | 一套代码支持多个主板实现资源共享的加密方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5450576A (en) * | 1991-06-26 | 1995-09-12 | Ast Research, Inc. | Distributed multi-processor boot system for booting each processor in sequence including watchdog timer for resetting each CPU if it fails to boot |
CN1553337A (zh) * | 2003-12-18 | 2004-12-08 | 威盛电子股份有限公司 | Pci系统的检测方法 |
US20060107112A1 (en) * | 2004-10-25 | 2006-05-18 | Michaelis Scott L | System and method for establishing a spare processor for recovering from loss of lockstep in a boot processor |
CN1869959A (zh) * | 2006-06-28 | 2006-11-29 | 广州市立本电器有限公司 | 一种多用户共享计算机内设和外设的系统 |
US20100083040A1 (en) * | 2008-07-30 | 2010-04-01 | Voigt Douglas L | Expander Circuit For A Solid State Persistent Storage Device That Provides A Plurality Of Interfaces To Corresponding Storage Controllers |
-
2010
- 2010-06-01 CN CN201010188646.9A patent/CN102270184B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5450576A (en) * | 1991-06-26 | 1995-09-12 | Ast Research, Inc. | Distributed multi-processor boot system for booting each processor in sequence including watchdog timer for resetting each CPU if it fails to boot |
CN1553337A (zh) * | 2003-12-18 | 2004-12-08 | 威盛电子股份有限公司 | Pci系统的检测方法 |
US20060107112A1 (en) * | 2004-10-25 | 2006-05-18 | Michaelis Scott L | System and method for establishing a spare processor for recovering from loss of lockstep in a boot processor |
CN1869959A (zh) * | 2006-06-28 | 2006-11-29 | 广州市立本电器有限公司 | 一种多用户共享计算机内设和外设的系统 |
US20100083040A1 (en) * | 2008-07-30 | 2010-04-01 | Voigt Douglas L | Expander Circuit For A Solid State Persistent Storage Device That Provides A Plurality Of Interfaces To Corresponding Storage Controllers |
Non-Patent Citations (1)
Title |
---|
李永前: "解读Windows系统启动的灵魂", 《山东水利职业学院院刊》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103257951A (zh) * | 2013-05-27 | 2013-08-21 | 北京立华莱康平台科技有限公司 | 通讯管理平台 |
CN104935387A (zh) * | 2014-12-31 | 2015-09-23 | 国网河北省电力公司电力科学研究院 | 一种便携式上行通信模块检测装置 |
CN104935387B (zh) * | 2014-12-31 | 2017-11-21 | 国家电网公司 | 一种便携式上行通信模块检测装置 |
CN108874388A (zh) * | 2018-06-08 | 2018-11-23 | 山东超越数控电子股份有限公司 | 一套代码支持多个主板实现资源共享的加密方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102270184B (zh) | 2014-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6530774B2 (ja) | ハードウェア障害回復システム | |
US20140280960A1 (en) | Methods and apparatus for dynamically allocating devices between multiple controllers | |
CN104731741B (zh) | 热插拔的实现方法和系统 | |
CN102750206A (zh) | 多bios电路及多bios切换的方法 | |
CN110968352B (zh) | 一种pcie设备的复位系统及服务器系统 | |
CN103384863A (zh) | 虚拟计算机控制装置及虚拟计算机控制方法 | |
CN113127302A (zh) | 一种板卡gpio的监控方法和装置 | |
CN207281744U (zh) | 操作系统启动装置和系统主板 | |
US8484447B2 (en) | Selecting a compatible processor to control a peripheral component interconnect express (PCI-E) slot unit within a predetermined interval via a setting menu | |
CN100374974C (zh) | 实现usb端口屏蔽控制的方法 | |
CN101196819A (zh) | 一种片上系统芯片自适应启动设备的方法 | |
CN113656076A (zh) | 一种基于硬件复用通道的bios启动方法及装置 | |
CN102270184B (zh) | 基于多个处理器的pci-e插槽控制系统及方法 | |
US8782466B2 (en) | Multiple processing elements | |
CN101369257B (zh) | 一种启动数据处理模块的方法、装置及系统 | |
EP3825860A1 (en) | Memory access control | |
CN106909382B (zh) | 输出不同类型系统启动信息的方法及装置 | |
CN103678060A (zh) | 用于电脑主机板的自我修复装置 | |
CN101436097B (zh) | 电子装置及其唤醒方法 | |
CN105468549A (zh) | 芯片装置及其电子系统 | |
CN109521863B (zh) | 芯片及芯片上电启动方法 | |
CN208239938U (zh) | 一种计算机主板电路 | |
CN103488387B (zh) | 一种信息处理的方法及一种电子设备 | |
CN101943929A (zh) | 外频调整方法及系统 | |
CN101661444B (zh) | 动态管理一可插拔装置的方法与系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141126 Termination date: 20150601 |
|
EXPY | Termination of patent right or utility model |